CN114780037A - 数据处理方法、数据处理系统及计算机可读取存储介质 - Google Patents

数据处理方法、数据处理系统及计算机可读取存储介质 Download PDF

Info

Publication number
CN114780037A
CN114780037A CN202210466018.5A CN202210466018A CN114780037A CN 114780037 A CN114780037 A CN 114780037A CN 202210466018 A CN202210466018 A CN 202210466018A CN 114780037 A CN114780037 A CN 114780037A
Authority
CN
China
Prior art keywords
address
memory
controller
access
modified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210466018.5A
Other languages
English (en)
Inventor
韦韧
吴限
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Wuqi Microelectronics Co Ltd
Original Assignee
Shanghai Wuqi Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Wuqi Microelectronics Co Ltd filed Critical Shanghai Wuqi Microelectronics Co Ltd
Priority to CN202210466018.5A priority Critical patent/CN114780037A/zh
Publication of CN114780037A publication Critical patent/CN114780037A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

本申请提供一种数据处理方法、数据处理系统及计算机可读取存储介质，涉及数据处理技术领域。该方法包括：由第一存储器，根据第二存储器中的修改地址区域确定映射地址区域，将映射地址区域和修改地址区域的映射关系存储在控制器中；由控制器，判断访问地址是否在修改地址区域中；若访问地址在修改地址区域中，由处理器，基于映射关系在第一存储器中读取或写入目标数据。本申请通过对第一存储器与第二存储器中地址的映射关系进行确定和存储，将第二存储器中修改的数据映射到第一存储器中，在访问的请求处于对应的地址区域时，根据映射关系对第一存储器中的数据进行读取或写入，能够节约第一存储器中的内存消耗，提高第一存储器的空间使用效率。

Description

数据处理方法、数据处理系统及计算机可读取存储介质
技术领域
本申请涉及数据处理技术领域，具体而言，涉及一种数据处理方法、数据处理系统及计算机可读取存储介质。
背景技术
嵌入式系统由硬件和软件组成，是能够独立进行运作的器件。其软件内容只包括软件运行环境及其操作系统。硬件内容包括信号处理器、存储器、通信模块等在内的多方面的内容。
在目前的嵌入式应用中，RAM(Random Access Memory，随机存取存储器)是嵌入式系统中的重要资源。而RAM中的一些数组存在被频繁读取但是写入以及改写较少的情况，这些数组为可写的数据，无法存储到其他存储器的只读区域中，只能存储到RAM的DATA段中，导致RAM的内存消耗较大，降低了RAM的空间使用效率，浪费了嵌入式系统的存储资源。
发明内容
有鉴于此，本申请实施例的目的在于提供一种数据处理方法、数据处理系统及计算机可读取存储介质，以改善现有技术中存在的RAM空间使用效率较低的问题。
为了解决上述问题，第一方面，本申请提供了一种数据处理方法，所述方法包括：
由第一存储器，根据第二存储器中的修改地址区域确定映射地址区域，将所述映射地址区域和所述修改地址区域的映射关系存储在控制器中；
由所述控制器，判断访问地址是否在所述修改地址区域中；
若所述访问地址在所述修改地址区域中，由处理器，基于所述映射关系在所述第一存储器中读取或写入目标数据。
在上述实现过程中，由第一存储器，确定根据动态内存申请分配的根据第二存储器中的需要对数据进行修改的修改地址区域映射得到的映射地址区域，能够将第二存储器中修改的数据内容映射到第一存储器中，并由控制器对二者的映射关系进行存储。由控制器对访问时的访问地址是否在第二存储器的修改地址区域中进行判断，能够在访问地址在修改地址区域中时，由处理器根据映射关系对目标数据进行读取或者写入。通过将第二存储器中的内容映射到第一存储器中，能够在涉及到映射关系对应的修改区域的访问时才在第一存储器中进行读取或者写入，不用将数据保存在第一存储器中，从而有效地节约第一存储器中的内存消耗，提高了第一存储器的空间使用效率，进一步地节约了嵌入式系统的存储成本，提升了嵌入式系统的存储功能，提高了嵌入式系统中的硬件响应速度。
可选地，所述控制器与所述第二存储器连接；所述由第一存储器，根据第二存储器中的修改地址区域确定映射地址区域，将所述映射地址区域和所述修改地址区域的映射关系存储在控制器中，包括：
由所述控制器，根据修改请求确定所述第二存储器的可读写数据区域中对应的所述修改地址区域；
由所述第一存储器，根据所述修改地址区域确定映射的所述映射地址区域；
由所述控制器将获取的所述映射地址区域和所述修改地址区域的映射关系存储在所述控制器的比较模块中。
在上述实现过程中，通过与第二存储器连接的控制器，根据访问时处理器发出的修改请求对第二存储器中的可读写数据区域中的修改地址区域进行确定，能够在可读写数据区域中确定一个或多个被修改的数据地址的子集。在确定的修改地址区域的基础上进行动态内存申请，能够在第一存储器中分配由修改地址区域的修改数据内容映射得到的映射地址区域，以使控制器能够获取映射地址区域，并将映射地址区域与修改地址区域之间的映射关系存储在其中的比较模块中。能够将第二存储器中的修改的内容映射到第一存储器中，以结合存储器中的可读取内存和只读内存，减小第一存储器中的内存消耗。
可选地，所述由所述控制器，根据修改请求确定所述第二存储器的可读写数据区域中对应的所述修改地址区域之前，所述方法还包括：
由所述处理器，确定所述第二存储器中的只读数据地址；
由所述处理器，根据所述只读数据地址映射得到所述可读写数据区域。
在上述实现过程中，在确定修改地址区域之前，可以先对第二存储器中的可读写数据区域进行确定。由处理器在第二存储器中确定一段只读数据的区域，得到该区域的地址，作为只读数据地址。并通过链接、脚本等方式将将只读数据地址这个区域映射为数据段的可读写数据区域，能够将第二存储器中的只读内容映射到可读写的区域中，以供后续在可读写数据区域中确定与修改请求相应的一个或多个修改地址区域。
可选地，所述由所述控制器，判断访问地址是否在所述修改地址区域中，包括：
由所述控制器，根据获取的所述处理器中发送的访问请求，确定所述访问请求在所述可读写数据区域中的所述访问地址；
由所述控制器中的所述比较模块，判断所述访问地址是否位于所述修改地址区域的地址范围中。
在上述实现过程中，控制器中的比较模块能够对确定的一个或多个修改地址区域进行存储，并将存储的修改地址区域与获取的访问请求对应的访问地址进行对比，以判断访问地址是否处于修改地址区域之间，从而在对应的存储器中进行相应地访问。
可选地，所述由所述控制器中的所述比较模块，判断所述访问地址是否位于所述修改地址区域的地址范围中，包括：
由所述比较模块，确定所述修改地址区域第一边界的第一地址数值和第二边界的第二地址数值，其中，所述第一地址数值小于所述第二地址数值；
由所述比较模块，确定所述访问地址的第三地址数值；
由所述比较模块对所述第一地址数值，所述第二地址数值和所述第三地址数值进行比较；
其中，在所述第三地址数值大于或等于所述第一地址数值且所述第三地址数值小于或等于所述第二地址数值时，则所述访问地址位于所述修改地址区域的地址范围中；在所述第三地址数值小于所述第一地址数值或所述第三地址数值大于所述第二地址数值区域时，则所述访问地址位于所述修改地址区域的地址范围外。
在上述实现过程中，控制器对地址数据进行比较时，可以由比较模块将访问地址和修改地址区域的两个边界的地址的字符串转换为地址数值，以根据地址数值的大小确定访问地址是否处于修改地址区域之中。能够由比较模块中的比较逻辑电路，快速、准确地对确定访问地址与修改地址区域之间的位置关系，并在控制器中输出对应的判断结果。
可选地，所述若所述访问地址在所述修改地址区域中，由处理器，基于所述映射关系在所述第一存储器中读取或写入目标数据，包括：
若所述访问地址在所述修改地址区域中，由所述控制器，根据所述映射关系确定所述第一存储器中的目标地址；
在所述处理器中的访问请求为读取请求时，由所述处理器，读取所述目标地址中的所述目标数据；
在所述处理器中的所述访问请求为写入请求时，由所述处理器，在所述目标地址中写入所述目标数据。
在上述实现过程中，在控制器判断访问地址在修改地址区域之间时，则访问请求的地址区域中的数据为修改的数据，控制器能够根据修改地址区域与映射地址区域之间的映射关系，从而将映射地址区域中的目标地址作为响应对应的访问请求时的地址。能够在访问地址在修改地址区域时，由处理器根据不同的访问请求接入第一存储器的目标地址中，读取该地址中存储的目标数据，或将目标数据写入该地址，从而在第二存储器的内容映射在第一存储器的基础上，在涉及到映射关系对应的修改区域的访问时才在第一存储器中对应的地址中进行读取或者写入，有效地节约了第一存储器中的内存消耗。
可选地，所述由所述控制器，根据所述映射关系确定所述第一存储器中的目标地址，包括：
由所述控制器中的选择器，根据所述访问地址和存储的所述映射关系进行译码，得到所述映射地址区域中的所述目标地址；
由所述控制器，输出从所述选择器中得到的所述目标地址。
在上述实现过程中，在控制器输出映射地址区域时，控制器的选择器可以获取比较模块中输出的判断结果，从而获取其中的访问地址，以根据访问地址以及存储的映射地址区域和修改地址区域之间的映射关系进行译码，得到映射地址区域中的目标地址，将目标地址作为比较后得到的对访问请求进行响应的地址。
可选地，所述方法还包括：
若所述访问地址不在所述修改地址区域中，在所述处理器中的访问请求为读取请求时，由所述处理器，读取所述访问地址中的初始数据；
在所述处理器中的所述访问请求为写入请求时，由所述控制器，向所述处理器返回错误提示信息。
在上述实现过程中，当控制器判断访问地址不处于修改地址区域之间时，则访问请求的地址区域中的数据未发生变化，在读取时，可以由控制器直接将第二存储器中访问地址中存储的初始数据返回给处理器进行读取；在写入时，由于访问地址中存储的内容是固定的，无法进行写入，控制器可以向处理器返回错误提示信息，以对写入第二存储器的请求的错误进行反馈和提示。能够针对访问地址的不同位置，对访问请求进行对应地处理，提高了访问的效率。
第二方面，本申请还提供了一种数据处理系统，所述系统包括：第一存储器、第二存储器、控制器和处理器；
其中，所述处理器通过通信总线与所述第一存储器和所述控制器连接，所述控制器与所述第二存储器连接；
所述第一存储器，用于根据所述第二存储器中的修改地址区域确定映射地址区域，将所述映射地址区域和所述修改地址区域的映射关系存储在所述控制器中；
所述控制器，用于判断访问地址是否在所述修改地址区域中；
若所述访问地址在所述修改地址区域中，所述处理器，用于基于所述映射关系在所述第一存储器中读取或写入目标数据。
在上述实现过程中，数字处理系统中，通过与第二存储器连接的控制器对第二存储器中的内存数据进行控制，由第一存储器确定根据动态内存申请分配的与第二存储器中进行数据修改时对应的修改地址区域相对应的映射地址区域，能够将第二存储器中修改的数据内容映射到第一存储器中，以使控制器能够对二者的映射关系进行存储。根据控制器对访问时的访问地址与修改地址区域之间的关系进行判断，能够在访问地址在修改地址区域时，由处理器在第一存储器中根据映射关系对目标数据进行读取或者写入。通过将第二存储器中的内容映射到第一存储器中，能够在涉及到映射关系对应的修改区域的访问时才在第一存储器中进行读取或者写入，不用将数据保存在第一存储器中，从而有效地节约第一存储器中的内存消耗，提高了第一存储器的空间使用效率，进一步地节约了嵌入式系统的存储成本，提升了嵌入式系统的存储功能，提高了嵌入式系统中的硬件响应速度。
第三方面，本申请还提供了一种计算机可读取存储介质，所述可读取存储介质中存储有计算机程序指令，所述计算机程序指令被一处理器读取并运行时，执行上述数据处理方式中任一实现方式中的步骤。
综上所述，本申请提供了一种数据处理方法、数据处理系统及计算机可读取存储介质，通过对存储器中的内容进行映射，对存储器中的只读内存和可读写内存进行结合，从而节约存储器中的内存消耗，提高存储器的空间使用效率，进一步地节约了嵌入式系统的存储成本，提升了嵌入式系统的存储功能和硬件响应速度。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种数据处理方法的流程示意图；
图2为本申请实施例提供的一种步骤S100的详细流程示意图；
图3为本申请实施例提供的另一种数据处理方法的流程示意图；
图4为本申请实施例提供的一种步骤S200的详细流程示意图；
图5为本申请实施例提供的一种步骤S220的详细流程示意图；
图6为本申请实施例提供的一种步骤S300的详细流程示意图；
图7为本申请实施例提供的一种步骤S310的详细流程示意图；
图8为本申请实施例提供的一种数据处理系统的结构示意图。
图标：410-第一存储器；420-第二存储器；430-控制器；440-处理器。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请实施例的一部分实施例，而不是全部的实施例。基于本申请实施例的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本申请实施例保护的范围。
嵌入式系统中可以包括多种不同的存储器，例如RAM(Random Access Memory，随机存取存储器)、ROM(Read-Only Memory，只读存储器)FLASH(闪存)存储器等。其中，ROM是一种将数据永久存储在计算机和其他电子设备上的存储介质，在断电的情况下也能够保持记忆；FLASH不仅具备电子可擦除可编程的性能，还不会断电丢失数据，同时也可以快速读取数据；RAM是与CPU((Central Processing Unit，中央处理器)直接交换数据的内部存储器，可以随时读写，而且速度很快。同样面积的RAM与ROM相比，成本较高，因此，RAM的存储资源是嵌入式系统中的重要资源。
在目前的嵌入式应用中，RAM中存在一些稀疏的大矩阵，或大数组等数据，这些数据被读取的频率较高，但是写入的频率很低且修改的范围较小，并且，由于这些数据是可写的数据，在对这部分内容进行存储时，只能将这些数据存储在RAM的DATA段中，不能存入ROM的RO((Read-Only)段中。例如，在TWS(True Wireless Stereo，真无线立体声)的应用中，大数组可以为BT(Bluetooth)stack(蓝牙协议栈)的host蓝牙数据库，这个数组由不同的profile(用户数据/配置)支持，能够达到几十kb的大小，虽然需要改写，但是使用的次数较少，因此，这个host蓝牙数据库只能全部存储在RAM的DATA段，导致RAM的内存消耗较大，降低了RAM的空间使用效率，浪费了嵌入式系统的存储资源。并且，存入DATA段后，每次重新启动时，都需要处理器对数据进行搬运，以使整个RAM相应部分的数据恢复到初始值，消耗了处理器的资源。
因此，为了解决上述问题，本申请实施例提供了一种数据处理方法，请参阅图1，图1为本申请实施例提供的一种数据处理方法的流程示意图，该方法可以包括步骤S100-S300。
步骤S100，由第一存储器，根据第二存储器中的修改地址区域确定映射地址区域，将所述映射地址区域和所述修改地址区域的映射关系存储在控制器中。
其中，第一存储器可以为RAM，第二存储器可以为ROM或者FLASH存储器，控制器为与第二存储器对应的ROM Controller或者FLASH Controller。通过对修改数据的映射，能够将第二存储器中进行修改的数据内容映射到第一存储器中，从而使第一存储器确定根据动态内存申请分配的映射地址区域，并由控制器对二者的映射关系进行存储。修改地址区域和映射地址区域都可以为一段数据的地址范围区域，修改地址区域可以记为[a1，a2]，映射地址区域可以记为[b1，b2]，二者之间的映射关系为一一对应的线性映射关系，例如，边界上的a1与b1对应，a2与b2对应，映射过程也可以作为两个地址区域互相注册的过程。
可选地，第一存储器也可以为FLASH存储器，则对应的第二存储器为ROM，控制器为ROM Controller。由于ROM中的数据在固化后是无法修改的，为了对ROM中的一些代码进行修改，可以将ROM上的代码映射到FLASH存储器，能够对ROM中大量的可执行代码执行patch(修补)的操作，从而对代码进行修复，提高代码的修复效率。
步骤S200，由所述控制器，判断访问地址是否在所述修改地址区域中。
其中，控制器通过判断访问请求时的访问地址是否位于第二存储器中修改地址区域之中，能够对访问时进行读取或写入的地址进行判断。
步骤S300，若所述访问地址在所述修改地址区域中，由处理器，基于所述映射关系在所述第一存储器中读取或写入目标数据。
其中，当访问地址位于修改地址区域的地址范围内时，控制器能够根据其中存储的映射关系确定出第一存储器中对应的进行读取或写入的地址，以供处理器在第一存储器中读取或写入目标数据。能够在涉及到映射关系对应的修改区域的访问时，才在第一存储器中进行读取或者写入，不用将数据保存在第一存储器中，能够有效地节约第一存储器中的存储空间，从而提高第一存储器的空间使用效率，在第一存储器为RAM，第二存储器为ROM时，由于RAM与ROM相比成本较高，能够有效地节约嵌入式系统的存储成本。并且，由于数据存储在第二存储器中，第二存储器能够始终保持原始的数据，不需要在每次使用前，消耗处理器中的资源，将原始的数据从其他存储器中搬运到第一存储器中以将第一存储器中由读取或写入所产生的修改数据恢复为原始的数据，进一步地提高了处理器的处理效率。
可选地，由于第二存储器中的数据是固定不变的，可以使用FLASH存储器对第一存储器中进行读取或写入所产生的修改数据进行保存。
在图1所示的实施例中，能够有效地节约第一存储器中的内存消耗，提高了第一存储器的空间使用效率，进一步地提升了嵌入式系统的存储功能，提高了嵌入式系统中的硬件响应速度。
可选地，请参阅图2，图2为本申请实施例提供的一种步骤S100的详细流程示意图，步骤S100中还可以包括步骤S110-S130。
步骤S110，由所述控制器，根据修改请求确定所述第二存储器的可读写数据区域中对应的所述修改地址区域。
其中，在执行软件中的一些功能时，处理器会获取软件应用层面的多种对第二存储器中存储的内容进行修改的修改请求，例如对某些参数进行修改，或者对某些赋值进行修改等请求。控制器获取处理器发送的修改请求时，能够确定修改请求中要求修改的数据段，在第二存储器的可读写数据区域中确定该数据段对应的地址范围，作为修改地址区域。
可选地，处理器可以通过DMA(Direct Memory Access，直接存储器访问)对存储器进行访问。
步骤S120，由所述第一存储器，根据所述修改地址区域确定映射的所述映射地址区域。
其中，进行内存申请时，可以通过软件向对应的管理器进行动态内存申请，从而对存储器中的区域进行管理和记录，能够根据修改地址区域的大小和地址位置，在第一存储器中分配一段由修改地址区域中修改的数据内容进行线性映射得到的内存，作为映射地址区域。
步骤S130，由所述控制器将获取的所述映射地址区域和所述修改地址区域的映射关系存储在所述控制器的比较模块中。
其中，控制器能够获取第一存储器中分配得到的映射地址区域，以及第二存储器中进行数据修改时对应的修改地址区域，并将两个地址区域以及两个地址区域之间的映射关系进行存储在控制器中的比较模块中。
在图2所示的实施例中，能够将第二存储器中修改的数据内容映射到第一存储器中，以结合存储器中的可读取内存和只读内存，减小第一存储器中的内存消耗。
可选地，请参阅图3，图3为本申请实施例提供的另一种数据处理方法的流程示意图，在步骤S110之前，还可以包括步骤S140-S150。
步骤S140，由所述处理器，确定所述第二存储器中的只读数据地址。
其中，由处理器在第二存储器中确定一段只读数据的区域，得到该区域的地址，作为只读数据地址。
步骤S150，由所述处理器，根据所述只读数据地址映射得到所述可读写数据区域。
其中，由于第二存储器中确定的数据为只读数据，为了实现与第一存储器中数据内容的映射，可以由软件通过链接或脚本等方式对只读数据地址的数据区域进行处理，以将其映射到DATA段的可读写数据位置中，作为可读写数据区域，可以记为[a0，an]。
需要说明的是，可读写数据区域可以作为一个地址范围的全集，修改地址区域可以作为地址范围的子集，可读写数据区域中可以包括一个或多个进行修改的数据段对应的修改地址区域。
在图3所示的实施例中，在确定修改地址区域之前，可以先对第二存储器中的可读写数据区域进行确定，以供后续在可读写数据区域中确定与访问请求相应的一个或多个修改地址区域。
可选地，请参阅图4，图4为本申请实施例提供的一种步骤S200的详细流程示意图，步骤S200中还可以包括步骤S210-S220。
步骤S210，由所述控制器，根据获取的所述处理器中发送的访问请求，确定所述访问请求在所述可读写数据区域中的所述访问地址。
其中，访问请求可以包括对数据进行读取的读取请求，或对数据进行写入的写入请求。
步骤S220，由所述控制器中的所述比较模块，判断所述访问地址是否位于所述修改地址区域的地址范围中。
其中，现有技术中的ROM的控制器在遇到处理器发送的写入请求时，由于第二存储器中存储的数据为只读数据，控制器会向处理器反馈写入错误的提示信息，而本申请实施例中能够在获取访问请求后，确定该访问请求在可读写数据区域中对应的访问地址。并且，本申请的控制器中设置了比较模块，能够对访问地址与其中存储的一个或多个修改地址区域进行比较，以确定访问地址是否位于修改地址区域的地址范围内。
在图4所示的实施例中，能够对获取的访问地址与访问地址区间之间的关系进行准确、快速地判断。
可选地，请参阅图5，图5为本申请实施例提供的一种步骤S220的详细流程示意图，步骤S220中还可以包括步骤S221-S225。
步骤S221，由所述比较模块，确定所述修改地址区域第一边界的第一地址数值和第二边界的第二地址数值。
其中，第一边界为较小的地址的边界，第二边界为较大的地址的边界，因此，第一地址数值小于第二地址数值。示例地，第一地址数值和第二地址数值为根据地址字符串转换得到的数值，例如，第一地址数值即为修改地址区域[a1，a2]中的a1的数值，第二地址数值即为a2的数值。
步骤S222，由所述比较模块，确定所述访问地址的第三地址数值。
其中，比较模块还可以将访问地址的字符串转换为第三地址数值，可以记为ADDR。
步骤S223，由所述比较模块对所述第一地址数值，所述第二地址数值和所述第三地址数值进行比较。
其中，比较模块可以为组相联比较逻辑模块电路，能够逐字节地比较两个数值的内容，从而将ADDR与a1、a2的大小进行对比。
值得说明的是，由于可读写数据区域中可以包含多个修改地址区域，因此可以在控制器中设置多个比较模块，以将访问地址与多个修改地址区域进行多次比较。
可选地，也可以通过其他具有比较和判断功能的比较模块对访问地址是否位于修改地址区域的地址范围中进行判断和输出。
步骤S224，在所述第三地址数值大于或等于所述第一地址数值且所述第三地址数值小于或等于所述第二地址数值时，则所述访问地址位于所述修改地址区域的地址范围中。
其中，可以将比较模块和与门逻辑连接，从而实现输出判断结果，在ADDR≥a1并且ADDR≤a2时，则逻辑输出为真，判断结果为访问地址位于修改地址区域的地址范围中，并将判断结果输出到选择器中进行选择。
步骤S225，在所述第三地址数值小于所述第一地址数值或所述第三地址数值大于所述第二地址数值区域时，则所述访问地址位于所述修改地址区域的地址范围外。
其中，在ADDR<a1或ADDR>a2时，则逻辑输出为假，判断结果为访问地址位于修改地址区域的地址范围外，并将判断结果输出到选择器中进行选择。
在图5所示的实施例中，能够由比较模块中的比较逻辑电路，快速、准确地对确定访问地址与修改地址区域之间的位置关系，并在控制器中输出对应的判断结果。
可选地，请参阅图6，图6为本申请实施例提供的一种步骤S300的详细流程示意图，步骤S300中还可以包括步骤S310-S330。
步骤S310，若所述访问地址在所述修改地址区域中，由所述控制器，根据所述映射关系确定所述第一存储器中的目标地址。
其中，在控制器判断访问地址在修改地址区域之间时，则访问请求的地址区域中的数据发生变化，控制器能够根据修改地址区域与映射地址区域之间的映射关系，输出映射地址区域中的目标地址，作为响应对应的访问请求时的地址。
步骤S320，在所述处理器中的访问请求为读取请求时，由所述处理器，读取所述目标地址中的所述目标数据。
其中，在访问请求为读取请求时，则处理器能够通过通信总线对映射地址区域中的目标地址进行访问，以读取目标地址中的目标数据。
步骤S330，在所述处理器中的所述访问请求为写入请求时，由所述处理器，在所述目标地址中写入所述目标数据。
其中，在访问请求为读取请求时，则处理器能够通过通信总线对映射地址区域中的目标地址进行访问，以将目标数据写入目标地址中。
可选地，若访问地址不在修改地址区域中，在处理器中的访问请求为读取请求时，由处理器，读取访问地址中的初始数据；在处理器中的访问请求为写入请求时，由控制器，向处理器返回错误提示信息。
其中，当控制器判断访问地址不处于修改地址区域之间时，则访问请求的地址区域中的数据未发生变化，因此在进行读取时，控制器可以直接将第二存储器中访问地址中存储的初始数据返回给处理器进行读取。在写入时，由于访问地址中存储的只读数据是固定的，无法在第二存储器中进行写入，控制器可以向处理器返回错误提示信息，以对写入第二存储器的请求的错误进行反馈和提示。能够针对访问地址的不同位置，对访问请求进行对应地处理，提高了访问的效率。
可选地，在访问请求是写入请求时，为了对第二存储区域中映射得到的可读写数据区域进行管理，软件层面中可以通过多种方式对写入请求进行处理。例如，在上层软件层面不知道存储器中的区域是否可写时，可以在软件的DRV(设备驱动程序)中设置与写入请求相应的注册功能，从而根据DRV对上层软件需要写入的地址范围进行注册，使软件中的处理方式更加灵活；或者，在上层软件层面知道存储器中的区域是否可写时，由上层软件发起预分配请求进行注册，DRV响应请求并进行相应地处理，能够根据区域是否可写进行对应地处理，有效地提高了软件中的处理效率。
在图6所示的实施例中，由处理器根据不同的访问请求访问第一存储器的映射地址区域中的目标地址，从而进行数据的读取或写入。能够在第二存储器的内容映射在第一存储器的基础上，在涉及到映射关系对应的修改区域的访问时，才在第一存储器中进行读取或者写入，有效地节约了第一存储器中的内存消耗。
可选地，请参阅图7，图7为本申请实施例提供的一种步骤S310的详细流程示意图，步骤S310中还可以包括步骤S311-S312。
步骤S311，由所述控制器中的选择器，根据所述访问地址和存储的所述映射关系进行译码，得到所述映射地址区域中的所述目标地址。
其中，选择器可以为多种型号的MUX(multiplexer)多路数据选择器，能够接收一个或多个比较模块输出的逻辑判断结果。在比较模块中输出的逻辑结果为真时，则访问地址位于修改地址区域的地址范围中，由于修改地址区域与映射地址区域之间的映射关系为一一对应的线性映射，因此可以根据访问地址与存储的映射关系中的地址进行译码，得到译码后映射地址区域中的目标地址，示例地，映射地址区域中的目标地址可以为＝ADDR-a1+b1。
步骤S312，由所述控制器，输出从所述选择器中得到的所述目标地址。
其中，选择器能够将获取的映射地址区域中的目标地址作为输出结果，能够在第一存储器中的WDATA(写入数据)或者RDATA(读取数据)不变的情况下，输出目标地址作为比较后得到的对访问请求进行响应的地址。
在图7所示的实施例中，能够对地址进行译码、选择和输出，从而得到映射地址区域中的目标地址。
请参阅图8，图8为本申请实施例提供的一种数据处理系统的结构示意图，本申请实施例提供的数据处理方法应用于数据处理系统，数据处理系统可以设置在嵌入式系统中。数据处理系统中可以包括：第一存储器410、第二存储器420、控制器430和处理器440。
其中，处理器440通过通信总线与第一存储器410和控制器430连接，控制器430与第二存储器420连接；
第一存储器410，用于根据第二存储器420中的修改地址区域确定映射地址区域，以将映射地址区域和修改地址区域的映射关系存储在控制器430中；
控制器430，用于判断访问地址是否在修改地址区域中；
若访问地址在修改地址区域中，处理器440，用于基于映射关系在第一存储器410中读取或写入目标数据。
可选地，通信总线可以为多种通信协议总线，例如AHB Bus(Advanced HighPerformance Bus，高级高性能总线)，以使第一存储器410、第二存储器420、控制器430和处理器440通过通信总线实现电性连接。
可选地，上述的处理器440可能是一种集成电路芯片，具有信号的处理能力。处理器440可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(digital signalprocessor，简称DSP)、专用集成电路(Application Specific Integrated Circuit，简称ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
在一可选的实施方式中，控制器430，还用于根据修改请求确定第二存储器420的可读写数据区域中对应的修改地址区域；
第一存储器410，还用于根据修改地址区域确定映射的映射地址区域；
控制器430，还用于将获取的映射地址区域和修改地址区域的映射关系存储在控制器430的比较模块中。
在一可选的实施方式中，处理器440，还用于确定第二存储器420中的只读数据地址；根据只读数据地址映射得到可读写数据区域。
在一可选的实施方式中，控制器430，还用于根据获取的处理器440中发送的访问请求，确定访问请求在可读写数据区域中的访问地址；
控制器430中的比较模块，还用于判断访问地址是否位于修改地址区域的地址范围中。
在一可选的实施方式中，比较模块，还用于确定修改地址区域第一边界的第一地址数值和第二边界的第二地址数值，其中，第一地址数值小于第二地址数值；
比较模块，还用于确定访问地址的第三地址数值；
比较模块，还用于对第一地址数值，第二地址数值和第三地址数值进行比较；
其中，在第三地址数值大于或等于第一地址数值且第三地址数值小于或等于第二地址数值时，则访问地址位于修改地址区域的地址范围中；在第三地址数值小于第一地址数值或第三地址数值大于第二地址数值区域时，则访问地址位于修改地址区域的地址范围外。
在一可选的实施方式中，若访问地址在修改地址区域中，控制器430，还用于根据映射关系确定第一存储器410中的目标地址；
在处理器440中的访问请求为读取请求时，处理器440，还用于读取目标地址中的所述目标数据；
在处理器440中的访问请求为写入请求时，处理器440，还用于在目标地址中写入所述目标数据。
在一可选的实施方式中，控制器430中还可以包括选择器，用于根据访问地址和存储的映射关系进行译码，得到映射地址区域中的目标地址；
控制器430，还用于输出从选择器中得到的目标地址。
在一可选的实施方式中，若访问地址不在修改地址区域中，在处理器440中的访问请求为读取请求时，处理器440，还用于读取访问地址中的初始数据；
在处理器440中的访问请求为写入请求时，控制器430，还用于向处理器440返回错误提示信息。
由于本申请实施例中的数据处理系统解决问题的原理与前述的数据处理数据处理方法的实施例相似，因此本实施例中的数据处理系统的实施可以参见上述数据处理方法的实施例中的描述，重复之处不再赘述。
本申请实施例还提供了一种计算机可读取存储介质，所述可读取存储介质中存储有计算机程序指令，所述计算机程序指令被一处理器读取并运行时，执行本申请实施例提供的数据处理方法中任一项所述方法中的步骤。
综上所述，本申请实施例提供了一种数据处理方法、数据处理系统及计算机可读取存储介质，通过对存储器中的内容进行映射，对存储器中的只读内存和可读写内存进行结合，从而节约存储器中的内存消耗，提高存储器的空间使用效率，进一步地节约了嵌入式系统的存储成本，提升了嵌入式系统的存储功能和硬件响应速度。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备，也可以通过其它的方式实现。以上所描述的系统实施例仅仅是示意性的，例如，附图中的框图显示了根据本申请的多个实施例的设备的可能实现的体系架构、功能和操作。在这点上，框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图中的每个方框、以及框图的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。因此本实施例还提供了一种可读取存储介质中存储有计算机程序指令，所述计算机程序指令被一处理器读取并运行时，执行区块数据存储方法中任一项所述方法中的步骤。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种数据处理方法，其特征在于，所述方法包括：
由第一存储器，根据第二存储器中的修改地址区域确定映射地址区域，将所述映射地址区域和所述修改地址区域的映射关系存储在控制器中；
由所述控制器，判断访问地址是否在所述修改地址区域中；
若所述访问地址在所述修改地址区域中，由处理器，基于所述映射关系在所述第一存储器中读取或写入目标数据。
2.根据权利要求1所述的方法，其特征在于，所述控制器与所述第二存储器连接；所述由第一存储器，根据第二存储器中的修改地址区域确定映射地址区域，将所述映射地址区域和所述修改地址区域的映射关系存储在控制器中，包括：
由所述控制器，根据修改请求确定所述第二存储器的可读写数据区域中对应的所述修改地址区域；
由所述第一存储器，根据所述修改地址区域确定映射的所述映射地址区域；
由所述控制器将获取的所述映射地址区域和所述修改地址区域的映射关系存储在所述控制器的比较模块中。
3.根据权利要求2所述的方法，其特征在于，所述由所述控制器，根据修改请求确定所述第二存储器的可读写数据区域中对应的所述修改地址区域之前，所述方法还包括：
由所述处理器，确定所述第二存储器中的只读数据地址；
由所述处理器，根据所述只读数据地址映射得到所述可读写数据区域。
4.根据权利要求2所述的方法，其特征在于，所述由所述控制器，判断访问地址是否在所述修改地址区域中，包括：
由所述控制器，根据获取的所述处理器中发送的访问请求，确定所述访问请求在所述可读写数据区域中的所述访问地址；
由所述控制器中的所述比较模块，判断所述访问地址是否位于所述修改地址区域的地址范围中。
5.根据权利要求4所述的方法，其特征在于，所述由所述控制器中的所述比较模块，判断所述访问地址是否位于所述修改地址区域的地址范围中，包括：
由所述比较模块，确定所述修改地址区域第一边界的第一地址数值和第二边界的第二地址数值，其中，所述第一地址数值小于所述第二地址数值；
由所述比较模块，确定所述访问地址的第三地址数值；
由所述比较模块对所述第一地址数值，所述第二地址数值和所述第三地址数值进行比较；
其中，在所述第三地址数值大于或等于所述第一地址数值且所述第三地址数值小于或等于所述第二地址数值时，则所述访问地址位于所述修改地址区域的地址范围中；在所述第三地址数值小于所述第一地址数值或所述第三地址数值大于所述第二地址数值区域时，则所述访问地址位于所述修改地址区域的地址范围外。
6.根据权利要求1所述的方法，其特征在于，所述若所述访问地址在所述修改地址区域中，由处理器，基于所述映射关系在所述第一存储器中读取或写入目标数据，包括：
若所述访问地址在所述修改地址区域中，由所述控制器，根据所述映射关系确定所述第一存储器中的目标地址；
在所述处理器中的访问请求为读取请求时，由所述处理器，读取所述目标地址中的所述目标数据；
在所述处理器中的所述访问请求为写入请求时，由所述处理器，在所述目标地址中写入所述目标数据。
7.根据权利要求6所述的方法，其特征在于，所述由所述控制器，根据所述映射关系确定所述第一存储器中的目标地址，包括：
由所述控制器中的选择器，根据所述访问地址和存储的所述映射关系进行译码，得到所述映射地址区域中的所述目标地址；
由所述控制器，输出从所述选择器中得到的所述目标地址。
8.根据权利要求1所述的方法，其特征在于，所述方法还包括：
若所述访问地址不在所述修改地址区域中，在所述处理器中的访问请求为读取请求时，由所述处理器，读取所述访问地址中的初始数据；
在所述处理器中的所述访问请求为写入请求时，由所述控制器，向所述处理器返回错误提示信息。
9.一种数据处理系统，其特征在于，所述系统包括：第一存储器、第二存储器、控制器和处理器；
其中，所述处理器通过通信总线与所述第一存储器和所述控制器连接，所述控制器与所述第二存储器连接；
所述第一存储器，用于根据所述第二存储器中的修改地址区域确定映射地址区域，将所述映射地址区域和所述修改地址区域的映射关系存储在所述控制器中；
所述控制器，用于判断访问地址是否在所述修改地址区域中；
若所述访问地址在所述修改地址区域中，所述处理器，用于基于所述映射关系在所述第一存储器中读取或写入目标数据。
10.一种计算机可读取存储介质，其特征在于，所述可读取存储介质中存储有计算机程序指令，所述计算机程序指令被一处理器运行时，执行权利要求1-8任一项所述方法中的步骤。
CN202210466018.5A 2022-04-26 2022-04-26 数据处理方法、数据处理系统及计算机可读取存储介质 Pending CN114780037A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210466018.5A CN114780037A (zh) 2022-04-26 2022-04-26 数据处理方法、数据处理系统及计算机可读取存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210466018.5A CN114780037A (zh) 2022-04-26 2022-04-26 数据处理方法、数据处理系统及计算机可读取存储介质

Publications (1)

Publication Number Publication Date
CN114780037A true CN114780037A (zh) 2022-07-22

Family

ID=82435474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210466018.5A Pending CN114780037A (zh) 2022-04-26 2022-04-26 数据处理方法、数据处理系统及计算机可读取存储介质

Country Status (1)

Country Link
CN (1) CN114780037A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115248664A (zh) * 2022-09-22 2022-10-28 北京东远润兴科技有限公司 数据的读写方法、装置、设备及存储介质
CN115525933A (zh) * 2022-08-26 2022-12-27 杭州杰峰科技有限公司 数据防篡改方法、装置、电子设备及存储介质
CN116483737A (zh) * 2023-04-18 2023-07-25 深圳市金玺智控技术有限公司 一种数据处理方法、装置、电子设备及存储介质

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115525933A (zh) * 2022-08-26 2022-12-27 杭州杰峰科技有限公司 数据防篡改方法、装置、电子设备及存储介质
CN115248664A (zh) * 2022-09-22 2022-10-28 北京东远润兴科技有限公司 数据的读写方法、装置、设备及存储介质
CN115248664B (zh) * 2022-09-22 2023-01-10 北京东远润兴科技有限公司 数据的读写方法、装置、设备及存储介质
CN116483737A (zh) * 2023-04-18 2023-07-25 深圳市金玺智控技术有限公司 一种数据处理方法、装置、电子设备及存储介质
CN116483737B (zh) * 2023-04-18 2024-03-15 深圳市金玺智控技术有限公司 一种数据处理方法、装置、电子设备及存储介质

Similar Documents

Publication Publication Date Title
CN114780037A (zh) 数据处理方法、数据处理系统及计算机可读取存储介质
US7694195B2 (en) System and method for using a memory mapping function to map memory defects
KR100873943B1 (ko) 비휘발성 컴퓨터 메모리를 독출하기 위한 시스템 및 방법
JP5216743B2 (ja) ブロック・アドレスの可能な大容量ストレージ・システムのためのインターフェイス
US7418572B2 (en) Pretranslating input/output buffers in environments with multiple page sizes
CN109753443B (zh) 一种数据处理方法、装置及电子设备
US20070260827A1 (en) Method to support heterogeneous memories
JP2008084317A (ja) 異種セルタイプを支援する不揮発性メモリのためのマッピング装置および方法
US10789170B2 (en) Storage management method, electronic device and computer readable medium
US10083120B2 (en) Memory system, and address mapping method and access method thereof
CN110941395A (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
JP2021526260A (ja) 論理対物理データ構造
US20120137104A1 (en) Allocation method and apparatus of moderate memory
KR20190104876A (ko) 스토리지 디바이스들 사이의 개선된 데이터 배포의 방법
CN116679887B (zh) 用于NAND Flash的通用控制模块及方法
US10509728B2 (en) Techniques to perform memory indirection for memory architectures
US11847086B2 (en) Method and apparatus for configuring MMIOH base address of server system
US20200334119A1 (en) Data processing system and operating method thereof
US20060041729A1 (en) Thermal memory control
CN115269454A (zh) 数据访问方法、电子设备和存储介质
US10732859B2 (en) Systems and methods for granular non-volatile memory health visibility to a host
US20190340060A1 (en) Systems and methods for adaptive proactive failure analysis for memories
US8745363B2 (en) Bootable volatile memory device, memory module and processing system comprising bootable volatile memory device, and method of booting processing system using bootable volatile memory device
US20190227709A1 (en) System and Method to Provide Persistent Storage Class Memory using NVDIMM-N with an NVDIMM-P Footprint
US8539461B2 (en) Method for identifying memory of virtual machine and computer system thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination