CN114779878B - 一种电力系统仿真步长时间的计算系统及方法 - Google Patents

Abstract

本申请公开了一种电力系统仿真步长时间的计算系统及方法，所述方法包括：对于每一仿真步长，获取数字信号控制时间、仿真电气信号计算时间、信号通信时间、仿真抖动时间，当本地中央处理器为单核时，将各时间相加，得到节点单步长仿真时间，并发送给系统处理器，以供系统处理器确定最长的节点单步长仿真时间为仿真的单步长仿真时间。可见，各终端节点并行仿真电力系统，每个终端节点的仿真步长各有长短，将最长的仿真步长作为仿真的单步长仿真时间，使得各终端节点足以完成当前步长的仿真工作，使得仿真工作能正常运行，同时该单步长仿真时间为正常仿真下的最短步长仿真时间，因此能够保障电力系统精细化仿真。

Description

一种电力系统仿真步长时间的计算系统及方法

技术领域

本申请涉及实时仿真通信领域，更具体的说，是涉及一种电力系统仿真步长时间的计算系统及方法。

背景技术

随着用电需求的不断增加，电力系统也在迅速发展，诞生了更多电力电子设备，以丰富电力系统，使电力系统变得更复杂了，因此有必要在电力系统运行前对其仿真。电力系统仿真是认识电力系统特性，支撑电力系统研究、规划、运行、生产、装备制造，以及保障电力系统安全可靠运行的有效手段。

电力系统仿真对所需仿真的电力系统中各环节的用时要求严格，若仿真步长用时设置过短，会导致在设定步长内无法完成数据信号的计算，使电力系统仿真崩溃，若仿真步长用时设置过长，会导致电力系统中的电力电子设备仿真效果粗糙，因此准确设置仿真步长的用时是在仿真电力系统前的极其重要的工作。

如何准确确定电力系统仿真的步长时间，保障对电力系统进行高精度仿真，是需要关注的问题。

发明内容

鉴于上述问题，提出了本申请以便提供一种电力系统仿真步长时间的计算系统及方法，以保障对电力系统进行高精度仿真。

为了实现上述目的，现提出具体方案如下：

一种电力系统仿真步长时间的计算系统，包括：若干终端节点和系统处理器，所述终端节点之间通信相连，每个终端节点与所述系统处理器通信相连，各终端节点并行仿真电力系统；

所述终端节点，用于对于每一仿真步长，获取数字信号控制时间、仿真电气信号计算时间、信号通信时间、仿真抖动时间，当所述终端节点的中央处理器CPU为单核时，将所述数字信号控制时间、所述仿真电气信号计算时间、所述信号通信时间及所述仿真抖动时间相加，得到节点单步长仿真时间，将所述节点单步长仿真时间发送至所述系统处理器；

所述系统处理器，用于汇总各终端节点的节点单步长仿真时间，确定最长的节点单步长仿真时间为仿真所述电力系统的单步长仿真时间。

可选的，所述终端节点还用于：

对于每一仿真步长，当所述终端节点的CPU为多核时，将所述数字信号控制时间与所述仿真电气信号计算时间中的最大值，与所述信号通信时间、所述仿真抖动时间相加，得到节点单步长仿真时间。

可选的，所述各终端节点并行仿真电力系统，包括：每个终端节点仿真所述电力系统中的若干电流换流站，电流换流站之间通过电力线路连接，各终端节点仿真的电流换流站组成所述电力系统；

所述终端节点用于获取仿真电气信号计算时间的过程，包括：

确定上一仿真步长中，仿真所述若干电流换流站的电流量的计算时间；

确定仿真所述若干电流换流站的电压的计算时间；

将仿真所述若干电流换流站的电压的计算时间，与所述上一仿真步长中，仿真所述若干电流换流站的电流量的计算时间相加，得到电气计算时间；

当所述电力系统的状态为正常时，将所述电气计算时间作为仿真电气信号计算时间；

当所述电力系统的状态为故障时，确定解析并分解所述终端节点的电导矩阵所需的时间，将所述电气计算时间与所述解析并分解所述终端节点的电导矩阵所需的时间相加，所得到的结果作为仿真电气信号计算时间。

可选的，所述终端节点用于获取信号通信时间的过程，包括：

确定所述终端节点的CPU中各个核之间的通信时间；

确定所述终端节点的CPU与所述终端节点的现场可编程门阵列FPGA的通信时间；

确定所述终端节点的FPGA与所述终端节点的外接板卡的通信时间；

确定连接于所述终端节点的路由器对网络传输的报文数据的单步长数据进行决策的时间；

确定在所述路由器内，所述报文数据的单步长数据的数据交换时间；

确定在所述路由器内，所述报文数据的单步长数据的第一个切片数据的传输时间；

确定所述路由器内部数据通路的带宽；

利用下式计算信号通信时间：

其中，t_core为所述终端节点的CPU中各个核之间的通信时间，t_CPU-FPGA为所述终端节点的CPU与所述终端节点的FPGA的通信时间，t_FPGA-card为所述终端节点的FPGA与所述终端节点的外接板卡的通信时间，t_r为所述路由器对网络传输的报文数据的单步长数据进行决策的时间，t_s为所述数据交换时间，t_w为所述传输时间，L_n为第n条报文数据的长度，W为所述路由器内部数据通路的带宽。

可选的，所述终端节点用于获取仿真抖动时间的过程，包括：

预先运行电力系统仿真程序，测量运行所述电力系统仿真程序过程中，除所述电力系统仿真程序之外的进程占用的时间，作为仿真抖动时间。

一种电力系统仿真步长时间的计算方法，应用于终端节点，该方法包括：

对于每一仿真步长：

获取数字信号控制时间、仿真电气信号计算时间、信号通信时间、仿真抖动时间；

当本地CPU为单核时，将所述数字信号控制时间、所述仿真电气信号计算时间、所述信号通信时间及所述仿真抖动时间相加，得到节点单步长仿真时间；

将所述节点单步长仿真时间发送给系统处理器，以供所述系统处理器汇总各终端节点发送的单步长仿真时间，确定最长的节点单步长仿真时间为仿真电力系统的单步长仿真时间。

可选的，该方法还包括：

当本地CPU为多核时，对于每一仿真步长，当所述终端节点的CPU为多核时，将所述数字信号控制时间与所述仿真电气信号计算时间中的最大值，与所述信号通信时间、所述仿真抖动时间相加，得到节点单步长仿真时间。

可选的，所述获取仿真电气信号计算时间的过程，包括：

确定上一仿真步长中，仿真所述若干电流换流站的电流量的计算时间；

确定仿真所述若干电流换流站的电压的计算时间；

将仿真所述若干电流换流站的电压的计算时间，与所述上一仿真步长中，仿真所述若干电流换流站的电流量的计算时间相加，得到电气计算时间；

当所述电力系统的状态为正常时，将所述电气计算时间作为仿真电气信号计算时间；

当所述电力系统的状态为故障时，确定解析并分解所述终端节点的电导矩阵所需的时间，将所述电气计算时间与所述解析并分解所述终端节点的电导矩阵所需的时间相加，所得到的结果作为仿真电气信号计算时间。

可选的，所述获取信号通信时间的过程，包括：

确定所述终端节点的CPU中各个核之间的通信时间；

确定所述终端节点的CPU与所述终端节点的现场可编程门阵列FPGA的通信时间；

确定所述终端节点的FPGA与所述终端节点的外接板卡的通信时间；

确定连接于所述终端节点的路由器对网络传输的报文数据的单步长数据进行决策的时间；

确定在所述路由器内，所述报文数据的单步长数据的数据交换时间；

确定在所述路由器内，所述报文数据的单步长数据的第一个切片数据的传输时间；

确定所述路由器内部数据通路的带宽；

利用下式计算信号通信时间：

其中，t_core为所述终端节点的CPU中各个核之间的通信时间，t_CPU-FPGA为所述终端节点的CPU与所述终端节点的FPGA的通信时间，t_FPGA-card为所述终端节点的FPGA与所述终端节点的外接板卡的通信时间，t_r为所述路由器对网络传输的报文数据的单步长数据进行决策的时间，t_s为所述数据交换时间，t_w为所述传输时间，L_n为第n条报文数据的长度，W为所述路由器内部数据通路的带宽。

可选的，所述获取仿真抖动时间的过程，包括：

预先运行电力系统仿真程序，测量运行所述电力系统仿真程序过程中，除所述电力系统仿真程序之外的进程占用的时间，作为仿真抖动时间。

借由上述技术方案，本申请通过每个终端节点对于每一仿真步长，获取数字信号控制时间、仿真电气信号计算时间、信号通信时间、仿真抖动时间，当本地CPU为单核时，将所述数字信号控制时间、所述仿真电气信号计算时间、所述信号通信时间及所述仿真抖动时间相加，得到节点单步长仿真时间，将所述节点单步长仿真时间发送给系统处理器，以供所述系统处理器汇总各终端节点发送的单步长仿真时间，确定最长的节点单步长仿真时间为仿真电力系统的单步长仿真时间。由此可见，将数字信号控制时间、仿真电气信号计算时间、信号通信时间和仿真抖动时间确定后，能够得到当前节点的仿真步长，并向系统处理器发送当前节点的仿真步长，由于各终端节点并行仿真电力系统，系统处理器接收到多个终端节点的仿真步长各有长短，因此确定最长的仿真步长为仿真电力系统的单步长仿真时间，使得在单步长仿真时间内，各终端节点足以完成当前步长的仿真工作，使得仿真工作能正常运行，同时该单步长仿真时间为正常仿真下的最短步长仿真时间，因此能够保障电力系统中的电力电子设备精细化仿真。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1为本申请实施例提供的实现电力系统仿真的一种系统架构图；

图2为本申请实施例提供的实现电力系统仿真步长时间的计算的一种流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图1为本申请实施例提供的实现计算电力系统仿真步长时间的一种可选系统架构，如图1所示，该系统架构可以包括：

若干个终端节点10和系统处理器11，终端节点10之间通信相连，每个终端节点10均与系统处理器11通信相连，各终端节点可以共同并行仿真电力系统。其中，每个终端节点10可以具有获取时间信息，并对时间信息进行运算等功能，每个终端节点10和系统处理器11均具备收发时间信息的功能。

所述终端节点10，可以用于对于每一仿真步长，获取数字信号控制时间、仿真电气信号计算时间、信号通信时间、仿真抖动时间，当所述终端节点的中央处理器CPU为单核时，将所述数字信号控制时间、所述仿真电气信号计算时间、所述信号通信时间及所述仿真抖动时间相加，得到节点单步长仿真时间，将所述节点单步长仿真时间发送至所述系统处理器11。

所述系统处理器11，可以用于接收每个终端节点10发送的节点单步长仿真时间，汇总各终端节点10的节点单步长仿真时间，并确定最长的节点单步长仿真时间为仿真所述电力系统的单步长仿真时间。

基于图1所示的系统架构，图2示出了本申请实施例提供的实现电力系统仿真步长时间的计算方法的一种可选信令流程，参照图2，该流程可以包括：

步骤S110、终端节点10对于每一仿真步长，获取数字信号控制时间、仿真电气信号计算时间、信号通信时间、仿真抖动时间。

其中，数字信号控制可以表示控制系统中的外环控制、内环控制及脉宽调制控制。仿真电气信号可以表示终端节点10所仿真的电力系统中的子部分的电气信号。信号通信时间可以表示终端节点10的CPU、FPGA及外接卡板之间的通信时间。仿真抖动时间可以表示当前终端节点10理论仿真时间与实际仿真时间的时间差值。

具体的，数字信号控制时间、仿真电气信号计算时间、信号通信时间、仿真抖动时间均可以通过在终端节点10中安装计时器，分别对数字信号控制过程、电气信号仿真计算过程、信号通信过程、仿真抖动过程计时得到。

步骤S120、终端节点10对于每一仿真步长，当本地CPU为单核时，将数字信号控制时间、仿真电气信号计算时间、信号通信时间及仿真抖动时间相加，得到节点单步长仿真时间。

可以理解的是，当终端节点10的CPU为单核时，仿真信号控制、仿真电气计算、信号通信、仿真抖动的工作串行完成，该终端节点10的节点单步长仿真时间由数字信号控制时间、仿真电气信号计算时间、信号通信时间及仿真抖动时间构成，因此可以将数字信号控制时间、仿真电气信号计算时间、信号通信时间及仿真抖动时间相加，得到节点单步长仿真时间。

步骤S130、终端节点10对于每一仿真步长，将所述节点单步长仿真时间发送给系统处理器11。

可以理解的是，由于各终端节点10并行仿真电力系统，系统处理器11需要收集各终端节点10的单步长仿真时间，以确定步长时间最长的终端节点10的节点单步长仿真时间为仿真电力系统的单步长仿真时间。

本实施例提供的电力系统仿真步长时间的计算方法，每个终端节点10对于每一仿真步长，获取数字信号控制时间、仿真电气信号计算时间、信号通信时间、仿真抖动时间，当本地CPU为单核时，将所述数字信号控制时间、所述仿真电气信号计算时间、所述信号通信时间及所述仿真抖动时间相加，得到节点单步长仿真时间，将所述节点单步长仿真时间发送给系统处理器11，以供所述系统处理器11汇总各终端节点发送的单步长仿真时间，确定最长的节点单步长仿真时间为仿真电力系统的单步长仿真时间。由此可见，将数字信号控制时间、仿真电气信号计算时间、信号通信时间和仿真抖动时间确定后，能够得到当前节点的仿真步长，并向系统处理器11发送当前节点的仿真步长，由于各终端节点10并行仿真电力系统，系统处理器11接收到多个终端节点的仿真步长各有长短，因此确定最长的仿真步长为仿真电力系统的单步长仿真时间，使得在单步长仿真时间内，各终端节点10足以完成当前步长的仿真工作，使得仿真工作能正常运行，同时该单步长仿真时间为正常仿真下的最短步长仿真时间，因此能够保障电力系统中的电力电子设备精细化仿真。

考虑到所需仿真的电力系统庞大，终端节点10需要更高配置的CPU进行电力系统仿真，在本申请的一些实施例中，还包括节点单步长仿真时间的计算方法，具体的，该方法可以包括：

当终端节点10的CPU为多核时，将所述数字信号控制时间与所述仿真电气信号计算时间中的最大值，与所述信号通信时间、所述仿真抖动时间相加，得到节点单步长仿真时间。

具体的，当终端节点10的CPU为多核时，仿真信号控制的工作与仿真电气计算的工作可以并行完成，信号通信、仿真抖动的工作串行完成，因此节点单步长仿真时间可以由所述数字信号控制时间与所述仿真电气信号计算时间中的最大值，与所述信号通信时间、所述仿真抖动时间相加得到。

本实施例提供的电力系统仿真步长时间的计算方法，通过带有多核CPU的终端节点10对电力系统仿真，能够取数字信号控制时间与仿真电气信号计算时间中的最大值，与信号通信时间、仿真抖动时间相加，使得节点单步长仿真时间更短，对电力系统仿真效率更快。

在本申请的一些实施例中，对上述实施例提到的各终端节点10并行仿真电力系统的仿真逻辑进行介绍，该仿真逻辑可以包括：

每个终端节点10仿真电力系统中的若干电流换流站，电流换流站之间通过电力线路连接，各终端节点10仿真的电流换流站组成所述电力系统。

可以理解的是，电力系统庞大，需要多个终端节点10相互配合，共同仿真电力系统，因此每个终端节点10可以仿真电力系统中的部分网络，每个部分网络可以包括通过电力线路连接的若干电流换流站，每个终端节点10可以通过与其他终端节点10通信的方式完成配合仿真工作。

基于此，本申请的一些实施例中，对上述实施例提到的终端节点10用于获取仿真电气信号计算时间的过程进行介绍，该过程可以包括：

S1、终端节点10确定上一仿真步长中，仿真所述若干电流换流站的电流量的计算时间。

可以理解的是，终端节点10对电力系统仿真，需要计算仿真电力系统中各个电流换流站的电流量信息，因此需要占用计算仿真电力系统中各个电流换流站的电流量的时间。

S2、终端节点10确定仿真所述若干电流换流站的电压的计算时间。

可以理解的是，终端节点10对电力系统仿真，需要计算仿真电力系统中各个电流换流站的电压信息，因此需要占用计算仿真电力系统中各个电流换流站的电压的时间。

S3、终端节点10将仿真所述若干电流换流站的电压的计算时间，与所述上一仿真步长中，仿真所述若干电流换流站的电流量的计算时间相加，得到电气计算时间。

具体的，对于仿真电力系统的电气部分，可以包括仿真电力系统中电流换流站的电流和电压，因此电气计算时间可以由仿真所述若干电流换流站的电压的计算时间，与上一仿真步长中，仿真所述若干电流换流站的电流量的计算时间相加得到。

S4、当所述电力系统的状态为正常时，终端节点10将所述电气计算时间作为仿真电气信号计算时间。

具体的，仿真电气信号计算时间可以表示终端节点10计算所需仿真的电力系统的部分网络的电气信息的时间。当电力系统的状态正常时，或当所需仿真的电力系统为正常状态的电力系统时，仿真所需的电气信号计算时间为上一仿真步长中，仿真电流换流站的电流量的计算时间，与仿真电流换流站的电压的计算时间的和值。

S5、当所述电力系统的状态为故障时，终端节点10确定解析并分解所述终端节点10的电导矩阵所需的时间，将所述电气计算时间与所述解析并分解所述终端节点10的电导矩阵所需的时间相加，所得到的结果作为仿真电气信号计算时间。

可以理解的是，当电力系统的状态故障时，或当所需仿真的电力系统为故障状态的电力系统时，需要求解终端节点10的电导矩阵，并对电导矩阵进行分解，因此仿真电气信号计算时间不仅仅包括电气计算时间，还包括解析并分解所述终端节点10的电导矩阵所需的时间。

本实施例提供的电力系统仿真步长时间的计算方法，终端节点10通过计算上一仿真步长中，仿真所述若干电流换流站的电流量的时间，计算仿真所述若干电流换流站的电压的时间，并通过分析所需仿真的电力系统是否状态正常，确定精确的仿真电气信号计算时间。

在本申请的一些实施例中，对上述实施例提到的终端节点10用于获取仿真信号通信时间的过程进行介绍，该过程可以包括：

S1、终端节点10确定所述终端节点10的CPU中各个核之间的通信时间。

可以理解的是，一个CPU内含有多个核，每个核均承担一部分计算任务，当CPU接收到数据处理任务时，CPU中各个核之间需要通信，因此产生了各个核之间的通信时间。

S2、终端节点10确定所述终端节点10的CPU与所述终端节点10的FPGA的通信时间。

可以理解的是，采用CPU—FPGA通信的方式可以实现电力系统中电力电子设备的精细化仿真，数据需要在CPU和FPGA之间通信，因此需要确定所述终端节点10的CPU与所述终端节点10的FPGA的通信时间。

S3、终端节点10确定所述终端节点10的FPGA与所述终端节点10的外接板卡的通信时间。

可以理解的是，数据在从CPU传输至FPGA之后中，FPGA会向终端节点10中的外接板卡传输数据，因此需要确定终端节点10的FPGA与所述终端节点10的外接板卡的通信时间

S4、终端节点10确定连接于所述终端节点10的路由器对网络传输的报文数据的单步长数据进行决策的时间。

具体的，在网络传输的过程中，路由器需要对网络传输的报文数据进行决策，对于每一仿真步长，路由器需要对网络传输的报文数据的单步长数据进行决策，因此需要确定连接于所述终端节点10的路由器对网络传输的报文数据的单步长数据进行决策的时间。

S5、终端节点10确定在所述路由器内，所述报文数据的单步长数据的数据交换时间。

具体的，在路由器报文决策之后，路由器需要对网络传输的报文数据进行数据交换，对于每一仿真步长，路由器需要对网络传输的报文数据的单步长数据进行数据交换，因此需要确定报文数据的单步长数据的数据交换时间。

S6、终端节点10确定在所述路由器内，所述报文数据的单步长数据的第一个切片数据的传输时间。

可以理解的是，单步长数据的第一个切片数据记录了所述单步长数据的整体信息，因此在每一仿真步长内，可以仅传输所述报文数据的单步长数据的第一个切片数据，因此需要确定报文数据的单步长数据的第一个切片数据的传输时间。

S7、终端节点10确定所述路由器内部数据通路的带宽。

具体的，路由器内部数据通路的带宽可以表示路由器内部传输数据快慢的能力，可以通过宽带测速测得。

S8、终端节点10计算信号通信时间。

具体的，终端节点10可以利用下式计算信号通信时间：

其中，t_core为所述终端节点10的CPU中各个核之间的通信时间，t_CPU-FPGA为所述终端节点的CPU与所述终端节点10的FPGA的通信时间，t_FPGA-card为所述终端节点10的FPGA与所述终端节点10的外接板卡的通信时间，t_r为所述路由器对网络传输的报文数据的单步长数据进行决策的时间，t_s为所述数据交换时间，t_w为所述传输时间，L_n为第n条报文数据的长度，W为所述路由器内部数据通路的带宽。

本实施例提供的电力系统仿真步长时间的计算方法，通过确定终端节点10的CPU中各个核之间的通信时间、终端节点10的FPGA与终端节点10的外接板卡的通信时间、网络传输中的报文决策时间、报文交换时间、报文传输时间以及路由器内部数据通路的带宽，计算得到精确的信号通信时间。

在本申请的一些实施例中，对上述实施例提到的终端节点10用于获取仿真抖动时间的过程进行介绍，该过程可以包括：

预先运行电力系统仿真程序，测量运行所述电力系统仿真程序过程中，除所述电力系统仿真程序之外的进程占用的时间，作为仿真抖动时间。

可以理解的是，不同的终端节点10仿真的电力系统中的部分网络不同，对于每一终端节点10均可以预先配备与终端节点10对应的电力系统仿真程序。由于在电力系统仿真程序运行中，终端节点10的其他进程会抢占终端节点10的资源，导致电力系统仿真程序的理论运行时间与实际运行时间不相等，从而产生仿真抖动，因此需要预先确定仿真抖动所产生的时间。

具体的，仿真抖动时间可以是固定的，因此可以在电力系统仿真工作前，预先运行电力系统仿真程序，将电力系统仿真程序实际运行时间，减去电力系统仿真程序理论运行时间，得到仿真抖动时间。

本实施例提供的电力系统仿真步长时间的计算方法，通过在仿真电力系统前，预先运行电力系统仿真程序，测量电力系统仿真程序实际运行时间与电力系统仿真程序理论运行时间的差值，得到精确的仿真抖动时间。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间可以根据需要进行组合，且相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种电力系统仿真步长时间的计算系统，其特征在于，包括：若干终端节点和系统处理器，所述终端节点之间通信相连，每个终端节点与所述系统处理器通信相连，各终端节点并行仿真电力系统；

所述终端节点，用于对于每一仿真步长，获取数字信号控制时间、仿真电气信号计算时间、信号通信时间、仿真抖动时间，当所述终端节点的中央处理器CPU为单核时，将所述数字信号控制时间、所述仿真电气信号计算时间、所述信号通信时间及所述仿真抖动时间相加，得到节点单步长仿真时间，将所述节点单步长仿真时间发送至所述系统处理器；

所述系统处理器，用于汇总各终端节点的节点单步长仿真时间，确定最长的节点单步长仿真时间为仿真所述电力系统的单步长仿真时间。

2.根据权利要求1所述的系统，其特征在于，所述终端节点还用于：

对于每一仿真步长，当所述终端节点的CPU为多核时，将所述数字信号控制时间与所述仿真电气信号计算时间中的最大值，与所述信号通信时间、所述仿真抖动时间相加，得到节点单步长仿真时间。

3.根据权利要求1或2所述的系统，其特征在于，所述各终端节点并行仿真电力系统，包括：每个终端节点仿真所述电力系统中的若干电流换流站，电流换流站之间通过电力线路连接，各终端节点仿真的电流换流站组成所述电力系统；

所述终端节点用于获取仿真电气信号计算时间的过程，包括：

确定上一仿真步长中，仿真所述若干电流换流站的电流量的计算时间；

确定仿真所述若干电流换流站的电压的计算时间；

将仿真所述若干电流换流站的电压的计算时间，与所述上一仿真步长中，仿真所述若干电流换流站的电流量的计算时间相加，得到电气计算时间；

当所述电力系统的状态为正常时，将所述电气计算时间作为仿真电气信号计算时间；

当所述电力系统的状态为故障时，确定解析并分解所述终端节点的电导矩阵所需的时间，将所述电气计算时间与所述解析并分解所述终端节点的电导矩阵所需的时间相加，所得到的结果作为仿真电气信号计算时间。

4.根据权利要求1或2所述的系统，其特征在于，所述终端节点用于获取信号通信时间的过程，包括：

确定所述终端节点的CPU中各个核之间的通信时间；

确定所述终端节点的CPU与所述终端节点的现场可编程门阵列FPGA的通信时间；

确定所述终端节点的FPGA与所述终端节点的外接板卡的通信时间；

确定连接于所述终端节点的路由器对网络传输的报文数据的单步长数据进行决策的时间；

确定在所述路由器内，所述报文数据的单步长数据的数据交换时间；

确定在所述路由器内，所述报文数据的单步长数据的第一个切片数据的传输时间；

确定所述路由器内部数据通路的带宽；

利用下式计算信号通信时间：

其中，t_core为所述终端节点的CPU中各个核之间的通信时间，t_CPU-FPGA为所述终端节点的CPU与所述终端节点的FPGA的通信时间，t_FPGA-card为所述终端节点的FPGA与所述终端节点的外接板卡的通信时间，t_r为所述路由器对网络传输的报文数据的单步长数据进行决策的时间，t_s为所述数据交换时间，t_w为所述传输时间，L_n为第n条报文数据的长度，W为所述路由器内部数据通路的带宽。

5.根据权利要求1或2所述的系统，其特征在于，所述终端节点用于获取仿真抖动时间的过程，包括：

预先运行电力系统仿真程序，测量运行所述电力系统仿真程序过程中，除所述电力系统仿真程序之外的进程占用的时间，作为仿真抖动时间。

6.一种电力系统仿真步长时间的计算方法，其特征在于，应用于终端节点，所述终端节点用于仿真如权利要求1所述的电力系统中的若干电流换流站；

该方法包括：

对于每一仿真步长：

获取数字信号控制时间；

获取仿真电气信号计算时间；

获取信号通信时间；

获取仿真抖动时间；

当本地CPU为单核时，将所述数字信号控制时间、所述仿真电气信号计算时间、所述信号通信时间及所述仿真抖动时间相加，得到节点单步长仿真时间；

将所述节点单步长仿真时间发送给系统处理器，以供所述系统处理器汇总各终端节点发送的单步长仿真时间，确定最长的节点单步长仿真时间为仿真电力系统的单步长仿真时间。

7.根据权利要求6所述的方法，其特征在于，还包括：

当本地CPU为多核时，对于每一仿真步长，当所述终端节点的CPU为多核时，将所述数字信号控制时间与所述仿真电气信号计算时间中的最大值，与所述信号通信时间、所述仿真抖动时间相加，得到节点单步长仿真时间。

8.根据权利要求6或7所述的方法，其特征在于，所述获取仿真电气信号计算时间，包括：

确定上一仿真步长中，仿真所述若干电流换流站的电流量的计算时间；

确定仿真所述若干电流换流站的电压的计算时间；

将仿真所述若干电流换流站的电压的计算时间，与所述上一仿真步长中，仿真所述若干电流换流站的电流量的计算时间相加，得到电气计算时间；

当所述电力系统的状态为正常时，将所述电气计算时间作为仿真电气信号计算时间；

当所述电力系统的状态为故障时，确定解析并分解所述终端节点的电导矩阵所需的时间，将所述电气计算时间与所述解析并分解所述终端节点的电导矩阵所需的时间相加，所得到的结果作为仿真电气信号计算时间。

9.根据权利要求6或7所述的方法，其特征在于，所述获取信号通信时间，包括：

确定所述终端节点的CPU中各个核之间的通信时间；

确定所述终端节点的CPU与所述终端节点的现场可编程门阵列FPGA的通信时间；

确定所述终端节点的FPGA与所述终端节点的外接板卡的通信时间；

确定连接于所述终端节点的路由器对网络传输的报文数据的单步长数据进行决策的时间；

确定在所述路由器内，所述报文数据的单步长数据的数据交换时间；

确定在所述路由器内，所述报文数据的单步长数据的第一个切片数据的传输时间；

确定所述路由器内部数据通路的带宽；

利用下式计算信号通信时间：

其中，t_core为所述终端节点的CPU中各个核之间的通信时间，t_CPU-FPGA为所述终端节点的CPU与所述终端节点的FPGA的通信时间，t_FPGA-card为所述终端节点的FPGA与所述终端节点的外接板卡的通信时间，t_r为所述路由器对网络传输的报文数据的单步长数据进行决策的时间，t_s为所述数据交换时间，t_w为所述传输时间，L_n为第n条报文数据的长度，W为所述路由器内部数据通路的带宽。

10.根据权利要求6或7所述的方法，其特征在于，所述获取仿真抖动时间，包括：

预先运行电力系统仿真程序，测量运行所述电力系统仿真程序过程中，除所述电力系统仿真程序之外的进程占用的时间，作为仿真抖动时间。

Images