CN114760662A - 一种低时延速率匹配方法、装置、电子设备及存储介质 - Google Patents
一种低时延速率匹配方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN114760662A CN114760662A CN202210442870.9A CN202210442870A CN114760662A CN 114760662 A CN114760662 A CN 114760662A CN 202210442870 A CN202210442870 A CN 202210442870A CN 114760662 A CN114760662 A CN 114760662A
- Authority
- CN
- China
- Prior art keywords
- data
- cycle
- rate matching
- communication data
- interleaving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W28/00—Network traffic management; Network resource management
- H04W28/16—Central resource management; Negotiation of resources or communication parameters, e.g. negotiating bandwidth or QoS [Quality of Service]
- H04W28/18—Negotiating wireless communication parameters
- H04W28/22—Negotiating communication rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W28/00—Network traffic management; Network resource management
- H04W28/02—Traffic management, e.g. flow control or congestion control
- H04W28/06—Optimizing the usage of the radio link, e.g. header compression, information sizing, discarding information
- H04W28/065—Optimizing the usage of the radio link, e.g. header compression, information sizing, discarding information using assembly or disassembly of packets
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明提供一种低时延速率匹配方法、装置、电子设备及存储介质,方法包括:对通信数据进行数据预分组得到分组通信数据;以分组通信数据中的初始数据为起始数据,对分组通信数据进行交织循环处理,得到多个循环抽取数据,以根据所述多个循环抽取数据实现速率匹配输出;其中,所述交织循环包含多次偏移循环。通过将通信数据分割为n×n的数据流块,然后通过包含多次偏移循环的交织循环来完成交织,其可以实现预分组之后的通信数据以n个数据并行输入,在交织完成后,n个数据并行输出,大大降低了处理时延,并相比简单的并行处理算法,可以适应多种不同调制方式下的速率匹配功能,具有更高的资源利用率。
Description
技术领域
本发明涉及信息处理技术领域,尤其涉及一种低时延速率匹配方法、装置、电子设备及存储介质。
背景技术
随着通信技术的发展,对于5G提出了毫秒级的端到端时延要求,理想情况下5G的端到端时延为1ms,典型端到端时延为5-10ms左右。我们目前使用的4G网络,端到端理想时延是10ms左右,LTE的端到端典型时延是50-100ms,这意味着5G需要将端到端时延缩短为4G的十分之一。
在这样的情况下,5G将面临大带宽低时延等挑战,对于速率匹配模块来说就要面临数据量更大,但处理延迟需要更低的要求。传统的速率匹配算法将受到的数据先使用存储器缓存下来,然后根据交织的位置通过跳地址来完成交织,之后写入循环buffer并插入NULL bit完成速率匹配,这样处理在数据量提高后将会带来很大的处理延迟。
因此如何更好的实现低时延速率匹配已经成为业界亟待解决的问题。
发明内容
本发明提供一种低时延速率匹配方法、装置、电子设备及存储介质,用以解决现有技术中完成速率匹配时,在数据量提高后将会带来很大的处理延迟的缺陷,实现低时延速率匹配。
根据本发明提供的一种低时延速率匹配方法,包括:
对通信数据进行数据预分组得到分组通信数据;
以分组通信数据中的初始数据为起始数据,对分组通信数据进行交织循环处理,得到多个循环抽取数据,以根据所述多个循环抽取数据实现速率匹配输出;
其中,所述交织循环包含多次偏移循环。
根据本发明提供的一种低时延速率匹配方法,所述对通信数据进行数据预分组得到多组分组通信数据的步骤,具体为:
将通信数据分为n组,然后将分组后的每组通信数据分为n个数据比特,得到n×n的数据流块,从而得到分组通信数据;
其中,n是根据所述通信数据的时延要求和资源要求确定的。
根据本发明提供的一种低时延速率匹配方法,所述根据分组通信数据中的初始数据为起始数据,按照预设间隔对分组通信数据进行交织循环处理,得到多个循环抽取数据的步骤,具体包括:
根据预设交织循环次数和分组通信数据的分组数,确定交织循环中的偏移循环目标次数和偏移循环选取数据数目;
根据偏移循环选取数据数目进行多次偏移循环,当满足第一预设条件时,完成一次交织循环;
重复执行交织循环,直至满足第二预设条件,得到多个循环抽取数据;
其中,所述第一预设条件是指进行偏移循环的次数达到偏移循环目标次数;
其中,所述第二预设条件是指交织循环的次数达到预设偏移循环次数。
根据本发明提供的一种低时延速率匹配方法,所述根据偏移循环选取数据数目进行多次偏移循环的步骤,具体包括:
从起始数据开始,每间隔m个数据比特进行一次抽取数据,得到偏移循环选取数据数目的抽取数据,完成一次偏移循环,然后进行多次偏移循环;
其中,m为预设交织循环次数。
根据本发明提供的一种低时延速率匹配方法,在所述对分组通信数据进行交织循环处理,得到多个循环抽取数据的步骤之后,所述方法还包括:
在得到多个循环抽取数据之后,所述分组通信数据中仍存在残留数据流块的情况下,将所述残留数据流块按照移位比特个数进行平移;
其中,所述移位比特个数是根据循环抽取数据的总长度确定的。
根据本发明提供的一种低时延速率匹配方法,所述根据所述多个循环抽取数据实现速率匹配输出的步骤,具体包括:
将所述多个循环抽取数据输入循环缓存器,以根据预设循环缓存器的长度循环写入循环缓存器;
从所述循环缓存器读取数据时,通过读取到NULL bit所对应的地址时暂停数据读取,而输出NULL bit的方式来插入NULL bit,实现速率匹配输出。
本发明还提供一种低时延速率匹配装置,包括:
分组模块,用于对通信数据进行数据预分组得到分组通信数据;
匹配模块,用于以分组通信数据中的初始数据为起始数据,对分组通信数据进行交织循环处理,得到多个循环抽取数据,以根据所述多个循环抽取数据实现速率匹配输出;
其中,所述交织循环包含多次偏移循环。
本发明还提供一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现如上述任一种所述低时延速率匹配方法的步骤。
本发明还提供一种非暂态计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现如上述任一种所述低时延速率匹配方法的步骤。
本发明提供的一种低时延速率匹配方法、装置、电子设备及存储介质,通过将通信数据分割为n×n的数据流块,然后通过包含多次偏移循环的交织循环来完成交织,其可以实现预分组之后的通信数据以n个数据并行输入,在交织完成后,n个数据并行输出,大大降低了处理时延,并相比简单的并行处理算法,可以适应多种不同调制方式下的速率匹配功能,具有更高的资源利用率。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明提供的低时延速率匹配方法的流程示意图;
图2为本发明提供的交织循环的示意图之一;
图3为本发明提供的交织循环的示意图之二;
图4为本发明提供的解速率匹配流程示意图;
图5为本发明提供的低时延速率匹配装置结构示意图;
图6为本发明提供的电子设备实体结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面结合图1-图4对本发明的低时延速率匹配方法进行描述
图1是本发明提供的低时延速率匹配方法的流程示意图,如图1所示,包括:
步骤S1,对通信数据进行数据预分组得到分组通信数据;
具体的,本发明实施例中所描述的数据预分组具体为,首先将通信数据分为n组,n的个数根据对通信数据时延要求以及通信数据资源的要求设定,当时延要求越低则n越大,当资源消耗约低则n越小,n的具体数值可以预先输入。
数据依次写入不同分组,每组数据包含n个数据比特,每次只写入一个数据,写完后回到第一个分组,再继续数据写入,直到所有数据写入完成,得到分组通信数据。
步骤S2,以分组通信数据中的初始数据为起始数据,对分组通信数据进行交织循环处理,得到多个循环抽取数据,根据所述多个循环抽取数据实现速率匹配输出;
其中,所述交织循环包含多次偏移循环。
具体的,本发明实施例中所描述的初始数据具体可以是指分组通信数据中的第一组的第一个数据流块,也可以是分组通信数据中任意指定的一个数据流流块。
本发明实施例中所描述的对分组通信数据进行交织循环处理具体为,首先确定交织循环的次数,然后按照该次数来执行交织循环,每次交织循环由多次偏移循环组成,而偏移循环每次选取的数据流块的数目具体为loop_r=floor(n*n/m)+1个,n为分组通信数据的组数,m为预设交织循环次数。
在确定偏移循环每次选取的数据流块的数目后,根据其计算每次交织循环所包含的偏移循环的次数为m/loop_r,而每次偏移循环只读取一次数据。
按照上述的偏移循环每次选取的数据流块的数目和每次交织循环所包含的偏移循环的次数进行交织循环处理,得到多个循环抽取数据,将所述多个循环抽取数据输入循环缓存器,以根据预设循环缓存器的长度循环写入循环缓存器;
从所述循环缓存器读取数据时,通过读取到NULL bit所对应的地址时暂停数据读取,而输出NULL bit的方式来插入NULL bit,实现速率匹配输出。
本发明实施例通过将通信数据分割为n×n的数据流块,然后通过包含多次偏移循环的交织循环来完成交织,其可以实现预分组之后的通信数据以n个数据并行输入,在交织完成后,n个数据并行输出,大大降低了处理时延,并相比简单的并行处理算法,可以适应多种不同调制方式下的速率匹配功能,具有更高的资源利用率。
在上述实施例的基础上,所述对通信数据进行数据预分组得到多组分组通信数据的步骤,具体为:
将通信数据分为n组,然后将分组后的每组通信数据分为n个数据比特,得到n×n的数据流块,从而得到分组通信数据;
其中,n是根据所述通信数据的时延要求和资源要求确定的。
具体的,首先将通信数据分为n组,n的个数根据对通信数据时延要求以及通信数据资源的要求设定,当时延要求越低则n越大,当资源消耗约低则n越小,n的具体数值可以预先输入。
数据依次写入不同分组,每组数据包含n个数据比特,每次只写入一个数据,写完后回到第一个分组,再继续数据写入,直到所有数据写入完成,得到分组通信数据。
本发明实施例首先将通讯数据进行分组,便于后续进行交织处理。
在上述实施例的基础上,所述根据分组通信数据中的初始数据为起始数据,按照预设间隔对分组通信数据进行交织循环处理,得到多个循环抽取数据的步骤,具体包括:
根据预设交织循环次数和分组通信数据的分组数,确定交织循环中偏移循环的偏移循环目标次数和偏移循环选取数据数目;
根据偏移循环选取数据数目进行多次偏移循环,当满足第一预设条件时,完成一次交织循环;
重复执行交织循环,直至满足第二预设条件,得到多个循环抽取数据;
其中,所述第一预设条件是指进行偏移循环的次数达到偏移循环目标次数;
其中,所述第二预设条件是指交织循环的次数达到预设偏移循环次数。
所述根据偏移循环选取数据数目进行多次偏移循环的步骤,具体包括:
从起始数据开始,每间隔m个数据比特进行一次抽取数据,得到偏移循环选取数据数目的抽取数据,完成一次偏移循环,然后进行多次偏移循环;
其中,m为预设交织循环次数。
具体的,本发明实施例中,每次交织循环由多次偏移循环组成,而偏移循环每次选取的数据流块的数目具体为loop_r=floor(n*n/m)+1个,n为分组通信数据的组数,m为预设交织循环次数。
在确定偏移循环每次选取的数据流块的数目后,根据其计算每次交织循环所包含的偏移循环的次数为m/loop_r,而每次偏移循环只读取一次数据。
本发明实施例中偏移循环每次选取的数据流块的数目是指在一次偏移循环中,所抓取的数据流块的数目。
本发明实施例中所描述的预设交织循环次数是根据调制等级确定,取值为1/2/4/6/8,也可以是根据需求自行设定。
图2为本发明提供的交织循环的示意图之一,图3为本发明提供的交织循环的示意图之二,如图2和图3所示,将从每个预分组读取的数据依次编号为1,2,3……n*n。并以1开始,间隔m抽取数据,上图描述的此次选取的四个数据位置分别为S1=1;S2=n+2;S3=2*n+3;以此类推,其应该满足S1+m-1=S2;S2+m-1=S3;以此类推直至本次数据抽取完成,共计loop_r个数据。第二次偏移循环选取时,以2开始,间隔m抽取数据,上图描述的此次选取的四个数据位置分别为S1=2;S2=n+2;S3=2*n+3,以此类推,其应该满足S1+m-1=S2;S2+m-1=S3;以此类推直至本次数据抽取完成,共计loop_r个数据。之后每次交织循环期间由循环衔接移位模块控制数据输出循环,保证每次交织在非整数倍情况下的数据衔接,其移位bit个数为mod(E/m,n),E为输入数据总长度,mod()表示数据E/m模n。这样可以保证经过预分组之后的数据以n个数据并行输入,并且经过自适应交织模块后的数据也以n个并行输出,大大降低了处理时延。
在上述实施例的基础上,在所述对分组通信数据进行交织循环处理,得到多个循环抽取数据的步骤之后,所述方法还包括:
在得到多个循环抽取数据之后,所述分组通信数据中仍存在残留数据流块的情况下,将所述残留数据流块按照移位比特个数进行平移;
其中,所述移位比特个数是根据循环抽取数据的总长度确定的。
具体的,在后续的交织循环期间,若检测到在完成交织循环后,分组通信数据中仍存在残留数据流块未被抽取到,则对其按照移位比特个数进行平移,以使其可以在下次交织循环中被抽取。
该位移比特个数具体为mod(E/m,n),E为循环抽取数据的总长度,mod()表示数据E/m模n。
本发明实施例可以保证经过预分组之后的数据以n个数据并行输入,并且经过自适应交织模块后的数据也以n个并行输出,大大降低了处理时延。
在上述实施例的基础上,所述根据所述多个循环抽取数据实现速率匹配输出的步骤,具体包括:
将所述多个循环抽取数据输入循环缓存器,以根据预设循环缓存器的长度循环写入循环缓存器;
从所述循环缓存器读取数据时,通过读取到NULL bit所对应的地址时暂停数据读取,而输出NULL bit的方式来插入NULL bit,实现速率匹配输出。
具体的,在得到多个循环抽取数据之后经过循环buffer写入模块,数据根据设置的循环buffer长度循环写入缓存。,最后通过速率匹配输出模块输出,该模块无需缓存空间,而是在从循环buffer读取数据时通过读取到NULL bit所对应的地址时暂停数据读取,而输出NULL bit的方式来插入NULL bit。
该模块相比传统方式可以将处理时延降低n倍,并相比简单的并行处理算法,资源消耗降低5倍。
图4为本发明提供的解速率匹配流程示意图,如图4所示,其包括数据预处理部分。自适应交织部分、buffer写入部分和速率匹配输出部分;数据预分组,其先将数据分为n组,n的个数根据对时延要求以及资源要求设定,时延要求越低则n越大,资源消耗约低则n越小,将收到的数据依次写入不同分组,每次只写入一个数据,写完后回到分组1再继续数据写入,直到所有数据写入完成。
自适应交织,数据进入自适应交织模块,根据数据调制方式,交织循环次数m取值与调制等级一致,取值1/2/4/6/8,由交织循环控制器控制。每次交织循环内由多次偏移循环组成,从数据预分组的每路各读取n个数据,可选取的数据个数为loop_r=floor(n*n/m)+1个,偏移循环控制器选取数据初始地址为1,下一个数据地址为上一个数据地址加m。每次偏移循环次数为m/loop_r,该过程由循环偏移控制器控制。每次偏移循环只读取一次数据。之后每次交织循环期间由循环衔接移位模块控制数据输出循环,保证每次交织在非整数倍情况下的数据衔接,其移位bit个数为mod(E/m,n),E为输入数据总长度,mod()表示数据E/m模n。这样可以保证经过预分组之后的数据以n个数据并行输入,并且经过自适应交织模块后的数据也以n个并行输出,大大降低了处理时延。
循环buffer写入,数据之后经过循环buffer写入模块,数据根据设置的循环buffer长度循环写入缓存。
速率匹配输出,最后通过速率匹配输出模块输出,该模块无需缓存空间,而是在从循环buffer读取数据时通过读取到NULL bit所对应的地址时暂停数据读取,而输出NULLbit的方式来插入NULL bit。
下面对本发明提供的低时延速率匹配装置进行描述,下文描述的低时延速率匹配方法与上文描述的低时延速率匹配方法可相互对应参照。
图5为本发明提供的低时延速率匹配装置结构示意图,如图5所示,包括:分组模块510和匹配模块520;其中,分组模块510用于对通信数据进行数据预分组得到分组通信数据;其中,匹配模块520用于以分组通信数据中的初始数据为起始数据,对分组通信数据进行交织循环处理,得到多个循环抽取数据,以根据所述多个循环抽取数据实现速率匹配输出;其中,所述交织循环包含多次偏移循环。
本发明实施例提供的装置是用于执行上述各方法实施例的,具体流程和详细内容请参照上述实施例,此处不再赘述。
本发明实施例通过将通信数据分割为n×n的数据流块,然后通过包含多次偏移循环的交织循环来完成交织,其可以实现预分组之后的通信数据以n个数据并行输入,在交织完成后,n个数据并行输出,大大降低了处理时延,并相比简单的并行处理算法,可以适应多种不同调制方式下的速率匹配功能,具有更高的资源利用率。
图6为本发明提供的电子设备实体结构示意图,如图6所示,该电子设备可以包括:处理器(processor)610、通信接口(Communications Interface)620、存储器(memory)630和通信总线640,其中,处理器610,通信接口620,存储器630通过通信总线640完成相互间的通信。处理器610可以调用存储器630中的逻辑指令,以执行低时延速率匹配方法,该方法包括:对通信数据进行数据预分组得到分组通信数据;以分组通信数据中的初始数据为起始数据,对分组通信数据进行交织循环处理,得到多个循环抽取数据,根据所述多个循环抽取数据实现速率匹配输出;其中,所述交织循环包含多次偏移循环。
此外,上述的存储器630中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面,本发明还提供一种计算机程序产品,所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序,所述计算机程序包括程序指令,当所述程序指令被计算机执行时,计算机能够执行上述各方法所提供的低时延速率匹配方法,该方法包括:对通信数据进行数据预分组得到分组通信数据;以分组通信数据中的初始数据为起始数据,对分组通信数据进行交织循环处理,得到多个循环抽取数据,根据所述多个循环抽取数据实现速率匹配输出;其中,所述交织循环包含多次偏移循环。
又一方面,本发明还提供一种非暂态计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现以执行上述各实施例提供的低时延速率匹配方法,该方法包括:对通信数据进行数据预分组得到分组通信数据;以分组通信数据中的初始数据为起始数据,对分组通信数据进行交织循环处理,得到多个循环抽取数据,根据所述多个循环抽取数据实现速率匹配输出;其中,所述交织循环包含多次偏移循环。
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (9)
1.一种低时延速率匹配方法,其特征在于,包括:
对通信数据进行数据预分组得到分组通信数据;
以分组通信数据中的初始数据为起始数据,对分组通信数据进行交织循环处理,得到多个循环抽取数据,根据所述多个循环抽取数据实现速率匹配输出;
其中,所述交织循环包含多次偏移循环。
2.根据权利要求1所述低时延速率匹配方法,其特征在于,所述对通信数据进行数据预分组得到多组分组通信数据的步骤,具体为:
将通信数据分为n组,然后将分组后的每组通信数据分为n个数据比特,得到n×n的数据流块,从而得到分组通信数据;
其中,n是根据所述通信数据的时延要求和资源要求确定的。
3.根据权利要求2所述低时延速率匹配方法,其特征在于,所述根据分组通信数据中的初始数据为起始数据,按照预设间隔对分组通信数据进行交织循环处理,得到多个循环抽取数据的步骤,具体包括:
根据预设交织循环次数和分组通信数据的分组数,确定交织循环中偏移循环的偏移循环目标次数和偏移循环选取数据数目;
根据偏移循环选取数据数目进行多次偏移循环,当满足第一预设条件时,完成一次交织循环;
重复执行交织循环,直至满足第二预设条件,得到多个循环抽取数据;
其中,所述第一预设条件是指进行偏移循环的次数达到偏移循环目标次数;
其中,所述第二预设条件是指交织循环的次数达到预设偏移循环次数。
4.根据权利要求3所述低时延速率匹配方法,其特征在于,所述根据偏移循环选取数据数目进行多次偏移循环的步骤,具体包括:
从起始数据开始,每间隔m个数据比特进行一次抽取数据,得到偏移循环选取数据数目的抽取数据,完成一次偏移循环,然后进行多次偏移循环;
其中,m为预设交织循环次数。
5.根据权利要求1所述低时延速率匹配方法,其特征在于,在所述对分组通信数据进行交织循环处理,得到多个循环抽取数据的步骤之后,所述方法还包括:
在得到多个循环抽取数据之后,所述分组通信数据中仍存在残留数据流块的情况下,将所述残留数据流块按照移位比特个数进行平移;
其中,所述移位比特个数是根据循环抽取数据的总长度确定的。
6.根据权利要求1所述低时延速率匹配方法,其特征在于,所述根据所述多个循环抽取数据实现速率匹配输出的步骤,具体包括:
将所述多个循环抽取数据输入循环缓存器,以根据预设循环缓存器的长度循环写入循环缓存器;
从所述循环缓存器读取数据时,通过读取到NULL bit所对应的地址时暂停数据读取,而输出NULL bit的方式来插入NULL bit,实现速率匹配输出。
7.一种低时延速率匹配装置,其特征在于,包括:
分组模块,用于对通信数据进行数据预分组得到分组通信数据;
匹配模块,用于以分组通信数据中的初始数据为起始数据,对分组通信数据进行交织循环处理,得到多个循环抽取数据,以根据所述多个循环抽取数据实现速率匹配输出;
其中,所述交织循环包含多次偏移循环。
8.一种电子设备,包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现如权利要求1至6任一项所述低时延速率匹配方法的步骤。
9.一种非暂态计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至6任一项所述低时延速率匹配方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210442870.9A CN114760662A (zh) | 2022-04-25 | 2022-04-25 | 一种低时延速率匹配方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210442870.9A CN114760662A (zh) | 2022-04-25 | 2022-04-25 | 一种低时延速率匹配方法、装置、电子设备及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114760662A true CN114760662A (zh) | 2022-07-15 |
Family
ID=82332281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210442870.9A Pending CN114760662A (zh) | 2022-04-25 | 2022-04-25 | 一种低时延速率匹配方法、装置、电子设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114760662A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117354256A (zh) * | 2023-12-05 | 2024-01-05 | 鹏城实验室 | 速率匹配方法、装置、设备及存储介质 |
-
2022
- 2022-04-25 CN CN202210442870.9A patent/CN114760662A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117354256A (zh) * | 2023-12-05 | 2024-01-05 | 鹏城实验室 | 速率匹配方法、装置、设备及存储介质 |
CN117354256B (zh) * | 2023-12-05 | 2024-03-19 | 鹏城实验室 | 速率匹配方法、装置、设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bauer et al. | Distributed computation of persistent homology | |
CN111542839B (zh) | 一种反卷积神经网络的硬件加速方法、装置和电子设备 | |
CN107766935B (zh) | 多层人造神经网络 | |
CN106657197A (zh) | 文件上传的方法和装置 | |
CN109992541A (zh) | 一种数据搬运方法、相关产品及计算机存储介质 | |
CN109993273B (zh) | 卷积神经网络的卷积实现方法及相关产品 | |
CN106537858B (zh) | 一种队列管理的方法和装置 | |
CN114760662A (zh) | 一种低时延速率匹配方法、装置、电子设备及存储介质 | |
CN109461119A (zh) | 卷积神经网络fpga加速中的图像填充方法及装置 | |
CN110780921A (zh) | 数据处理方法和装置、存储介质及电子装置 | |
EP3671424A1 (en) | Method and apparatus for accessing tensor data | |
WO2021232843A1 (zh) | 图像数据存储方法、图像数据处理方法、系统及相关装置 | |
CN112069460A (zh) | 数据处理方法、装置以及电子设备 | |
CN110276096A (zh) | 提高深度学习模型预测能力的方法、电子设备和存储介质 | |
CN106849956A (zh) | 压缩方法、解压缩方法、装置和数据处理系统 | |
CN109902821A (zh) | 一种数据处理方法、装置及相关组件 | |
CN109800074A (zh) | 任务数据并发执行方法、装置以及电子设备 | |
CN107894957B (zh) | 面向卷积神经网络的存储器数据访问与插零方法及装置 | |
CN110109913B (zh) | 一种zerocash挖矿算法的硬件实现方法及装置 | |
CN105335747B (zh) | 一种数据处理方法及电子设备 | |
CN113204372B (zh) | 存储受限型哈希算法的加速装置及方法 | |
CN115346099A (zh) | 基于加速器芯片的图像卷积方法、芯片、设备及介质 | |
CN111475304B (zh) | 一种特征提取加速方法及系统 | |
CN114662689A (zh) | 一种神经网络的剪枝方法、装置、设备及介质 | |
CN112261023A (zh) | 一种卷积神经网络的数据传输方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |