CN114756189A - 显示数据处理方法、装置、显示驱动芯片和显示设备 - Google Patents
显示数据处理方法、装置、显示驱动芯片和显示设备 Download PDFInfo
- Publication number
- CN114756189A CN114756189A CN202210451964.2A CN202210451964A CN114756189A CN 114756189 A CN114756189 A CN 114756189A CN 202210451964 A CN202210451964 A CN 202210451964A CN 114756189 A CN114756189 A CN 114756189A
- Authority
- CN
- China
- Prior art keywords
- display
- data
- signal
- time sequence
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1407—General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本申请涉及一种显示数据处理方法、装置、显示驱动芯片、显示设备和计算机可读存储介质,包括:获取待显示图像的显示数据流并进行解析,得到第一显示时序信号与显示数据;对第一显示时序信号进行数据处理,得到第二显示时序信号;第二显示时序信号的垂直空白时间小于第一显示时序信号的垂直空白时间;根据第一显示时序信号与第二显示时序信号进行分析,得到数据读取参数;根据数据读取参数读取显示数据,并对读取的显示数据进行缩放处理,得到目标显示数据,通过增加每帧显示数据的帧有效数据时间,在不改变驱动芯片硬件架构的前提下,解决将低分辨率的图像放大至显示屏固定分辨率进行显示时,数据量增加造成的显示错乱或丢失显示数据的问题。
Description
技术领域
本申请涉及图像显示技术领域,特别是涉及一种显示数据处理方法、装置、显示驱动芯片、显示设备和计算机可读存储介质。
背景技术
随着智能化时代的到来,智能手机或终端的普及率越来越高。与此同时,为了满足不同用户群体的需求,在同一分辨率的显示屏幕上需要具备设置不同显示分辨率进行视频图像显示的功能。视力好的年轻群体可能偏向于将显示分辨率调高,以显示更高清的图像,而年龄大偏大的群体可能需要将字体与图标放大,设置为低显示分辨率。
为了在同一分辨率的显示屏幕上显示不同分辨率的图像,LCD(Liquid CrystalDisplay,液晶显示屏)/OLED(Organic Light-Emitting Diode,有机发光二极管)的显示驱动芯片需要支持图片缩放功能,将手机发送来的不同分辨率的显示数据处理成适应显示屏固定分辨率的数据。但在将低分辨率的图像放大至显示屏固定分辨率进行显示时,由于放大显示数据量会大大增加。当显示数据量超出显示驱动芯片实时同步处理数据的性能极限时,会导致显示错乱或丢失显示数据的问题。
发明内容
基于此,有必要针对上述将低分辨率的图像放大至显示屏固定分辨率进行显示时,数据量增加造成的显示错乱或丢失显示数据的问题,提供一种显示数据处理方法、装置、显示驱动芯片、显示设备和计算机可读存储介质。
第一方面,本申请提供了一种显示数据处理方法,所述方法包括:
获取待显示图像的显示数据流,并将所述显示数据流进行解析,得到第一显示时序信号与显示数据;其中,所述第一显示时序信号包括垂直空白时间与帧有效数据时间;
对所述第一显示时序信号进行数据处理,得到第二显示时序信号;所述第二显示时序信号的垂直空白时间小于所述第一显示时序信号的垂直空白时间;
根据所述第一显示时序信号与所述第二显示时序信号进行分析,得到数据读取参数;
根据所述数据读取参数读取所述显示数据,并对读取的显示数据进行缩放处理,得到目标显示数据。
在其中一个实施例中,所述第一显示时序信号包括第一垂直同步信号、第一水平同步信号和第一显示使能信号,所述对所述第一显示时序信号进行数据处理,得到第二显示时序信号包括:
对所述第一垂直同步信号、所述第一水平同步信号和所述第一显示使能信号进行分析,得到所述第一显示时序信号的垂直空白时间;
根据所述第一显示时序信号的垂直空白时间与预设时间参数对所述第一显示时序信号进行时序调整,得到第二显示时序信号。
在其中一个实施例中,所述根据所述第一显示时序信号的垂直空白时间与预设时间参数对所述第一显示时序信号进行时序调整,得到第二显示时序信号包括:
根据所述第一显示时序信号的垂直空白时间对所述第一垂直同步信号进行时序调整,得到第二垂直同步信号;
根据所述预设时间参数对所述第一显示使能信号进行时序调整,得到第二显示使能信号;
基于所述第二垂直同步信号与所述第二显示使能信号得到所述第二显示时序信号。
在其中一个实施例中,所述帧有效数据时间包括水平空白时间,所述数据读取参数包括首行读取延迟时间与读取时间间隔;所述根据所述第一显示时序信号与所述第二显示时序信号进行分析,得到数据读取参数,包括:
根据所述第一显示时序信号的第一垂直同步信号与所述第二显示时序信号的第二垂直同步信号的差值,得到所述首行读取延迟时间;
根据所述第一显示时序信号的水平空白时间得到所述读取时间间隔。
在其中一个实施例中,所述根据所述数据读取参数读取所述显示数据,并对读取的显示数据进行缩放处理,得到目标显示数据,包括:
按照所述首行读取延迟时间与所述读取时间间隔按行读取所述显示数据;
对读取的每行显示数据进行缩放处理,得到所述目标显示数据。
在其中一个实施例中,上述显示数据处理方法还包括:
根据所述第二显示时序信号与所述目标显示数据对所述待显示图像进行显示。
第二方面,本申请还提供了一种显示数据处理装置。所述装置包括:
数据获取模块,用于获取待显示图像的显示数据流,并将所述显示数据流进行解析,得到第一显示时序信号与显示数据;其中,所述第一显示时序信号包括垂直空白时间与帧有效数据时间;
数据处理模块,用于对所述第一显示时序信号进行数据处理,得到第二显示时序信号;所述第二显示时序信号的垂直空白时间小于所述第一显示时序信号的垂直空白时间;还用于根据所述第一显示时序信号与所述第二显示时序信号进行分析,得到数据读取参数;
数据缩放模块,用于根据所述数据读取参数读取所述显示数据,并对读取的显示数据进行缩放处理,得到目标显示数据。
第三方面,本申请还提供了一种计算机可读存储介质。所述计算机可读存储介质,其上存储有计算机程序,所述计算机程序被执行时实现上述的方法的步骤。
第四方面,本申请还提供了一种显示驱动芯片。所述显示驱动芯片包括先进先出模块、数据处理模块与缩放模块,所述先进先出模块连接所述数据处理模块与所述缩放模块,所述数据处理模块连接所述缩放模块;
所述先进先出模块用于获取待显示图像的显示数据流,并将所述显示数据流进行解析,得到第一显示时序信号与显示数据,并将所述第一显示时序信号发送至所述数据处理模块;其中,所述第一显示时序信号包括垂直空白时间与帧有效数据时间;
所述数据处理模块对所述第一显示时序信号进行数据处理,得到第二显示时序信号;所述第二显示时序信号的垂直空白时间小于所述第一显示时序信号的垂直空白时间;所述数据处理模块再根据所述第一显示时序信号与所述第二显示时序信号进行分析,得到数据读取参数并发送至所述缩放模块;
所述缩放模块用于根据所述读取参数从所述先进先出模块中读取所述显示数据,并对读取的显示数据进行缩放处理,得到目标显示数据。
第五方面,本申请还提供了一种显示设备。所述显示设备包括显示屏和上述的显示驱动芯片,所述显示驱动芯片连接所述显示屏。
上述显示数据处理方法、装置、显示驱动芯片、显示设备和计算机可读存储介质,在对待显示图像的显示数据流进行解析得到第一显示时序信号与显示数据之后,将第一显示时序信号的垂直空白时间进行缩减得到第二显示时序信号,再对应生成读取参数用于读取显示数据进行缩放处理,输出目标显示数据,可增加每帧显示数据中的帧有效数据时间,在不改变显示驱动芯片硬件架构的前提下,解决了将低分辨率的图像放大至显示屏固定分辨率进行显示时,数据量增加造成的显示错乱或丢失显示数据的问题。
附图说明
图1为一个实施例中显示数据处理方法的应用环境图;
图2为一个实施例中显示数据处理方法的流程示意图;
图3为一个实施例中一帧显示时序信号的时序示意图;
图4为一个实施例中一行显示时序信号的时序示意图;
图5为一个实施例中第二显示时序信号获取步骤的流程示意图;
图6为另一个实施例中第二显示时序信号获取步骤的流程示意图;
图7为一个实施例中读取参数获取步骤的流程示意图;
图8为一个实施例中按读取参数获取显示数据进行缩放处理步骤的流程示意图;
图9为一个实施例中显示数据处理装置的结构框图;
图10为一个实施例中显示驱动芯片的结构框图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
本申请实施例提供的显示数据处理方法,可以应用于显示分辨率可设置的终端10的如图1所示的应用环境中。其中,终端10的显示设备102与主控制器104连接进行通信,并从主控制器104获取待显示图像的显示数据流进行显示。但当终端10将其显示设备102从高显示分辨率切换为低显示分辨率时,其主控制器104输出的每帧显示数据中,由于数据量减少,垂直空白时间会增加,帧有效数据时间会减小。但显示设备102仍需将低分辨率的图像放大至显示屏固定分辨率进行显示,由于放大处理,显示数据量会大大增加。当放大倍数超过一定程度,显示数据量超出显示设备102实时同步处理主控制器104输出的显示数据的性能极限时,会导致显示错乱或丢失显示数据的问题。
基于此,本申请提供了一种显示数据处理方法,显示设备102获取主控制器104发送的待显示图像的显示数据流,并将显示数据流进行解析,得到第一显示时序信号与显示数据;其中,第一显示时序信号由垂直空白时间与帧有效数据时间组成;对第一显示时序信号进行数据处理,得到第二显示时序信号;第二显示时序信号的垂直空白时间小于第一显示时序信号的垂直空白时间;根据第一显示时序信号与第二显示时序信号进行分析,得到数据读取参数;根据数据读取参数读取显示数据,并对读取的显示数据进行缩放处理,得到目标显示数据。其中,终端10可以但不限于是各种个人计算机、笔记本电脑、智能手机、平板电脑、物联网设备和便携式可穿戴设备,物联网设备可为智能电视与智能车载设备等。便携式可穿戴设备可为智能手表、智能手环、头戴设备等。
在一个实施例中,如图2所示,提供了一种显示数据处理方法,以该方法应用于图1中的显示设备102为例进行说明,包括以下步骤202至步骤208,其中:
步骤202:获取待显示图像的显示数据流,并将显示数据流进行解析,得到第一显示时序信号与显示数据;第一显示时序信号包括垂直空白时间与帧有效数据时间。
待显示图像为终端的显示设备中需要显示的图像,可以是图片或影像数据。待显示图像可以是由终端的主控制器生成显示数据流,发送至显示设备进行解析得到显示时序信号与显示数据后进行显示。其中,如图3与图4所示,待显示图像由一帧帧的显示数据组成,受一帧帧的时序显示信号控制在显示屏上实现显示。每帧显示时序信号由垂直空白时间与帧有效数据时间组成,每帧显示时序信号中的帧有效数据时间又由行有效数据时间与水平空白时间组成。
显示数据为待显示图像对应显示屏上的像素点数据,每个像素点数据由红、绿、蓝(RGB)颜色分量组成,每个颜色分量8位共24位二进制信号。
显示时序信号为控制显示数据在显示屏的像素点上进行显示的控制信号,可包括垂直同步信号VSYNC、水平同步信号HSYNC和显示使能信号DE,还可包括像素时钟信号PCLK。垂直同步信号VSYNC用于表示一帧像素点数据的传输结束,每传输完成一帧像素点数据,垂直同步信号VSYNC发生电平跳变。水平同步信号HSYNC用于表示一行像素点数据的传输结束,每传输完成一行像素点数据,水平同步信号HSYNC发生电平跳变。显示使能信号DE用于表示数据的有效性,当DE信号为高电平时,RGB输入的像素点数据有效。像素时钟信号PCLK为同步时钟,在该同步时钟的驱动下,每个时钟传输一个RGB像素点数据。
具体地,主控制器在接收到终端从高显示分辨率切换为低显示分辨率时的待显示图像的显示数据流后,将待显示图像的显示数据流输入至显示设备的先入先出(First InFirst Out,FIFO)模块。FIFO模块获取到待显示图像的显示数据流后,先对显示数据流进行解码处理,得到第一显示时序信号与显示数据。并将显示数据按行存入FIFO模块的缓存空间,等待缩放模块读取。还将第一显示时序信号输出至数据处理模块,以使数据处理模块对第一显示时序信号进行时序调整。其中,FIFO模块对显示数据流进行解码处理的方式并不唯一,例如可以是根据DSI时序规范对待显示图像的显示数据流进行解码处理,得到第一显示时序信号与显示数据,也可以是本领域技术人员认可的其他方式,不做限定。
步骤204:对第一显示时序信号进行数据处理,得到第二显示时序信号;第二显示时序信号的垂直空白时间小于第一显示时序信号的垂直空白时间。
垂直空白时间为每帧显示时间除帧有效数据时间以外的时间,当时序处于垂直空白时间时,显示屏无图像显示。具体地,如图3所示,垂直空白时间包括垂直同步信号VSYNC的脉宽VSW(Vertical Sync Width)时间,还包括一帧图像开始时垂直同步信号VSYNC跳变之后无效显示的行数VBP(Vertical Back Porch)时间,还包括一帧图像结束时垂直同步信号VSYNC跳变以前无效显示的行数VFP(Vertical Front Porch)时间。
其中,第二显示时序信号可以理解为对第一显示时序信号进行时序调整的数据处理得到,在时序调整后的第二显示时序信号的垂直空白时间小于第一显示时序信号的垂直空白时间,以增加每一帧中的帧有效数据时间。具体地,可先根据第一显示时序信号中的第一垂直同步信号、第一水平同步信号和第一显示使能信号进行分析,得到第一显示时序信号的第一显示时序信号的垂直空白时间。再根据第一显示时序信号的垂直空白时间对第一显示时序信号中的第一垂直同步信号进行调整得到第二垂直同步信号,根据预设时间参数对第一显示时序信号中的第一显示使能信号进行调整,得到第二显示使能信号。第一显示时序信号中的第一水平同步信号与第一像素时钟信号不进行调整。进一步地,基于第二垂直同步信号、第二显示使能信号、第一水平同步信号与第一像素时钟信号得到第二显示时序信号。预设时间参数为对第一显示使能信号进行调整的参数,其取值并不唯一,可根据第一显示时序信号的垂直空白时间以及待显示图像的分辨率与显示屏的固定分辨率之间的差值进行确定。
步骤206:根据第一显示时序信号与第二显示时序信号进行分析,得到数据读取参数。
缩放模块需按行从FIFO模块中读取显示数据并进行缩放处理,得到目标显示数据用于进行显示。其中,缩放模块可对读取的显示数据进行缩小或放大处理,而在本实施例的待显示图像的分辨率小于显示设备的固定分辨率的应用场景下,可以理解此处的缩放处理为放大处理。在显示时序信号进行时序调整后,缩放模块需基于调整后的第二时序信号来读取显示数据,以保证显示时传输与显示过程中一致。其中,读取参数包括首行读取延迟时间与读取时间间隔。首行读取延迟时间为缩放模块读取每帧显示数据的首行显示数据的时间,读取时间间隔为读取每帧显示数据中每行显示数据之间的时间间隔。
数据处理模块需根据调整前后的显示时序信号之间的垂直空白时间差输出读取参数至缩放模块,以使缩放模块按读取参数按行从FIFO模块中读取显示数据并进行缩放处理,得到目标显示数据用于进行显示。
步骤208:根据数据读取参数读取显示数据,并对读取的显示数据进行缩放处理,得到目标显示数据。
缩放模块得到数据处理模块输出的读取参数后,根据读取参数按行依次读取显示数据,并根据预设的缩放比例进行缩放处理后,得到目标显示数据。可以理解,目标显示数据也对应为按行得到的。预设的缩放比例并不唯一,可根据待显示图像的分辨率与显示屏的固定分辨率之间的差值确定。
上述显示数据处理方法、装置、显示驱动芯片、显示设备和计算机可读存储介质,在对待显示图像的显示数据流进行解析得到第一显示时序信号与显示数据之后,将第一显示时序信号的垂直空白时间进行缩减得到第二显示时序信号,再对应生成读取参数用于读取显示数据进行缩放处理,输出目标显示数据,可增加每帧显示数据中的帧有效数据时间,在不改变驱动芯片硬件架构的前提下,解决了将低分辨率的图像放大至显示屏固定分辨率进行显示时,数据量增加造成的显示错乱或丢失显示数据的问题。
在一个实施例中,上述显示数据处理方法还包括:步骤210:根据第二显示时序信号与目标显示数据对待显示图像进行显示。
数据处理模块将缩放模块输出的每行目标显示数据,按第二显示时序信号中的水平空白时间对应调整好每行显示数据之间的输出时序,对应进行数模转换、GAMMA调整、GIP时序调整等流程处理后输出驱动信号驱动显示屏显示出待显示图像。
其中,水平空白时间为每行显示时间中显示屏无图像显示的时间。具体地,如图4所示,水平空白时间包括水平同步信号HSYNC的脉宽HSW(Horizontal Sync Width)时间,还包括水平同步信号HSYNC下降沿到显示使能信号DE上升沿的HBP(Horizontal Back Porch)时间,还包括显示使能信号DE下降沿到下一水平同步信号HSYNC上升沿的HFP(HorizontalFront Porch)时间。以上时间的单位均为像素时钟信号PLCK的个数。
在一个实施例中,如图5所示,步骤204的对第一显示时序信号进行数据处理,得到第二显示时序信号,包括步骤320至步骤340,其中:
步骤320:对第一垂直同步信号、第一水平同步信号和第一显示使能信号进行分析,得到第一显示时序信号的垂直空白时间。
数据处理模块分析得到第一显示时序信号的垂直空白时间的方式并不唯一,可以是根据计时器计时的方式获取得到,也可以是通过计数像素时钟信号PLCK的个数得到。由于像素时钟信号PLCK无需进行时序调整,且是根据显示设备内部自身时钟生成,因此采用通过计数像素时钟信号PLCK的个数得到第一显示时序信号的垂直空白时间的方式更适合用于对第一显示时序信号的调整。
具体地,可以是通过计数第一垂直同步信号、第一水平同步信号和第一显示使能信号之间的时间差,得到第一显示时序信号的垂直空白时间。第一显示时序信号的垂直空白时间包括VSW时间、VBP时间和VFP时间。其中,可以是计数第一垂直同步信号的上升沿与下降沿之间的PLCK的个数,得到第一显示时序信号的垂直空白时间的VSW时间。然后计数第一垂直同步信号的上升沿之后第一水平同步信号的第一个下降沿,与每行中第一显示使能信号的第一个上升沿之前第一水平同步信号的下降沿之间的PLCK的个数,得到第一显示时序信号的垂直空白时间的VBP时间。然后计数每行中第一显示使能信号的最后一个下降沿之后第一水平同步信号的下降沿,与第一垂直同步信号的下降沿之后第一水平同步信号的第一个下降沿之间的PLCK的个数,得到第一显示时序信号的垂直空白时间的VFP时间。
步骤340:根据第一显示时序信号的垂直空白时间与预设时间参数对第一显示时序信号进行时序调整,得到第二显示时序信号。
数据处理模块可根据分析得到的第一显示时序信号的垂直空白时间对第一显示时序信号中的各时序信号进行时序调整,得到垂直空白时间变短,帧有效数据时间变长的第二显示时序信号。可以理解,需分别对影响垂直空白时间分布的第一垂直同步信号与第一显示使能信号进行时序调整,得到第二垂直同步信号与第二显示使能信号,进一步基于第二垂直同步信号与第二显示使能信号得到第二显示时序信号。
在本实施例中,后续模块在根据第二显示时序信号对显示数据进行显示时,具有更长的帧有效数据时间来处理显示数据,使得显示设备将低分辨率的图像放大至显示屏固定分辨率进行显示数据量变大时,也能有足够的时长处理显示数据,无需改变硬件架构来提高显示驱动芯片本身的运行速率,来解决数据量增加造成的显示错乱或丢失显示数据的问题。
在一个实施例中,如图6所示,步骤340的根据第一显示时序信号的垂直空白时间与预设时间参数对第一显示时序信号进行时序调整,得到第二显示时序信号包括:
步骤342:根据第一显示时序信号的垂直空白时间对第一垂直同步信号进行时序调整,得到第二垂直同步信号。数据处理模块将第一垂直同步信号的产生时间加上第一显示时序信号的垂直空白时间中的VBP时间作为第二垂直同步信号的产生时间。且第二垂直同步信号的VSW时间与第一垂直同步信号的VSW时间一致。其中,第一垂直同步信号与第二垂直同步信号的产生时间可以理解为其上升沿到来时间。
步骤344:根据预设时间参数对第一显示使能信号进行时序调整,得到第二显示使能信号。数据处理模块将第一显示使能信号的产生时间加上预设时间参数作为第二显示使能信号的产生时间。其中,预设时间参数根据第一显示时序信号的垂直空白时间以及待显示图像的分辨率与显示屏的固定分辨率之间的差值进行确定。在本实施例中,预设时间参数小于第一显示时序信号的垂直空白时间中的VBP时间,且当待显示图像的分辨率与显示屏的固定分辨率之间的差值越大,可将预设时间参数设置为比VBP时间越小的时间。其中,第一显示使能信号与第二显示使能信号的产生时间可以理解为其上升沿到来时间。
步骤346:基于第二垂直同步信号与第二显示使能信号得到第二显示时序信号。
数据处理模块基于进行时序调整后得到的第二垂直同步信号与第二显示使能信号,以及未进行时序调整的第一水平同步信号与第一像素时钟信号,得到第二显示时序信号。再通过计数的方式根据第二垂直同步信号、第二显示使能信号与第一水平同步信号对第二显示时序信号的垂直空白时间进行分析,可以得到,由于调整第二显示使能信号的预设时间参数小于第一显示时序信号的垂直空白时间的VBP时间,第二显示时序信号的垂直空白时间将小于第一显示时序信号中的第一显示时序信号的垂直空白时间。进一步由于整体时长未变化,则具有更长的帧有效数据时间。
在一个实施例中,如图7所示,步骤206的根据第一显示时序信号与第二显示时序信号进行分析,得到数据读取参数,包括:
步骤402:根据第一显示时序信号的第一垂直同步信号与第二显示时序信号的第二垂直同步信号的差值,得到首行读取延迟时间。由于对显示时序信号中每帧图像开始的时间进行了调整,需要对应调整缩放模块读取每行显示数据的时间。则数据处理模块根据可根据第一垂直同步信号的产生时间与第二垂直同步信号的产生时间的差值,得到首行读取延迟时间并发送至缩放模块。
步骤404:根据第一显示时序信号的水平空白时间得到读取时间间隔。
同样地,由于第二显示时序信号中未对水平同步信号做时序调整,因此按照第一显示时序信号的水平空白时间作为读取时间间隔输出给缩放模块,以控制缩放模块按照固定的时间间隔读取一行显示数据。
在一个实施例中,如图8所示,步骤208的根据数据读取参数读取显示数据,并对读取的显示数据进行缩放处理,输出目标显示数据,包括:
步骤502:按照首行读取延迟时间与读取时间间隔按行读取显示数据。缩放模块在获取到首行读取延迟时间与读取时间间隔后,即按照上述两个读取参数按行从FIFO模块中读取显示数据。
步骤504:对读取的每行显示数据进行缩放处理,输出目标显示数据。
缩放模块在读取得到一行显示数据后,即根据预设的缩放比例进行缩放处理,输出目标显示数据。其中,本申请所采用的缩放算法为双线性插值算法。缩放模块根据读取参数按行从FIFO模块中读取得到两行显示数据,根据两行显示数据进行双线性插值后得到一行目标显示数据输出。
应该理解的是,虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同样的发明构思,本申请实施例还提供了一种用于实现上述所涉及的显示数据处理方法的显示数据处理装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似,故下面所提供的一个或多个显示数据处理装置实施例中的具体限定可以参见上文中对于显示数据处理方法的限定,在此不再赘述。
在一个实施例中,如图9所示,提供了一种显示数据处理装置,包括数据获取模块910、数据处理模块920与数据缩放模块930,其中:
数据获取模块910,用于获取待显示图像的显示数据流,并将显示数据流进行解析,得到第一显示时序信号与显示数据;其中,第一显示时序信号包括垂直空白时间与帧有效数据时间;
数据处理模块920,用于对第一显示时序信号进行数据处理,得到第二显示时序信号;第二显示时序信号的垂直空白时间小于第一显示时序信号的垂直空白时间;还用于根据第一显示时序信号与第二显示时序信号进行分析,得到数据读取参数;
数据缩放模块930,用于根据数据读取参数读取显示数据,并对读取的显示数据进行缩放处理,得到目标显示数据。
在一个实施例中,第一显示时序信号包括第一垂直同步信号、第一水平同步信号和第一显示使能信号。数据处理模块920,还用于对第一垂直同步信号、第一水平同步信号和第一显示使能信号进行分析,得到第一显示时序信号的垂直空白时间;根据第一显示时序信号的垂直空白时间与预设时间参数对第一显示时序信号进行时序调整,得到第二显示时序信号。
在一个实施例中,数据处理模块920,还用于根据第一显示时序信号的垂直空白时间对第一垂直同步信号进行时序调整,得到第二垂直同步信号;根据预设时间参数对第一显示使能信号进行时序调整,得到第二显示使能信号;基于第二垂直同步信号与第二显示使能信号得到第二显示时序信号。
在一个实施例中,帧有效数据时间包括水平空白时间,数据读取参数包括首行读取延迟时间与读取时间间隔。数据处理模块920,还用于根据第一显示时序信号的第一垂直同步信号与第二显示时序信号的第二垂直同步信号的差值,得到首行读取延迟时间;根据第一显示时序信号的水平空白时间得到读取时间间隔。
在一个实施例中,数据缩放模块930,还用于按照首行读取延迟时间与读取时间间隔按行读取显示数据;对读取的每行显示数据进行缩放处理,得到目标显示数据。
在一个实施例中,还包括数据显示模块940,用于根据第二显示时序信号与目标显示数据对待显示图像进行显示。
上述显示数据处理装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中,如图10所示,还提供了一种显示驱动芯片。显示驱动芯片包括先进先出模块110、数据处理模块120与缩放模块130,先进先出模块110连接数据处理模块120与缩放模块130,数据处理模块120连接缩放模块130。先进先出模块110用于获取待显示图像的显示数据流,并将显示数据流进行解析,得到第一显示时序信号与显示数据,并将第一显示时序信号发送至数据处理模块120;数据处理模块120对第一显示时序信号进行数据处理,得到第二显示时序信号;第二显示时序信号的垂直空白时间小于第一显示时序信号的垂直空白时间;数据处理模块120再根据第一显示时序信号与第二显示时序信号进行分析,得到数据读取参数并发送至缩放模块130;缩放模块130用于根据读取参数从先进先出模块110中读取显示数据,并对读取的显示数据进行缩放处理,得到目标显示数据。
显示设备的主控制器将待显示图像的显示数据流输入至先入先出(First InFirst Out,FIFO)模块110。FIFO模块获取到待显示图像的显示数据流后,先对显示数据流进行解码处理,得到第一显示时序信号与显示数据。并将显示数据按行存入FIFO模块的缓存空间,等待缩放模块130读取。还将第一显示时序信号输出至数据处理模块120,以使数据处理模块120对第一显示时序信号进行时序调整。
数据处理模块120先根据第一显示时序信号中的第一垂直同步信号、第一水平同步信号和第一显示使能信号进行分析,得到第一显示时序信号的垂直空白时间。再根据第一显示时序信号的垂直空白时间对第一显示时序信号中的第一垂直同步信号进行调整得到第二垂直同步信号,根据预设时间参数对第一显示时序信号中的第一显示使能信号进行调整,得到第二显示使能信号。第一显示时序信号中的第一水平同步信号与第一像素时钟信号不进行调整。进一步地,基于第二垂直同步信号、第二显示使能信号、第一水平同步信号与第一像素时钟信号得到第二显示时序信号。
在显示时序信号进行时序调整后,缩放模块130需基于调整后的第二时序信号来读取显示数据,以保证显示时传输与显示过程中一致。其中,读取参数包括首行读取延迟时间与读取时间间隔。首行读取延迟时间为缩放模块读取每帧显示数据的首行显示数据的时间,读取时间间隔为读取每帧显示数据中每行显示数据之间的时间间隔。数据处理模块120需根据调整前后的显示时序信号之间的垂直空白时间差输出读取参数至缩放模块130。缩放模块130得到数据处理模块输出的读取参数后,根据读取参数按行依次读取显示数据,并根据预设的缩放比例进行缩放处理后,得到目标显示数据。可以理解,目标显示数据也对应为按行得到的。
数据处理模块120将缩放模块130输出的每行目标显示数据按第一显示时序信号中的水平空白时间对应调整好每行显示数据之间的输出时序,对应进行数模转换、GAMMA调整、GIP时序调整等流程处理后输出驱动信号驱动显示屏显示出待显示图像。
其中,由于缩放模块130进行图片放大处理后造成数据量的增加,FIFO模块还需要一定缓存空间来保存后续模块未来得及处理的数据。所需的FIFO存储空间的容量可根据以下公式计算得出:
式中,X代表放大前显示的宽度分辨率,Y代表放大前显示的高度方向的分辨率,X1代表放大后显示的宽度分辨率,Y1代表放大后显示的高度方向的分辨率。HBP、HFP与HSW为上文描述的水平空白时间,具体值可根据实际显示时序信号获取。
基于同样的发明构思,上面所提供的一个或多个显示驱动芯片实施例中的具体限定可以参见上文中对于显示数据处理方法的限定,在此不再赘述。
在一个实施例中,提供了一种显示设备。显示设备包括显示屏和上述的显示驱动芯片,显示驱动芯片连接显示屏,显示驱动芯片将待显示图像的显示数据流进行解析与数据处理后,通过显示屏对待显示图像进行显示。
具体地,显示驱动芯片将待显示图像的显示数据流进行解析与数据处理的步骤如下所示:获取待显示图像的显示数据流,并将显示数据流进行解析,得到第一显示时序信号与显示数据;对第一显示时序信号进行数据处理,得到第二显示时序信号;第二显示时序信号的垂直空白时间小于第一显示时序信号的垂直空白时间;根据第一显示时序信号与第二显示时序信号进行分析,得到数据读取参数;根据数据读取参数读取显示数据,并对读取的显示数据进行缩放处理,得到目标显示数据。
基于同样的发明构思,上面所提供的一个或多个显示设备实施例中的具体限定可以参见上文中对于显示数据处理方法的限定,在此不再赘述。
在一个实施例中,还提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被执行时实现以下步骤:获取待显示图像的显示数据流,并将显示数据流进行解析,得到第一显示时序信号与显示数据;对第一显示时序信号进行数据处理,得到第二显示时序信号;第二显示时序信号的垂直空白时间小于第一显示时序信号的垂直空白时间;根据第一显示时序信号与第二显示时序信号进行分析,得到数据读取参数;根据数据读取参数读取显示数据,并对读取的显示数据进行缩放处理,输出目标显示数据。
在一个实施例中,第一显示时序信号包括第一垂直同步信号、第一水平同步信号和第一显示使能信号,计算机程序被处理器执行时还实现以下步骤:对第一垂直同步信号、第一水平同步信号和第一显示使能信号进行分析,得到第一显示时序信号的垂直空白时间;根据第一显示时序信号的垂直空白时间与预设时间参数对第一显示时序信号进行时序调整,得到第二显示时序信号。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:根据第一显示时序信号的垂直空白时间对第一垂直同步信号进行时序调整,得到第二垂直同步信号;根据预设时间参数对第一显示使能信号进行时序调整,得到第二显示使能信号;基于第二垂直同步信号与第二显示使能信号得到第二显示时序信号。
在一个实施例中,帧有效数据时间包括水平空白时间,数据读取参数包括首行读取延迟时间与读取时间间隔;计算机程序被处理器执行时还实现以下步骤:根据第一显示时序信号的第一垂直同步信号与第二显示时序信号的第二垂直同步信号的差值,得到首行读取延迟时间;根据第一显示时序信号的水平空白时间得到读取时间间隔。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:按照首行读取延迟时间与读取时间间隔按行读取显示数据;对读取的每行显示数据进行缩放处理,得到目标显示数据。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:根据第二显示时序信号与目标显示数据对待显示图像进行显示。
需要说明的是,本申请所涉及的用户信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于分析的数据、存储的数据、展示的数据等),均为经用户授权或者经过各方充分授权的信息和数据。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用,均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-OnlyMemory,ROM)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(ReRAM)、磁变存储器(Magnetoresistive Random Access Memory,MRAM)、铁电存储器(Ferroelectric Random Access Memory,FRAM)、相变存储器(Phase Change Memory,PCM)、石墨烯存储器等。易失性存储器可包括随机存取存储器(Random Access Memory,RAM)或外部高速缓冲存储器等。作为说明而非局限,RAM可以是多种形式,比如静态随机存取存储器(Static Random Access Memory,SRAM)或动态随机存取存储器(Dynamic RandomAccess Memory,DRAM)等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等,不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等,不限于此。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请的保护范围应以所附权利要求为准。
Claims (10)
1.一种显示数据处理方法,其特征在于,所述方法包括:
获取待显示图像的显示数据流,并将所述显示数据流进行解析,得到第一显示时序信号与显示数据;其中,所述第一显示时序信号包括垂直空白时间与帧有效数据时间;
对所述第一显示时序信号进行数据处理,得到第二显示时序信号;所述第二显示时序信号的垂直空白时间小于所述第一显示时序信号的垂直空白时间;
根据所述第一显示时序信号与所述第二显示时序信号进行分析,得到数据读取参数;
根据所述数据读取参数读取所述显示数据,并对读取的显示数据进行缩放处理,得到目标显示数据。
2.根据权利要求1所述的方法,其特征在于,所述第一显示时序信号包括第一垂直同步信号、第一水平同步信号和第一显示使能信号,所述对所述第一显示时序信号进行数据处理,得到第二显示时序信号包括:
对所述第一垂直同步信号、所述第一水平同步信号和所述第一显示使能信号进行分析,得到所述第一显示时序信号的垂直空白时间;
根据所述第一显示时序信号的垂直空白时间与预设时间参数对所述第一显示时序信号进行时序调整,得到第二显示时序信号。
3.根据权利要求2所述的方法,其特征在于,所述根据所述第一显示时序信号的垂直空白时间与预设时间参数对所述第一显示时序信号进行时序调整,得到第二显示时序信号包括:
根据所述第一显示时序信号的垂直空白时间对所述第一垂直同步信号进行时序调整,得到第二垂直同步信号;
根据所述预设时间参数对所述第一显示使能信号进行时序调整,得到第二显示使能信号;
基于所述第二垂直同步信号与所述第二显示使能信号得到所述第二显示时序信号。
4.根据权利要求1所述的方法,其特征在于,所述帧有效数据时间包括水平空白时间,所述数据读取参数包括首行读取延迟时间与读取时间间隔;所述根据所述第一显示时序信号与所述第二显示时序信号进行分析,得到数据读取参数,包括:
根据所述第一显示时序信号的第一垂直同步信号与所述第二显示时序信号的第二垂直同步信号的差值,得到所述首行读取延迟时间;
根据所述第一显示时序信号的水平空白时间得到所述读取时间间隔。
5.根据权利要求4所述的方法,其特征在于,所述根据所述数据读取参数读取所述显示数据,并对读取的显示数据进行缩放处理,得到目标显示数据,包括:
按照所述首行读取延迟时间与所述读取时间间隔按行读取所述显示数据;
对读取的每行显示数据进行缩放处理,得到所述目标显示数据。
6.根据权利要求1至5中任意一项所述的方法,其特征在于,所述方法还包括:
根据所述第二显示时序信号与所述目标显示数据对所述待显示图像进行显示。
7.一种显示数据处理装置,其特征在于,所述装置包括:
数据获取模块,用于获取待显示图像的显示数据流,并将所述显示数据流进行解析,得到第一显示时序信号与显示数据;其中,所述第一显示时序信号包括垂直空白时间与帧有效数据时间;
数据处理模块,用于对所述第一显示时序信号进行数据处理,得到第二显示时序信号;所述第二显示时序信号的垂直空白时间小于所述第一显示时序信号的垂直空白时间;还用于根据所述第一显示时序信号与所述第二显示时序信号进行分析,得到数据读取参数;
数据缩放模块,用于根据所述数据读取参数读取所述显示数据,并对读取的显示数据进行缩放处理,得到目标显示数据。
8.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被执行时实现权利要求1至6中任一项所述的方法的步骤。
9.一种显示驱动芯片,其特征在于,包括先进先出模块、数据处理模块与缩放模块,所述先进先出模块连接所述数据处理模块与所述缩放模块,所述数据处理模块连接所述缩放模块;
所述先进先出模块用于获取待显示图像的显示数据流,并将所述显示数据流进行解析,得到第一显示时序信号与显示数据,并将所述第一显示时序信号发送至所述数据处理模块;其中,所述第一显示时序信号包括垂直空白时间与帧有效数据时间;
所述数据处理模块对所述第一显示时序信号进行数据处理,得到第二显示时序信号;所述第二显示时序信号的垂直空白时间小于所述第一显示时序信号的垂直空白时间;所述数据处理模块再根据所述第一显示时序信号与所述第二显示时序信号进行分析,得到数据读取参数并发送至所述缩放模块;
所述缩放模块用于根据所述读取参数从所述先进先出模块中读取所述显示数据,并对读取的显示数据进行缩放处理,得到目标显示数据。
10.一种显示设备,包括显示屏和权利要求9所述的显示驱动芯片,所述显示驱动芯片连接所述显示屏。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210451964.2A CN114756189A (zh) | 2022-04-27 | 2022-04-27 | 显示数据处理方法、装置、显示驱动芯片和显示设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210451964.2A CN114756189A (zh) | 2022-04-27 | 2022-04-27 | 显示数据处理方法、装置、显示驱动芯片和显示设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114756189A true CN114756189A (zh) | 2022-07-15 |
Family
ID=82333908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210451964.2A Pending CN114756189A (zh) | 2022-04-27 | 2022-04-27 | 显示数据处理方法、装置、显示驱动芯片和显示设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114756189A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024094191A1 (zh) * | 2022-11-04 | 2024-05-10 | 展讯通信(上海)有限公司 | 一种显示数据处理方法、装置、电子设备及存储介质 |
-
2022
- 2022-04-27 CN CN202210451964.2A patent/CN114756189A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024094191A1 (zh) * | 2022-11-04 | 2024-05-10 | 展讯通信(上海)有限公司 | 一种显示数据处理方法、装置、电子设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10049642B2 (en) | Sending frames using adjustable vertical blanking intervals | |
CN107493448B (zh) | 图像处理系统、图像显示方法及显示装置 | |
KR101977453B1 (ko) | 분할된 디스플레이를 구동하는 다수의 디스플레이 파이프라인들 | |
CN102256060B (zh) | 摄影装置及显示定时控制电路 | |
US20200227010A1 (en) | Electronic display partial image frame update systems and methods | |
US8830342B2 (en) | Image-capturing device and timing control circuit for varying period of one cycle generating vertical synchronization signal | |
US7868898B2 (en) | Methods and apparatus for efficiently accessing reduced color-resolution image data | |
US11250763B2 (en) | Picture frame display apparatus and a display method | |
JP6601020B2 (ja) | 撮像表示装置 | |
US20120256962A1 (en) | Video Processing Apparatus and Method for Extending the Vertical Blanking Interval | |
CN114756189A (zh) | 显示数据处理方法、装置、显示驱动芯片和显示设备 | |
EP3855719A1 (en) | Image display method and apparatus, and smart television and readable storage medium | |
US7212214B2 (en) | Apparatuses and methods for interpolating missing colors | |
CN105427235A (zh) | 一种图像浏览方法及系统 | |
US10152766B2 (en) | Image processor, method, and chipset for increasing intergration and performance of image processing | |
CN110930935B (zh) | 利用像素移位的抽取式残像补偿 | |
US8488897B2 (en) | Method and device for image filtering | |
CN114049249B (zh) | 图像转换的方法及相关装置 | |
CN115665396B (zh) | 基于码流随机访问的Demura补偿值解压缩方法和装置 | |
CN109102770A (zh) | 一种面向高性能计算的低功耗低带宽显示面板驱动芯片 | |
US20240095868A1 (en) | Watermark embedding method and display device | |
JP5224492B2 (ja) | 画像データ転送制御装置及び画像データ転送方法並びに該画像データ転送装置を有するカメラ | |
WO2024092461A1 (zh) | 图像处理方法及装置 | |
CN114035758A (zh) | 一种图像拼接显示系统、图像拼接显示方法 | |
US7362337B2 (en) | Method and apparatus for adjusting size of image |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 518101 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province Applicant after: Shenzhen Aixiesheng Technology Co.,Ltd. Address before: 518101 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd. |
|
CB02 | Change of applicant information |