CN114710149B - 基于反馈式电平转换技术的全n沟道耗尽型d锁存器 - Google Patents

基于反馈式电平转换技术的全n沟道耗尽型d锁存器 Download PDF

Info

Publication number
CN114710149B
CN114710149B CN202210433149.3A CN202210433149A CN114710149B CN 114710149 B CN114710149 B CN 114710149B CN 202210433149 A CN202210433149 A CN 202210433149A CN 114710149 B CN114710149 B CN 114710149B
Authority
CN
China
Prior art keywords
transistor
node
resistor
electrode
channel depletion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210433149.3A
Other languages
English (en)
Other versions
CN114710149A (zh
Inventor
武岳
于洪波
刘娜
张丰
陈斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202210433149.3A priority Critical patent/CN114710149B/zh
Publication of CN114710149A publication Critical patent/CN114710149A/zh
Application granted granted Critical
Publication of CN114710149B publication Critical patent/CN114710149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
    • H03K19/09446—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using only depletion transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明属于电路设计领域，具体涉及一种基于反馈式电平转换技术的全N沟道耗尽型D锁存器，包括采样模块、保持模块和反馈式电平转换模块。本发明添加的的反馈式电平转换模块可以实现简单的输出可调，满足不同供电电压和输入信号的需要，同时可以解决逻辑错误，完全实现高电平采样和低电平保持的功能，为采用全N沟道耗尽型晶体管实现应用于无延迟单元的鉴频鉴相器中的D锁存器提供了新的电路结构。

Description

基于反馈式电平转换技术的全N沟道耗尽型D锁存器
技术领域
本发明属于电路设计领域，具体涉及一种基于反馈式电平转换技术的全N沟道耗尽型D锁存器。
背景技术
未来5G和IoT给人类工作生活带来根本性变革的同时也对通信系统提出了更高的综合性要求，包括更高传输速率，更宽的频带，更大的信号传输功率以及更优秀的噪声性能。作为5G通信系统的核心部件，变频源为收发机提供优良的本振信号，其性能对系统的性能起着决定性的作用。与Si CMOS和SiGeBiCMOS工艺相比，化合物半导体器件可以有效地改善射频电路与系统的噪声，提高频率和功率等方面的性能。
常见的直接数字频率合成器，电荷泵锁相环频率合成器，以及混合型频率合成器均能作为变频源。直接数字频率合成器优点是频率精度高、跳变时间短，但是缺点是输出频率相对低，抑制杂散能力差；混合型频率合成器一般来说都是由双锁相环或者由直接数字频率合成器加模拟锁相环的方式实现，优点为输出频率相对高，抑制杂散能力强，缺点就是功耗大，集成度不高；电荷泵锁相环频率合成器特点为输出频率高，跳变时间短，抑制杂散能力强，集成度高，功耗小等特点。所以在5G和IoT环境下，化合物半导体工艺和电荷泵锁相环相(CPPLL)结合具有十分重要的意义。
鉴频鉴相器作为电荷泵锁相环的核心模块，它既可以让锁相环的参考信号和分频器反馈信号的频率相等，又可以消除二者的相位差。一般鉴频鉴相器通过减小死区来扩大鉴相范围，然而死区却无法真正被消除。目前，鉴频鉴相器大多采用在复位电路输出的反馈路径上加延时单元的方式改善死区，但是延迟单元会造成鉴相错误和控制电压波动等问题。在不采用延迟单元情况下，想要实现高鉴相范围和低死区的高性能鉴频鉴相器，可以采用低阈值电压的耗尽型晶体管降低导通和截止的条件，确保在低电压条件下仍然可以鉴相，从而减小死区扩大鉴相范围，避免采用延迟单元所引起的问题。但是出现的新问题是：作为鉴频鉴相器的核心模块的SCL结构D锁存器，工作在保持状态下，输出会发生逻辑错误。这个问题会进一步影响鉴频鉴相器的功能，从而恶化锁相环路的性能并且导致环路失锁。现有的资料和文献中显示：目前并没有针对应用于无延迟单元鉴频鉴相器中的SCL结构全耗尽型D锁存器出现的逻辑错误问题展开实际而有效的研究工作。
发明内容
本发明提出一种基于反馈式电平转换技术的全N沟道耗尽型D锁存器，以解决无延迟单元鉴频鉴相器中的SCL结构全耗尽型D锁存器出现的逻辑错误。
为达上述目的，本发明提出技术方案如下：
基于反馈式电平转换技术的全N沟道耗尽型D锁存器，包括采样模块、保持模块和反馈式电平转换模块；
采样模块由晶体管M1、晶体管M3和晶体管M4构成；晶体管M1的源极连接节点K，漏极接节点B；晶体管M3的源极连接节点B，漏极接节点E；晶体管M4的源极连接节点B，栅极接输入信号DN，漏极接节点F；
保持模块由晶体管M2、晶体管M5和晶体管M6构成；晶体管M2的源极连接节点K，漏极接节点C；晶体管M5的源极连接节点C，漏极接节点G；晶体管M6的源极连接节点C，漏极接节点H；
节点H连接节点F，节点G连接节点E；节点E连接电阻R1，电阻R1另一端连接节点J；节点F连接电阻R2，电阻R2另一端连接节点J；节点J接地；
节点K连接电阻R3，电阻R3另一端连接电源V1，电源V1另一端接地；
反馈式电平转换模块由晶体管M7、晶体管M8、二极管D1、二极管D2、分压电阻R4和分压电阻R5构成；晶体管M7的源极连接二极管D1阳极，栅极接节点G，漏极接地；D1负极连接节点A；晶体管M8的源极连接二极管D2阳极，栅极接节点H，漏极接地；D2负极连接节点I；
节点A连接电阻R4，电阻R4另一端连接电源V2；节点I连接电阻R5，电阻R5另一端连接电源V2；电源V2另一端接地；
节点A连接晶体管M6的栅极；节点I连接晶体管M5的栅极。
优选的，晶体管M1的栅极接时钟信号Clk；晶体管M3的栅极接输入信号D；晶体管M4的栅极接输入信号DN。
优选的，晶体管M2的栅极接时钟信号ClkN；晶体管M5的栅极接输入信号Qx；晶体管M6的栅极接输入信号QNx。
优选的，晶体管M7的栅极接收时钟信号QN。
优选的，晶体管M8的栅极接收时钟信号Q。
优选的，晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7和晶体管M8均为N沟道耗尽型晶体管。
优选的，电源V1和电源V2均为负电压电源。
优选的，电阻R4为可调电阻。
优选的，电阻R5为可调电阻。
本发明的有益之处在于：
本发明提出的SCL结构D锁存器只引入反馈式电平转换模块，整体拉低保持模块的晶体管的栅极电压，让晶体管在正确的开启和关断状态工作，这让基于化合物半导体全N沟道耗尽型晶体管的SCL结构D锁存器更容易实现。
在采样模块和保持模块中间加入的反馈式电平转换电路结构简单，不会额外占用过多的芯片面积，更加方便集成。通过调整模块的电阻大小，可以保证在不同输入信号和供电电压条件下SCL结构D锁存器都能正常工作。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明的基于反馈式电平转换技术的全N沟道耗尽型D锁存器的原理图；
图2为本发明的SCL结构D锁存器的采样工作状态图；
图3为本发明的无反馈式电平转换模块的SCL结构D锁存器的保持工作状态图；
图4为本发明的有反馈式电平转换模块的SCL结构D锁存器的保持工作状态图；
图5为SCL结构锁存器的输入和输出信号图；
图6为反馈式电平转换电路的输出信号图。
具体实施方式
下面将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
以下详细说明均是示例性的说明，旨在对本发明提供进一步的详细说明。除非另有指明，本发明所采用的所有技术术语与本发明所属领域的一般技术人员的通常理解的含义相同。本发明所使用的术语仅是为了描述具体实施方式，而并非意图限制根据本发明的示例性实施方式。
实施例1：
基于反馈式电平转换技术的全N沟道耗尽型D锁存器，包括采样模块、保持模块和反馈式电平转换模块；本发明基于源极耦合逻辑(SCL)结构，实现工艺为化合物半导体工艺。
采样模块由晶体管M1、晶体管M3和晶体管M4构成；晶体管M1的源极连接节点K，栅极接时钟信号Clk，漏极接节点B；晶体管M3的源极连接节点B，栅极接输入信号D，漏极接节点E；晶体管M4的源极连接节点B，栅极接输入信号DN，漏极接节点F；
电阻R1一端连接节点E，另一端连接节点J；电阻R2一端连接节点F，另一端连接节点J；节点J接地；电阻R3一端连接节点K，另一端连接电源V1，电源V1另一端接地。
电阻R1、R2和R3起到分压作用。
保持模块由晶体管M2、晶体管M5和晶体管M6构成；晶体管M2的源极连接节点K，栅极接时钟信号ClkN，漏极接节点C；晶体管M5的源极连接节点C，栅极接输入信号Qx，漏极接节点G；晶体管M6的源极连接节点C，栅极接输入信号QNx，漏极接节点H；
节点H连接节点F，节点G连接节点E；
节点H输出信号Q，节点G输出信号QN；
反馈式电平转换模块由晶体管M7、晶体管M8、二极管D1、二极管D2、分压电阻R4和分压电阻R5构成；晶体管M7的源极连接二极管D1阳极，栅极接节点G，接收时钟信号QN，漏极接地；D1负极连接节点A；晶体管M8的源极连接二极管D2阳极，栅极接节点H，接收时钟信号Q，漏极接地；D2负极连接节点I；
可调电阻R4一端连接节点A，另一端连接电源V2；可调电阻R5一端连接节点I，另一端连接电源V2；电源V2另一端接地。
节点A连接晶体管M6的栅极，输出信号QNx；节点I连接晶体管M5的栅极，输出信号Qx。
可采用的化合物半导体工艺有GaAs MESFET、GaAs PHEMT和InP PHEMT工艺；晶体管M1到M8均为N沟道耗尽型晶体管；电源V1和V2均为负电压。
由于采用全耗尽型晶体管实现SCL结构D锁存器会导致低电平保持功能不能实现的问题，而给保持模块栅极引入反馈式电平转换模块可以非常有效且可控的调节栅极电压的电平值，可以让保持模块的晶体管M5和晶体管M6正常导通和关断，确保锁存器正常工作。采样模块由晶体管M1、晶体管M3和晶体管M4构成，晶体管M1接收Clk时钟信号，晶体管M3和晶体管M4分别接收D和DN差分输入信号。Clk为高电平信号时，采样模块开始对D和DN信号进行采样；当Clk为低电平时，则采样模块停止工作。保持模块由晶体管M2、晶体管M5和晶体管M6构成，晶体管M2接收ClkN时钟信号，晶体管M5和晶体管M6分别接收反馈式电平转换电路输出的Qx和QNx输入信号。ClkN为高电平信号时，保持模块开始保持前一个采样信号；当ClkN为低电平时，则保持模块停止工作。
实施例2：
本发明采用的晶体管均是N沟道耗尽型晶体管，晶体管阈值电压均小于0，也就是说本发明中的晶体管如果处于截止状态就必须让栅极电压低于源极电压。
假设采样和保持模块的“1”和“0”分别代表高电平和低电平，加到栅极可以控制晶体管的导通和关断；Q和QN的“1”和“0”分别代表数值更高的高低电平信号，事实上这两个电平信号直接加到电路中晶体管栅极后会使管子不能关断。
图2描述的是基于全N沟道耗尽型晶体管的SCL结构锁存器的采样状态。当Clk为高电平“1”且ClkN为低电平“0”时，晶体管M1工作在导通状态，采样模块中的晶体管M3和晶体管M4开始分别对输入信号D和输入信号DN进行采样，保持模块停止工作。
当输入信号D为高电平信号且DN为低电平信号时，晶体管M3导通且晶体管M4截止，则QN和Q分别为低电平输出信号和高电平输出信号；
当输入信号D为低电平信号且DN为高电平信号，晶体管M4导通且晶体管M3截止，则QN和Q分别高电平输出信号和低电平输出信号。
由此可得，在采样模块工作时，信号Q和信号QN分别跟随信号D和信号DN变化，显示保持模块功能完全正确。
当Clk为低电平输入信号“0”且ClkN为高电平高电平输入信号“1”时，晶体管M2工作在导通状态，保持模块中的晶体管M5和晶体管M6需要对前一个采样状态进行保持，采样模块停止工作。
在没有反馈式电平转换电路的情况下，输出信号Q和输出信号QN分别为高电平输出信号和低电平输出信号，随后分别反馈到保持模块晶体管M5和晶体管M6的栅极，但是由于这两个晶体管的栅极电压均不小于源极电压，保持模块中的晶体管全部处于导通状态，Q和QN均为低电平输出信号，产生逻辑错误，如图3所示。
本发明就需要解决保持模块不能正常工作的问题。当保持模块中两个晶体管M5和晶体管M6的栅极直接交叉接收来自节点H的信号Q和来自节点G的信号QN，晶体管M5和晶体管M6则不能分别出现正确的导通和截止的情况。所以需要在节点H晶体管M5的栅极之间、节点G和晶体管M6的栅极之间加入反馈式电平转换模块，拉低反馈回的电平值Q和QN，得到信号Qx和信号QNx分别输入给晶体管M5和晶体管M6使其保持正常的导通和截止。
图4描述了在有反馈式电平转换电路的情况下保持模块的工作情况，无论输入信号D和DN是“1”还是“0”，锁存器输出信号Q和QN都只和最后一个采样状态有关，仍旧输出“1”和“0”，仿真结果如图5和6所示。
由上述分析和仿真结果表明：由于引入保持模块栅极反馈式电平转换模块，可以整体降低Q和QN输出的电平值，令保持模块中的晶体管能正常导通和截止，有效的保证锁存器保持状态逻辑正确。
由技术常识可知，本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此，上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。

Claims (9)

1.基于反馈式电平转换技术的全N沟道耗尽型D锁存器，其特征在于，包括采样模块、保持模块和反馈式电平转换模块；
采样模块由晶体管M1、晶体管M3和晶体管M4构成；晶体管M1的源极连接节点K，漏极接节点B；晶体管M3的源极连接节点B，漏极接节点E；晶体管M4的源极连接节点B，栅极接输入信号DN，漏极接节点F；
保持模块由晶体管M2、晶体管M5和晶体管M6构成；晶体管M2的源极连接节点K，漏极接节点C；晶体管M5的源极连接节点C，漏极接节点G；晶体管M6的源极连接节点C，漏极接节点H；
节点H连接节点F，节点G连接节点E；节点E连接电阻R1一端，电阻R1另一端连接节点J；节点F连接电阻R2一端，电阻R2另一端连接节点J；节点J接地；
节点K连接电阻R3一端，电阻R3另一端连接电源V1正极，电源V1负极另一端接地；
反馈式电平转换模块由晶体管M7、晶体管M8、二极管D1、二极管D2、分压电阻R4和分压电阻R5构成；晶体管M7的源极连接二极管D1阳极，栅极接节点G，漏极接地；D1负极连接节点A；晶体管M8的源极连接二极管D2阳极，栅极接节点H，漏极接地；D2负极连接节点I；
节点A连接电阻R4一端，电阻R4另一端连接电源V2正极；节点I连接电阻R5一端，电阻R5另一端连接电源V2正极；电源V2另一端接地；
节点A连接晶体管M6的栅极；节点I连接晶体管M5的栅极。
2.如权利要求1所述的基于反馈式电平转换技术的全N沟道耗尽型D锁存器，其特征在于，晶体管M1的栅极接时钟信号Clk；晶体管M3的栅极接输入信号D；晶体管M4的栅极接输入信号DN。
3.如权利要求1所述的基于反馈式电平转换技术的全N沟道耗尽型D锁存器，其特征在于，晶体管M2的栅极接时钟信号ClkN；晶体管M5的栅极接输入信号Qx；晶体管M6的栅极接输入信号QNx。
4.如权利要求1所述的基于反馈式电平转换技术的全N沟道耗尽型D锁存器，其特征在于，晶体管M7的栅极接收时钟信号QN。
5.如权利要求1所述的基于反馈式电平转换技术的全N沟道耗尽型D锁存器，其特征在于，晶体管M8的栅极接收时钟信号Q。
6.如权利要求1所述的基于反馈式电平转换技术的全N沟道耗尽型D锁存器，其特征在于，晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7和晶体管M8均为N沟道耗尽型晶体管。
7.如权利要求1所述的基于反馈式电平转换技术的全N沟道耗尽型D锁存器，其特征在于，电源V1和电源V2均为负电压电源。
8.如权利要求1所述的基于反馈式电平转换技术的全N沟道耗尽型D锁存器，其特征在于，电阻R4为可调电阻。
9.如权利要求1所述的基于反馈式电平转换技术的全N沟道耗尽型D锁存器，其特征在于，电阻R5为可调电阻。
CN202210433149.3A 2022-04-22 2022-04-22 基于反馈式电平转换技术的全n沟道耗尽型d锁存器 Active CN114710149B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210433149.3A CN114710149B (zh) 2022-04-22 2022-04-22 基于反馈式电平转换技术的全n沟道耗尽型d锁存器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210433149.3A CN114710149B (zh) 2022-04-22 2022-04-22 基于反馈式电平转换技术的全n沟道耗尽型d锁存器

Publications (2)

Publication Number Publication Date
CN114710149A CN114710149A (zh) 2022-07-05
CN114710149B true CN114710149B (zh) 2024-05-07

Family

ID=82175857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210433149.3A Active CN114710149B (zh) 2022-04-22 2022-04-22 基于反馈式电平转换技术的全n沟道耗尽型d锁存器

Country Status (1)

Country Link
CN (1) CN114710149B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103916123A (zh) * 2012-12-28 2014-07-09 北京中电华大电子设计有限责任公司 一种差分高速时钟分频器和方法
CN114172509A (zh) * 2021-12-31 2022-03-11 深圳市晶准通信技术有限公司 基于化合物的纯耗尽型逻辑电路及复合逻辑电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2397956B (en) * 2003-01-29 2005-11-30 Phyworks Ltd Phase detector
US20200136595A1 (en) * 2018-10-29 2020-04-30 Stmicroelectronics International N.V. Schmitt trigger circuit with independent control over high and low trip points using a split architecture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103916123A (zh) * 2012-12-28 2014-07-09 北京中电华大电子设计有限责任公司 一种差分高速时钟分频器和方法
CN114172509A (zh) * 2021-12-31 2022-03-11 深圳市晶准通信技术有限公司 基于化合物的纯耗尽型逻辑电路及复合逻辑电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种采用时域比较器的低功耗逐次逼近型模数转换器的设计;张蕾;杨晨晨;王兴华;;北京理工大学学报;20200515(第05期);全文 *

Also Published As

Publication number Publication date
CN114710149A (zh) 2022-07-05

Similar Documents

Publication Publication Date Title
US7564276B2 (en) Low-power modulus divider stage
EP2561616B1 (en) Pll charge pump with reduced coupling to bias nodes
US7924069B2 (en) Multi-modulus divider retiming circuit
US4857866A (en) Phase-locked loop having elongated time for charge and discharge
US6411669B1 (en) Dual-modulus prescaler for RF synthesizer
CN108199699B (zh) 一种占空比稳定和低抖动时钟电路
US8395427B1 (en) Low power and low spur sampling PLL
EP0011128B1 (en) Digital phase comparing apparatus
US20170359076A1 (en) Apparatus for Low Power Signal Generator and Associated Methods
US8373481B2 (en) Spur reduction technique for sampling PLL's
CN212231423U (zh) 鉴频鉴相器及锁相环电路
US8049532B1 (en) Level shifter circuit with a thin gate oxide transistor
US7515004B2 (en) Voltage controlled oscillator with duty correction
US5818293A (en) High speed analog flip-flop with embedded logic and phase-locked-loop circuit employing the same
US7038509B1 (en) Method and system for providing a phase-locked loop with reduced spurious tones
CN114710149B (zh) 基于反馈式电平转换技术的全n沟道耗尽型d锁存器
US9088285B2 (en) Dynamic divider having interlocking circuit
US7705641B2 (en) Fast response phase-locked loop charge-pump driven by low voltage input
CN101615905A (zh) 具有功耗缩放预分频器和多模带宽环路滤波器的锁相环
Lee et al. AMASS PLL: An active-mixer-adopted sub-sampling PLL achieving an FOM of− 255.5 DB and a reference spur of− 66.6 DBC
US20050156678A1 (en) Voltage control oscillator
US20050057317A1 (en) High speed voltage controlled oscillator and method thereof
KR20040105859A (ko) 전하 펌프 기반 위상 동기 루프에서 전류를 절약하기 위한방법 및 장치
Kurth et al. A divider-less automatic frequency calibration for millimeter-wave sub-sampling phase-locked loops
US7148730B2 (en) Z-state circuit for phase-locked loops

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant