CN114665377A - 成角度的倒装凸块布局 - Google Patents

成角度的倒装凸块布局 Download PDF

Info

Publication number
CN114665377A
CN114665377A CN202111457928.9A CN202111457928A CN114665377A CN 114665377 A CN114665377 A CN 114665377A CN 202111457928 A CN202111457928 A CN 202111457928A CN 114665377 A CN114665377 A CN 114665377A
Authority
CN
China
Prior art keywords
chip
optical device
crystal
pattern
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111457928.9A
Other languages
English (en)
Inventor
A.袁
M.斯里蒙格科尔
J.林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumentum Operations LLC
Original Assignee
Lumentum Operations LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumentum Operations LLC filed Critical Lumentum Operations LLC
Publication of CN114665377A publication Critical patent/CN114665377A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/0232—Lead-frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Abstract

在一些实施方式中，一种用于以倒装芯片配置安装的光学设备包括以一图案布置在光学设备上的多个倒装凸块，其中所述图案不与光学设备的基板相关联的晶体解理平面对齐。在一些实施方式中，光学设备还包括将芯片的主区域和芯片的次区域分开的间隙，其中间隙的至少一部分侧面与晶体解理面成非零角度取向。

Description

成角度的倒装凸块布局
相关申请的交叉引用
本申请要求2020年12月23日提交的美国临时专利申请第63/130,235号 的优先权，该申请题为“ANGLED FLIP CHIP PAD LAYOUT TO REDUCE CRACKING ALONG A CRYSTALCLEAVAGE PLANE”，其内容通过引用整体 结合于此。
技术领域
本公开总体上涉及成角度的倒装凸块布局，更具体地，涉及成角度的垂 直腔面发射激光器(VCSEL)倒装布局。
背景技术
诸如VCSEL的垂直发射设备是一种激光器，其中光束在垂直于基板表面 的方向上发射(例如，从半导体晶圆的表面垂直发射)。多个垂直发射设备可 以用与一个或多个晶轴相关联的公共基板布置成阵列。
发明内容
在一些实施方式中，一种用于以倒装结构安装的光学设备包括:在光学设 备上以一图案布置的多个倒装凸块，其中该图案不与关联于光学设备的基板 的晶体解理面对齐。
在一些实施方式中，一种用于以倒装结构安装的光学设备包括:主区域； 次区域；和分隔主区域和次区域的间隙，其中，所述间隙的一侧面的至少一 部分相对于与所述光学设备的基板相关联的晶体解理平面以非零角度取向。
在一些实施方式中，一种晶圆包括:包括多个芯片凸块的多个芯片；和与 晶圆相关联的晶体解理面，其中:多个芯片凸块在多个芯片上以一图案布置； 和该图案不与晶体解理面对齐。
在一些实施方式中，一种晶圆，包括:包括多个间隙的多个芯片；和与晶 圆相关联的晶体解理面，其中:所述多个间隙与晶体解理面成非零角度取向。
附图说明
图1A-1B图示了传统倒装VCSEL设备芯片侧视图。
图2A-2C是光学设备的示例芯片的仰视图。
图3A-3C是光学设备的示例芯片的仰视图。
图4A-4B是本文描述的示例实现的示意图。
具体实施方式
示例实现的以下具体实施方式参考了附图。不同附图中的相同附图标记 可以标识相同或相似的元件。
在传统的倒装芯片设备中，例如倒装芯片VCSEL设备，芯片(例如晶圆 的管芯)的焊垫连接到底座或印刷电路板(PCB)。例如，焊垫可以经由多个 凸块(例如，包括焊球或其他附接材料)附接到底座或PCB。通常，焊垫的 边缘与芯片的边缘对齐(例如，焊垫的边缘平行于芯片的边缘)，和/或与焊 垫相关联的凸块与芯片的边缘对齐(例如，在平行于芯片边缘的一行或多行 中对齐)。因此，焊垫的边缘和/或与焊垫相关联的凸块通常与芯片的晶体解 理面对齐(例如，与芯片的晶轴平行)。因此，当通过焊垫和/或凸块(其与 焊垫将芯片附接(例如，拉动)到底座相关联)在芯片上引入机械应变时， 芯片会沿着一个或多个解理晶面破裂。这不利地影响了芯片的性能和/或可靠 性。例如，位于裂纹附近的芯片的一个或多个VCSEL可能不能产生光。此外， 裂纹可能导致芯片不能满足与特定应用相关的耐用性和/或可靠性要求。
例如，图1A-1B图示了传统倒装芯片VCSEL设备芯片100的侧视图， 该芯片包括砷化镓(GaAs)基板102(例如，n-GaAS基板)和用于发射垂直 于芯片100的顶面108的光106的活性层104。基板102可以包括一个或多 个晶轴和晶体解理平面110(显示为垂直于图1A-1B的图像平面延伸)可能 平行于其中一个晶轴。凸块112(示出为凸块112-1至112-3)可以将芯片100 附接到底座(图1A-1B中未示出)，并且晶体解理面110可以在凸块112-1和 112-2之间延伸。如图1A所示，由于分别将芯片100拉到底座的凸块112-1 和112-2产生的机械应力(例如，由于与芯片100和底座相关联的热膨胀应 力)，应变114会沿着晶体解理面110形成。如图1A中进一步示出的，应变 114会导致裂纹116(例如，位错、断裂、破裂等)在基板102中发展。图1B 示出了完全形成的裂纹116。因此，裂纹116会影响芯片100的性能和/或可 靠性。
本文描述的一些实施方式提供了光学设备的芯片(例如，用于以倒装芯 片配置安装)。该芯片可以包括多个凸块，这些凸块布置在芯片上的图案中， 该图案相对于与芯片相关联的晶体解理面成非零角度。这可称为凸块相对于 晶体解理平面的不对齐或凸块相对于晶体解理平面的非共线对齐。在一些实 施方式中，光学设备还包括将芯片的主区域和芯片的次区域分开的间隙，其 中间隙的至少一部分侧面与晶体解理面成非零角度取向。
以这种方式，凸块图案的非零取向和/或间隙相对于晶体解理面的非零取 向减少了沿着晶体解理面产生的机械应力的量(例如，通过将多个凸块、芯 片的第一区域和/或芯片的第二区域附接到另一设备的部件(诸如底座或 PCB)上而产生的机械应力，而不是使用具有零度取向(例如，平行于晶体 解理面取向)的凸块图案和零度取向的间隙(例如，如传统倒装芯片VCSEL 设备芯片100所使用的)来产生。因此，如本文所述，与传统芯片相比，芯片不太可能破裂，因此具有改进的性能和/或可靠性。
图2A-2C是光学设备的示例芯片200的仰视图(例如，用于以倒装芯片 配置安装)。如图2A-2C所示，芯片200可以包括一个或多个晶体解理面202、 一个或多个主区域204、一个或多个次区域206、一个或多个间隙208以及一 个或多个发射器210(例如，一个或多个VCSEL)。在一些实施方式中，如图 2B-2C所示，芯片200可以包括多个凸块212。下面将详细描述这些部件。
在一些实施方式中，光学设备可以是VCSEL光学设备，并且芯片200 可以包括多个层，例如基板和活性层，其经由一个或多个发射器210发射垂 直于芯片200的第一表面(例如，顶面，在图2A-2C中未示出的顶面)的光。 芯片200可以包括第二表面(例如，在图2A-2C中示出的底面)，其被配置 为将芯片200安装到另一设备的部件(例如，底座、PCB板等)(例如，倒装 芯片配置)。如图2A-2C所示，芯片200可以与一个或多个解理晶面202相 关联。晶体解理平面202可以平行于与芯片200相关联的晶轴(例如，平行 于基板、活性层和/或芯片200的一个或多个其他层的晶轴)。在一些实施方 式中，如图2A-2C所示，晶体解理平面202可以平行于芯片200的一侧(例 如，边缘)。
如图2A-2C进一步所示，芯片200的第二表面可以包括一个或多个主区 域204(例如，一个或多个主焊垫)和一个或多个次区域206(例如，一个或 多个次焊垫)。一个或多个主区域204可以与芯片200的阳极相关联(例如， 主区域204可以是芯片200的阳极的焊垫)，并且一个或多个次区域206可以 与芯片200的阴极相关联(例如，次区域206可以是芯片200的阴极的焊垫) (反之亦然)。如图2A-2C进一步所示，第二表面可以包括一个或多个间隙208(例如，焊垫间隙、电极间隙等)。间隙208可以在芯片200的第二表面 上将主区域204与次区域206分开(例如，电绝缘)。在一些实施方式中，间 隙208可以从芯片200的第一侧延伸到芯片200的第二侧(例如，将主区域 204与次区域206分开)。例如，如图2A-2C所示，间隙208可以从芯片200 的第一侧(例如，顶侧)的阈值距离内延伸到芯片200的第二侧(例如，底侧)的阈值距离内。阈值距离可以是芯片200的第一侧和第二侧之间的距离 的百分比，例如该距离的2％。
在一些实施方式中，间隙208的侧面的至少一部分可以与芯片200的晶 体解理面202成非零角度214取向。因此，间隙208可以被称为对于晶体解 理面202具有非零取向。例如，如图2A所示，一个或多个间隙208可以分 别从芯片200的顶侧延伸到芯片200的底侧，并且具有正弦侧，其中正弦侧 的至少一部分相对于晶体解理平面202以非零角度214取向，该晶体解理平 面202从芯片200的顶侧延伸到芯片200的底侧。如图2A所示，右间隙208 的正弦侧的第一部分可以与晶体解理面202成非零角度214-1取向，正弦侧 的第二部分可以成非零角度214-2取向(例如，其中非零角度214-1和非零角 度214-2彼此不同)。非零角度214可以为大约5度到15度(例如，大于或 等于5度并且小于或等于15度)。在一些实施方式中，间隙208可以被配置 为与晶体解理面202相交。例如，如图2A所示，右间隙208的一侧的一个或多个部分可以与从芯片200的顶侧延伸到芯片200的底侧的晶体解理面202 相交。
在一些实施方式中，如图2B-2C所示，芯片200可以包括在芯片200的 第二表面上的多个凸块212(例如，多个倒装凸块，其包括或者关联于用于 将芯片200附接到另一设备的部件(例如底座、PCB等)的焊垫、钎焊球、 环氧树脂等)。如图2B-2C所示，多个凸块212可以布置在芯片200的第二表 面的一个或多个主区域204和/或一个或多个次区域206上。
在一些实施方式中，多个凸块212可以在芯片200的第二表面上以图案(例如，一维或二维阵列图案)布置。例如，如图2B所示，多个凸块212 可以以不均匀的图案(例如，“随机”或伪随机图案)布置，其中各个凸块212 位于不规则的位置和/或凸块212彼此之间的间隔不相等。作为另一个示例， 多个凸块212可以以均匀的图案(如下所述，与晶体解理面202成非零角度 216)布置，例如图2C所示的多行凸块212(例如，一行凸块212包括两个 或更多个凸块212)。在一行凸块212内，凸块212可以等距(例如，在公差 范围内)隔开(例如，该一行凸块212中的每个凸块212可以与该一行凸块 212中的相邻凸块212隔开相同的距离)。
在一些实施方式中，均匀图案可以与晶体解理平面202成非零角度216 取向。例如，当凸块的行被布置在多行凸块212中时，如图2C所示，多行凸 块212中的相邻行凸块212可以彼此横向偏移(可以称为偏移行图案)。因此， 来自相邻行凸块212的第一行凸块212中的凸块212和来自相邻行凸块212 的第二行凸块212中的相应凸块212可以与晶体解理面202成非零角度216 取向。在一些实施方式中，非零角度216可以为大约5度到15度(例如，大于或等于5度并且小于或等于15度)。
以这种方式，一个或多个间隙208的非零取向和/或凸块212的图案的非 零取向导致沿着晶体解理面202的一定量机械应力(例如，通过将多个凸块 212附接到另一设备的部件(例如底座或PCB)上而产生的)，以满足(例如， 小于)与芯片200相关联的机械应力断裂阈值(例如，与在芯片200的一个 或多个层(例如基板和/或活性层)中产生裂纹相关的机械应力的量)。因此， 沿着晶体解理面202的机械应力的量小于使用具有零取向的间隙208和/或具 有零取向的凸块212的图案(如在传统倒装芯片设备芯片中所使用的)所产 生的机械应力。因此，与传统的倒装芯片设备芯片相比，芯片200不太可能 破裂，因此具有改进的性能和/或可靠性。
如上所述，图2A-2C作为示例提供。其他示例可以不同于针对图2A-2C 所描述的。
图3A-3C是光学设备的示例芯片300的仰视图(例如，用于以倒装芯片 配置安装)。如图3A-3C所示。芯片300可以包括一个或多个晶体解理面302、 一个或多个主区域304、一个或多个次区域306、一个或多个间隙308以及一 个或多个发射器310(例如，一个或多个VCSEL)。在一些实施方式中，如图 3B-3C所示，芯片300可以包括多个凸块312。下面将详细描述这些部件。
在一些实施方式中，光学设备可以是VCSEL光学设备，并且芯片300 可以包括多个层，例如基板和活性层，其经由一个或多个发射器310发射垂 直于芯片300的第一表面(例如，图3A-3C中未示出的顶面)的光。芯片300 可以包括第二表面(例如，在图3A-3C中示出的底面)，其被配置为将芯片 300安装到另一设备的部件(例如，底座、PCB等)(例如，倒装芯片配置)。 如图3A-3C所示，芯片300可以与一个或多个解理晶面302相关联。晶体解 理平面302可以平行于与芯片300相关联的晶轴(例如，与基板、活性层和/ 或芯片300的一个或多个其他层平行的晶轴)。在一些实施方式中，如图3A-3C 所示，晶体解理平面302可以平行于芯片300的一侧(例如，边缘)。
如图3中进一步所示，芯片300的第二表面可以包括一个或多个主区域 304(例如，一个或多个主焊垫)和一个或多个次区域306(例如，一个或多 个次焊垫)。一个或多个主区域304可以与芯片300的阳极相关联(例如，主 区域304可以是芯片300的阳极的焊垫)，并且一个或多个次区域306可以与 芯片300的阴极相关联(例如，次区域306可以是用于芯片300的阴极的焊 垫)(反之亦然)。如图3A-3C进一步所示，第二表面可以包括一个或多个间 隙308(例如，焊垫间隙、电极间隙等)。间隙308可以将芯片300的第二表 面上的主区域304与次区域306分开(例如，电绝缘)。在一些实施方式中， 间隙308可以从芯片300的第一侧延伸到芯片300的第二侧(例如，将主区 域304与次区域306分开)。例如，如图3A-3C所示，间隙308可以从芯片 300的第一侧(例如，顶侧)的阈值距离内延伸到芯片300的第二侧(例如，底侧)的阈值距离内。阈值距离可以是芯片300的第一侧和第二侧之间的距 离的百分比，例如距离的3％。
在一些实施方式中，间隙308的侧面的至少一部分可以与芯片300的晶 体解理面302成非零角度314取向。因此，间隙308可以被认为晶与体解理 面302具有非零取向。例如，如图3A所示，一个或多个间隙308可以分别 从芯片300的顶侧延伸到芯片300的底侧，并且可以具有相对于从芯片300 的顶侧延伸到芯片300的底侧的晶体解理面302具有非零角度314的直边。 非零角度314可以大约5度到15度(例如，大于或等于5度并且小于或等于 15度)。在一些实施方式中，间隙308可以被配置为与晶体解理面302相交。 例如，如图3A所示，右间隙308的一侧的一个或多个部分可以与从芯片300 的顶侧延伸到芯片300的底侧的晶体解理面302相交。
在一些实施方式中，如图3B-3C所示，芯片300可以包括在芯片300的 第二表面上的多个凸块312(例如，多个倒装凸块，其包括或者关联于与用 于将芯片300附接到另一设备的部件，例如底座、PCB等的焊垫、钎焊球、 环氧树脂等)。如图3B-3C所示，多个凸块312可以布置在芯片300的第二表 面的一个或多个主区域304和/或一个或多个次区域306上。
在一些实施方式中，多个凸块312可以以图案(例如，一维或二维阵列 图案)布置在芯片300的第二表面上。例如，如图3B所示，多个凸块312 可以以不均匀的图案布置，其中各个凸块312位于不规则的位置和/或凸块312 彼此之间的间隔不相等。作为另一个示例，多个凸块312可以以均匀的图案 布置(如下所述，与晶体解理面202成非零角度216)，例如图3C所示的多 行凸块312(例如，一行凸块312包括两个或更多个凸块312)。凸块312可 以在一行凸块312内等距隔开(例如，凸块312的行中的每个凸块312可以 与凸块312的行中的相邻凸块312隔开相同的距离)。
在一些实施方式中，均匀图案可以与晶体解理平面302成非零角度316 取向。例如，当凸块行被布置在多行凸块312中时，如图3C所示，多行凸块 312中的相邻行凸块312可以彼此横向偏移(例如，以偏移行模式)。因此， 来自相邻行凸块312的第一行凸块312的凸块312和来自相邻行凸块312的 第二行凸块312的相应凸块312可以与晶体解理面302成非零角度316取向。 在一些实施方式中，非零角度316可以为大约5度到15度(例如，大于或等于5度并且小于或等于15度)。
以这种方式，一个或多个间隙308和/或凸块312的图案的非零取向引起 沿着晶体解理面302的一定量的机械应力(例如，通过将多个凸块312附接 到另一设备的诸如底座或PCB的部件上而产生的应力)，以满足(例如，小 于)与芯片300相关联的机械应力断裂阈值(例如，与在芯片300的一个或 多个层(例如基板和/或有源层)中产生裂纹相关联的一定量的机械应力)。 因此，沿着晶体解理面302的机械应力的量小于使用具有零取向的间隙308和/或具有零取向的凸块312的图案所产生的机械应力，如在传统倒装芯片设 备芯片中所使用的。因此，与传统的倒装芯片设备芯片相比，芯片300不太 可能破裂，因此具有改进的性能和/或可靠性。
如上所述，图4A-4B作为示例提供。其他示例可以不同于针对图3A-3C 所描述的。
图4A-4B是本文描述的示例实现400的图。如图4A-4B所示，实施方式 400可以包括处理过的晶圆402(例如，处理过的半导体晶圆)。例如，处理 过的晶圆402可以是用于生产多个芯片(也称为管芯)的晶圆，例如多个芯 片200或多个芯片300，用于光学设备(例如VCSEL光学设备)。在一些实 施方式中，经处理的晶圆402可以包括基板(例如，多个芯片的共用基板)， 该基板包括一个或多个晶体解理面404，其中晶体解理面404可以平行于与 基板相关联的晶轴。在一些实施方式中，一个或多个掩模406(例如，光刻 工艺中使用的一个或多个光刻掩模或光掩模)可用于创建和/或定义(例如， 用于制造)多个芯片和多个芯片的相应部件。例如，一个或多个掩模406可 以用于创建和/或定义芯片的多个VCSEL和/或芯片的多个凸块(例如，一个 或多个倒装凸块)(由于图表的比例在图4A-4B中不可见)。
如图4A所示，一个或多个掩模406可以与晶体解理面404对齐(例如， 如平行于晶体解理面404的一个或多个掩模406的边缘408所示)。因此，一 个或多个掩模406可以产生和/或限定相对于晶体解理面404没有非零取向的 多个间隙和/或按照相对于对晶体解理面404没有非零取向的图案布置的多个 凸块。例如，一个或多个掩模406可以产生和/或限定具有侧面(其平行于晶 体解理面404延伸)的间隙和/或多个非偏移的凸块行的图案，其中多个凸块 的组(例如，凸块的各个行)可以平行于晶体解理面404延伸。在一些实施 方式中，如图4B所示，一个或多个掩模406可以相对于晶圆402旋转(例如， 如非零取向角410所示)(例如，如相对于晶体解理面404以取向角410取向 的一个或多个掩模406的边缘408所示)。因此，一个或多个掩模406可以产 生和/或限定非零取向的间隙和/或以非零取向的图案布置的多个凸起。例如， 一个或多个掩模406可以产生和/或限定具有侧面(其与晶体解理面404成非 零取向角410)的间隙和/或多个非偏移行的凸块的图案，其中多个凸块的字(例如，凸块的各个行)可以与晶体解理面404成非零取向角410(例如， 由于一个或多个掩模406相对于晶圆402的旋转)。
如上所述，图4A-4B作为示例提供。其他示例可以不同于针对图4A-4B 所描述的。
前述公开内容提供了说明和描述，但不旨在穷举或将实施方式限制于所 公开的精确形式。可以根据上述公开进行修改和变化，或者可以从实现的实 践中获得修改和变化。此外，本文描述的任何实现都可以被组合，除非前述 公开明确地提供了一个或多个实现不能被组合的理由。
如这里所使用的，根据上下文，满足阈值可以指大于阈值、大于或等于 阈值、小于阈值、小于或等于阈值、等于阈值、不等于阈值等的值。
即使特征的特定组合在权利要求中被引用和/或在说明书中被公开，这些 组合并不旨在限制各种实现的公开。事实上，这些特征中的许多可以以权利 要求中没有具体叙述和/或说明书中没有公开的方式组合。尽管下面列出的每 个从属权利要求可以直接依赖于仅一个权利要求，但是各种实施方式的公开 包括每个从属权利要求以及权利要求集中的每个其他权利要求。如这里所使 用的，涉及项目列表中的“至少一个”的短语是指那些项目的任何组合，包括 单个成员。例如，“a、b或c中的至少一个”意在涵盖a、b、c、a-b、a-c、b-c和a-b-c，以及相同项目的多个的任意组合。
除非明确描述，否则这里使用的元件、动作或指令不应被解释为关键或 必要的。此外，如本文所用，冠词“一个”旨在包括一个或多个项目，并且可 以与“一个或多个”互换使用此外，如本文所用，冠词“该”旨在包括与冠词“该” 相关联的一个或多个项目，并且可以与“该一个或多个”互换使用此外，如本 文所用，术语“组”旨在包括一个或多个项目(例如，相关项目、不相关项目 或相关和不相关项目的组合)，并且可以与“一个或多个”互换使用。当只打算 一个项目时，使用短语“只有一个”或类似的语言。此外，如本文所用，术语“有”、“具有”、“包括”等意在是开放式术语。此外，短语“基于”意在表示“至 少部分基于”，除非另有明确说明。此外，如本文所用，术语“或”在串联使用 时旨在包括在内，并且可以与“和/或”互换使用，除非另有明确说明(例如， 如果与“任一”或“仅其中之一”结合使用)。此外，为了便于描述，这里可以使 用空间上相对的术语，例如“顶部”、“底部”、“下”、“下方”、“上”、“上方”等， 来描述一个元件或特征与图中所示的另一个元件或特征的关系。除了图中所 示的方向之外，空间相关术语旨在包括使用或操作中的设备、设备和/或元件 的不同方向。该设备可以以其他方式取向(旋转90度或在其他方向)，并且 这里使用的空间相对描述符同样可以相应地解释。

Claims (22)

1.一种用于以倒装结构安装的光学设备，包括:
在光学设备上以一图案布置的多个倒装凸块，
其中该图案不与关联于光学设备的基板的晶体解理面对齐。
2.根据权利要求1所述的光学设备，其中所述图案包括多行倒装凸块，
其中，多行中的相邻行彼此横向偏移。
3.根据权利要求2所述的光学设备，其中所述倒装凸块的布置是用于制造所述多个倒装凸块的掩模相对于所述光学设备的基板旋转的结果。
4.根据权利要求1所述的光学设备，其中所述图案是非均匀图案。
5.根据权利要求1所述的光学设备，其中倒装凸块的布置导致沿着晶体解理面的机械应力的量满足机械应力断裂阈值，
其中，机械应力的量是通过将多个倒装芯片凸块附接到另一设备的部件而产生的。
6.根据权利要求1所述的光学设备，其中所述光学设备为垂直腔面发射激光器(VCSEL)光学设备。
7.根据权利要求1所述的光学设备，其进一步包括分隔所述光学设备的主区域和所述光学设备的次区域的间隙，
其中所述间隙的一侧面的至少一部分与晶体解理面成非零角度取向。
8.根据权利要求7所述的光学设备，其中所述多个倒装凸块以所述图案布置在所述光学设备的主区域或次区域中的至少一个上。
9.一种用于以倒装结构安装的光学设备，包括:
主区域；
次区域；和
分隔主区域和次区域的间隙，
其中，所述间隙的一侧面的至少一部分相对于与所述光学设备的基板相关联的晶体解理平面以非零角度取向。
10.根据权利要求9所述的光学设备，其中所述非零角度在5至15度的范围内。
11.根据权利要求9所述的光学设备，还包括多个倒装凸块，所述多个倒装凸块以均匀的图案布置在所述主区域和所述次区域中的至少一个上，
其中所述均匀图案与晶体解理面成非零角度取向。
12.根据权利要求9所述的光学设备，其中所述光学设备为垂直腔面发射激光器(VCSEL)光学设备。
13.根据权利要求9所述的光学设备，其中所述主区域与关联于光学设备的阳极相关联，并且所述次区域与关联于光学设备的阴极相关联。
14.根据权利要求9所述的光学设备，其中所述间隙的所述侧面的至少一部分的取向导致沿着所述晶体解理面的机械应力的量满足机械应力断裂阈值，
其中机械应力的量是通过将主区域和次区域附接到另一设备的部件而产生的。
15.根据权利要求9所述的光学设备，其中所述间隙从所述光学设备的第一侧的阈值距离内延伸到所述光学设备的第二侧的阈值距离内。
16.一种晶圆，包括:
包括多个芯片凸块的多个芯片；和
与晶圆相关联的晶体解理面，其中:
多个芯片凸块在多个芯片上以一图案布置；和
该图案不与晶体解理面对齐。
17.根据权利要求16所述的晶圆，其中所述多个芯片凸块的布置是用于制造所述多个芯片凸块的掩模相对于所述晶圆旋转的结果。
18.根据权利要求16所述的晶圆，其中所述图案包括凸块的不均匀图案。
19.根据权利要求16所述的晶圆，其中多个芯片是垂直腔面发射激光器(VCSEL)芯片。
20.根据权利要求16所述的晶圆，其中所述多个芯片包括多个间隙，
其中所述多个间隙与晶体解理面成非零角度取向。
21.一种晶圆，包括:
包括多个间隙的多个芯片；和
与晶圆相关联的晶体解理面，其中:
所述多个间隙与晶体解理面成非零角度取向。
22.根据权利要求21所述的晶圆，其中所述多个芯片包括多个芯片凸块，其中:
多个芯片凸块在多个芯片上以一图案布置；和
该图案不与晶体解理面对齐。
CN202111457928.9A 2020-12-23 2021-12-02 成角度的倒装凸块布局 Pending CN114665377A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063130235P 2020-12-23 2020-12-23
US63/130,235 2020-12-23
US17/192,470 2021-03-04
US17/192,470 US11923653B2 (en) 2020-12-23 2021-03-04 Angled flip-chip bump layout

Publications (1)

Publication Number Publication Date
CN114665377A true CN114665377A (zh) 2022-06-24

Family

ID=82021662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111457928.9A Pending CN114665377A (zh) 2020-12-23 2021-12-02 成角度的倒装凸块布局

Country Status (2)

Country Link
US (1) US11923653B2 (zh)
CN (1) CN114665377A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201544A1 (en) * 2002-04-30 2003-10-30 Chong-Ren Maa Flip chip package
US20070200234A1 (en) * 2006-02-28 2007-08-30 Texas Instruments Incorporated Flip-Chip Device Having Underfill in Controlled Gap
US20070210327A1 (en) * 2006-03-07 2007-09-13 Shin-Etsu Handotai Co., Ltd. Method of fabricating light emitting device and thus-fabricated light emitting device
CN101136535A (zh) * 2006-09-01 2008-03-05 松下电器产业株式会社 半导体激光装置及其制造方法
US20150311292A1 (en) * 2014-04-28 2015-10-29 Applied Materials, Inc. Utilization of angled trench for effective aspect ratio trapping of defects in strain-relaxed heteroepitaxy of semiconductor films
CN108511514A (zh) * 2017-02-28 2018-09-07 英飞凌科技奥地利有限公司 使用芯片外围沟槽进行的半导体晶片划片裂纹防止
CN210182403U (zh) * 2019-07-26 2020-03-24 厦门三安光电有限公司 一种倒装led芯片及其封装器件
CN111817134A (zh) * 2020-09-03 2020-10-23 武汉云岭光电有限公司 垂直腔面发射激光器及制作方法、耦合装置及制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949024B2 (en) * 2009-02-17 2011-05-24 Trilumina Corporation Multibeam arrays of optoelectronic devices for high frequency operation
US11482835B2 (en) * 2017-07-25 2022-10-25 Lumentum Operations Llc VCSEL device with multiple stacked active regions
US11594860B2 (en) * 2017-11-20 2023-02-28 Ii-Vi Delaware, Inc. VCSEL array layout
US10833483B2 (en) * 2017-12-07 2020-11-10 Lumentum Operations Llc Emitter array having structure for submount attachment
CN115461944A (zh) * 2020-04-27 2022-12-09 苹果公司 具有受控波长的集成垂直发射器结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201544A1 (en) * 2002-04-30 2003-10-30 Chong-Ren Maa Flip chip package
US20070200234A1 (en) * 2006-02-28 2007-08-30 Texas Instruments Incorporated Flip-Chip Device Having Underfill in Controlled Gap
US20070210327A1 (en) * 2006-03-07 2007-09-13 Shin-Etsu Handotai Co., Ltd. Method of fabricating light emitting device and thus-fabricated light emitting device
CN101136535A (zh) * 2006-09-01 2008-03-05 松下电器产业株式会社 半导体激光装置及其制造方法
US20150311292A1 (en) * 2014-04-28 2015-10-29 Applied Materials, Inc. Utilization of angled trench for effective aspect ratio trapping of defects in strain-relaxed heteroepitaxy of semiconductor films
CN108511514A (zh) * 2017-02-28 2018-09-07 英飞凌科技奥地利有限公司 使用芯片外围沟槽进行的半导体晶片划片裂纹防止
CN210182403U (zh) * 2019-07-26 2020-03-24 厦门三安光电有限公司 一种倒装led芯片及其封装器件
CN111817134A (zh) * 2020-09-03 2020-10-23 武汉云岭光电有限公司 垂直腔面发射激光器及制作方法、耦合装置及制作方法

Also Published As

Publication number Publication date
US20220200232A1 (en) 2022-06-23
US11923653B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
US6775906B1 (en) Method of manufacturing an integrated circuit carrier
AU2002213637A1 (en) Method of manufacturing an integrated circuit carrier
US7470995B2 (en) Integrated circuit (IC) carrier assembly with suspension means
US7974102B2 (en) Integrated circuit carrier assembly
CN114665377A (zh) 成角度的倒装凸块布局
US6507099B1 (en) Multi-chip integrated circuit carrier
AU2002210256A1 (en) An integrated circuit carrier
CN115701885A (zh) 具有微透镜部件和触点的光学组件
JP2022029226A (ja) 回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法
US20240234254A9 (en) Integrated circuit device and semiconductor package including the same
US20200402912A1 (en) Fins for enhanced die communication
AU2004203187B2 (en) Method of reducing rigidity of a substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination