CN114664863A - 具有基板嵌入光波导的绝缘体上硅芯片结构和方法 - Google Patents

具有基板嵌入光波导的绝缘体上硅芯片结构和方法 Download PDF

Info

Publication number
CN114664863A
CN114664863A CN202111390802.4A CN202111390802A CN114664863A CN 114664863 A CN114664863 A CN 114664863A CN 202111390802 A CN202111390802 A CN 202111390802A CN 114664863 A CN114664863 A CN 114664863A
Authority
CN
China
Prior art keywords
waveguide
layer
trench
substrate
cladding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111390802.4A
Other languages
English (en)
Inventor
J·R·霍尔特
卞宇生
邵大立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of CN114664863A publication Critical patent/CN114664863A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • G02B6/12009—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides
    • G02B6/12019—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides characterised by the optical interconnection to or from the AWG devices, e.g. integration or coupling with lasers or photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明公开一种具有基板嵌入光波导的绝缘体上硅(SOI)芯片结构和方法。在所述方法中，在形成SOI结构的晶圆接合工艺之前，在块体基板中的沟槽内形成光波导。随后，可执行前段工艺(FEOL)以在硅层中和/或上方形成附加光学装置和/或电子装置。通过在晶圆接合之前将光波导嵌入基板中而不是在FEOL工艺期间形成它，避免了对光波导的核心层的尺寸的严格限制。基板嵌入光波导的核心层可以相对较大，使得截止波长可以相对较长。因此，与FEOL光波导相比，这种基板嵌入光波导为SOI芯片结构带来了不同的功能。

Description

具有基板嵌入光波导的绝缘体上硅芯片结构和方法
技术领域
本发明涉及集成电路(IC)，更具体地，涉及具有至少一个光波导(opticalwaveguide)的绝缘体上硅(silicon-on-insulator；SOI)芯片结构的实施例，以及形成SOI芯片结构的方法的实施例。
背景技术
集成电路(IC)芯片可以结合光学装置和电子装置两者的组合。这种芯片可以是块体(bulk)半导体(例如，块体硅)芯片结构或绝缘体上半导体(例如，绝缘体上硅(SOI))芯片结构。与SOI芯片结构相关联的优点包括但不限于改进的绝缘、改进的辐射容限和降低的寄生电容。与SOI芯片结构相关联的一个缺点涉及将光学装置和电子装置两者集成到同一SOI芯片结构中。具体地，在具有光学装置和电子装置两者的SOI芯片结构中，光波导的核心层的最大尺寸可以受到其他临界尺寸(critical dimensions；CDs)的限制。不幸的是，由于光波导的核心层的尺寸决定了所述光波导的特性，包括截止(cut-off)波长(即，可由波导传播的任何光信号的最大波长)，因此对核心层的尺寸的任何限制也会影响功能性。
发明内容
公开了绝缘体上硅(SOI)芯片结构的实施例。该结构可以包括基板。沟槽可以从该基板的顶面向底面延伸到该基板中。该结构还可以包括在沟槽内的基板嵌入(substrate-embedded)光波导(本文称为第一波导)。第一波导可包括衬设于沟槽内的包覆(cladding)层和在包覆层上的核心(core)层，使得核心层的底面和侧面被包覆层包覆。该结构还可以包括位于该基板的顶面上并横向延伸到该第一波导上面的绝缘层。该结构还可以包括绝缘层上的硅层和一个或多个前段工艺(front-end-of-the-line；FEOL)装置，该前段工艺(FEOL)装置具有硅层中和/或硅层上方(即绝缘层上方)的组件。FEOL装置可包括例如附加光学装置和/或电子装置。
本文还公开了用于形成上述SOI芯片结构的方法实施例。通常，所述方法可以包括提供基板。可以在该衬底中形成从顶面向底面延伸的沟槽。可在该沟槽中形成基板嵌入光波导(本文中称为第一波导)，使得其包括包覆层和核心层。包覆层可以沿该沟槽的底部和侧壁衬设。该核心层可以位于该包覆层上的沟槽内，使得其底部和侧面被该包覆层包覆。绝缘层可以形成在基板的顶面上，使得其覆盖第一波导。在形成该绝缘层之后，可以在该绝缘层上形成硅层。在该绝缘层上形成该硅层之后，可以执行FEOL工艺以形成在硅层中和/或硅层上方(即，绝缘层上方)具有组件的一个或多个FEOL装置(例如，附加光学装置和/或电子装置)。
附图说明
通过以下参考附图的详细描述，本发明将得到更好的理解，这些附图不一定按比例绘制，其中：
图1为具有光学和电子装置区域的芯片结构的横截面图；
图2A至图2B分别示出了具有基板嵌入光波导的绝缘体上硅(SOI)芯片结构的实施例的不同横截面图AA和BB；
图2C为图2A至图2B(如上所述)的横截面图AA和BB方向以及图3A至图3B(如下所述)的示例性布局图；
图3A至图3B分别是不同的横截面图AA和BB，示出了具有基板嵌入光波导的SOI芯片结构的另一实施例；
图4为具有基板嵌入光波导的SOI芯片结构的另一实施例的截面示意图；
图5为所揭示方法实施例的流程图；
图6和图7为根据图5的流程图形成的部分完成结构的横截面图；
图8至图10为根据图5的流程图的工艺流程A形成的部分完成结构的横截面图；以及
图11至图21为根据图5的流程图的工艺流程B形成的部分完成结构的横截面图；
主要组件符号说明
100 绝缘体上硅(SOI)芯片结构
101 基板
102 绝缘层
104 层间介电(ILD)材料
105 浅沟槽隔离(STI)区域
106 硅(Si)层
110 光学装置区域
112 光电探测器
113 硅(Si)波导
114 氮化硅(SiN)波导
120 电子装置区域
122 场效应晶体管(FET)
200.1至200.3 绝缘体上硅(SOI)芯片结构
201 基板
202 绝缘层
203 蚀刻停止层
204 层间介电(ILD)材料
205 浅沟槽隔离(STI)区域
206 硅(Si)层
210 光学装置区域
212 光电探测器
213 第三波导
214a,214b 第二波导
220 电子装置区域
222 场效应晶体管(FET)
250 第一波导
251 包覆层
251l 下包覆层
251u 上包覆层
252 核心层
253 波导延伸件
255 沟槽
259 V型槽/凹槽
260 绝缘区域
265 附加沟槽
281 底面
282,283 顶面
289 中段工艺(MOL)接触件
290 光纤
291 包覆层
292 核心层
502,504,506,508 工艺步骤
510,512,514,516 工艺步骤
518,520,522,524 工艺步骤
526,528,530,540 工艺步骤
801 包覆材料
901 核心材料
1101 包覆材料
1201 保护掩模
1301 核心材料
1601 附加包覆材料
dtrench 深度
tcladding,tsub 厚度
wcore,wtrench 宽度。
具体实施方式
如上所述，与绝缘体上硅(SOI)芯片结构相关的优点包括但不限于改进的绝缘、改进的辐射耐受性和降低的寄生电容。与SOI芯片结构相关联的一个缺点涉及将光学装置和电子装置两者集成到同一SOI芯片结构中。具体地，在具有光学装置和电子装置两者的SOI芯片结构中，光波导的核心层的最大尺寸可以受到其他临界尺寸(CDs)的限制。
例如，图1为示例性SOI芯片结构100的横截面图。SOI芯片结构100包括：基板101(例如，硅(Si)基板)；基板101上的绝缘层102(例如，埋置氧化(buried oxide；BOX)层)；以及绝缘层102上的Si层106。SOI芯片结构100包括具有光学装置区域110和电子装置区域120的多个装置区域。
可选地，Si层106在光学装置区域110中相对较厚，并且在电子装置区域120中相对较薄。光学装置区域110可以包括绝缘层102上方的一个或多个光学装置。这种光学装置可以包括例如一个或多个Si波导113(其中，每个Si波导具有图案化至Si层106中的Si核心层)，一个或多个氮化硅(SiN)波导114(其中，每个SiN波导在高于Si波导113的水平以上的浅沟槽隔离(shallow trench isolation；STI)区域105上具有SiN核心层)，一个或多个光电探测器112(其中，各光电探测器112在Si层106内和Si层106上方都具有组件)，一个或多个光调制器等。电子装置区域120可以包括一个或多个电子装置。此类电子装置可包括互补金属氧化物半导体(CMOS)装置(例如一个或多个场效应晶体管(FETs)122)和各种其他电子装置(例如，主动或被动半导体装置等)。光学和电子装置可以由层间介电(interlayerdielectric；ILD)材料104覆盖。ILD材料104可以具有平面顶面。中段工艺(MOL)接触件可根据需要垂直地通过ILD材料104延伸至一个或多个光学和/或电子装置。
在这样的SOI芯片结构100中，Si波导113的核心层的最大高度受到与Si层106相关联的临界尺寸(CD)的限制。具体地，Si波导113的核心层的最大高度受到光学装置区域110内的Si层的最大允许高度的限制。此外，SiN波导114的SiN核心层的最大高度至少部分地受到与MOL接触件相关联的临界尺寸(CD)的限制。具体而言，MOL接触件中的一个CD是最大允许高度，所述高度被设置为最小化接触电阻。由于MOL接触件具有最大高度，由于MOL接触件和延伸通过那些MOL接触件的ILD材料104具有共面(co-planar)顶面，并且由于SiN波导114的SiN核心层嵌入ILD材料104中，然后，SiN核心层的最大高度可以不大于光学装置区域110内的Si层106顶部上方的ILD材料104的高度。不幸的是，由于光波导的核心层的尺寸决定了光波导的特性，包括截止波长(即，可由波导传播的任何光信号的最大波长)，因此对核心层的尺寸的任何限制也会影响功能性。
鉴于前文所述，本文公开了具有基板嵌入光波导的绝缘体上硅(SOI)芯片结构的实施例。本文还公开了用于形成SOI芯片结构的方法实施例。在方法实施例中，在形成SOI结构的晶圆接合工艺之前，在块体基板中的沟槽内形成基板嵌入光波导(本文中称为第一波导)。随后，可以执行前段工艺(FEOL)处理以在硅层中和/或上方形成附加光学装置和/或电子装置。通过在晶圆接合之前而不是在FEOL处理期间将光波导嵌入基板中，避免了对光波导的核心层的尺寸的严格限制。基板嵌入光波导的核心层可以相对较大，故截止波长可以相对较长。因此，与任何FEOL光波导相比，这种基板嵌入光波导可为SOI芯片结构带来不同的功能。此外，由于基板嵌入光波导的核心层相对较大，因此可以实现与芯片外(off-chip)光纤的改进的耦合
更具体地，本文公开了绝缘体上硅(SOI)芯片结构200.1-200.3的各种实施例，每个实施例包括至少一个第一波导250，特别是一个基板嵌入光波导。具体而言，图2A至图2B分别为示出绝缘体上硅(SOI)芯片结构200.1的不同横截面图AA和BB，图2C为示出横截面图AA和BB的方向的示例性布局图。图3A至图3B分别为示出替代SOI芯片结构200.2的不同横截面图AA和BB。应当注意，图3A和图3B的横截面图AA和BB中的方向基本上与图2C中所示的方向相同。图4为又一替代SOI芯片结构200.3的横截面图AA。
SOI芯片结构200.1-200.3可以包括基板201。基板201可以是例如硅(Si)基板。或者，基板201可以是适合于SOI芯片结构的任何其他基板。基板201可以具有底面281和与底面相对的顶面282。底面281和顶面282基本上可以是平面的并且彼此平行。从基板201的底面281到基板20的顶面282测量的基板201的厚度(tsub)可以在例如1微米(μm)到10μm甚至更大的范围内(例如，50μm、100μm、150μm、200μm或更大)。
SOI芯片结构200.1-200.3还可以包括至少一个第一波导250，尤其是基板嵌入光波导。具体地，沟槽255可以从顶面282向底面281延伸到基板201中。沟槽255的尺寸(包括沟槽255的深度(dtrench)，如从基板201的顶面282到沟槽255的底面所测量)可根据基板201的特定应用和厚度(tsub)而变化。例如，在一些实施例中，沟槽255可以相对较浅(例如，沟槽255的深度可以小于基板201的厚度的1/4)。在其他实施例中，沟槽255可以相对较深(例如，沟槽255的深度可以大于基板201的厚度的1/4、1/2、3/4等)。因此，取决于基板201的厚度，沟槽255的深度可以从小于1微米(μm)到10μm甚至更大(例如，50μm、100μm、150μm、200μm或更高)。
第一波导250可至少主要地包含在沟槽255中。也就是说，第一波导250可以包括包覆层251。包覆层可以沿沟槽255的底面和侧壁衬设。第一波导250还可以包括以包覆层251的水平部分为中心并横向被包覆层251包围的核心层252。因此，核心层252的底面和侧面被包覆层251包覆。应当理解，核心层252的尺寸将取决于沟槽255的尺寸以及包覆层251的厚度(tcladding)而变化。例如，如果沟槽255的深度(dtrench)约为60μm，沟槽的宽度(wtrench)约为60μm，包覆层251的厚度(tcladding)约为20μm，则核心层252的宽度(wcore)约为20μm，且核心层252(hcore)的高度约为40μm。
在任何情况下，第一波导250的包覆层251可以由具有第一折射率的包覆材料制成，且核心层252可以由具有大于第一折射率的第二折射率的核心材料制成，以允许光信号通过波导250传播。在一些实施例中，包覆层251的包覆材料可以是折射率小于2.0且更具体地小于1.6的氧化物材料，例如二氧化硅。在其他实施例中，包覆层251的包覆材料可以是不同的氧化物材料或具有类似低折射率的一些其他合适的包覆材料，特别是具有小于核心材料的第二折射率的第一折射率。在一些实施例中，第一波导250的核心层252的核心材料可以是折射率大于2.0的氮化物材料，例如氮化硅(SiN)。在其它实施例中，核心层252的核心材料可以是氧化物材料，其不同于用于包覆材料的材料，并且类似地具有相对高的折射率。例如，在一些实施例中，核心层252的核心材料可以是折射率约为2.2或更高的氧化铌(niobium oxide；NbO)。在其他实施例中，核心层252的核心材料可以是具有类似高折射率的任何其他合适的核心材料，特别是具有大于包覆材料的第一折射率的第二折射率的核心材料。
如下文关于方法更详细地讨论的，在一些实施例中，包覆层251可以是沿着沟槽255的底面和侧壁衬设的连续或单层的包覆材料。在其它实施例中，包覆层251可以是多层包覆层。例如，包覆层251可以包括覆盖沟槽255的底面的下包覆层251l。核心层252的底面可紧邻下包覆层251l、比下包覆层251l窄且基本上以下包覆层251l为中心，使得下包覆层251l的外缘横向延伸超出核心层252的侧面。包覆层251还可包括上包覆层251u，其位于下包覆层251l的外缘上方且紧邻下包覆层251l的外缘，并且沿着沟槽255的侧壁向上延伸，使得其进一步横向定位在沟槽255的侧壁与核心层252的侧壁之间并与之紧邻。在一些实施例中，下包覆层251l和上包覆层251u可以由相同的包覆材料制成(参见上文对包覆材料的讨论)。在其它实施例中，下包覆层251l和上包覆层251u可以由不同的包覆材料制成(只要两者的折射率都小于核心材料的折射率)(也可参见上文对包覆材料的讨论)
SOI芯片结构200.1-200.3可进一步包括在基板201的顶面282上的绝缘层202。绝缘层202可以是例如二氧化硅层(本文中也称为埋置氧化物(BOX)层)或任何其它合适的绝缘层。应当注意，绝缘层202的厚度可以根据应用和技术节点而变化。例如，绝缘层202的厚度可以在小于100nm到0.5μm或更高(例如，大约2μm)的范围内。绝缘层202可以覆盖基板201的顶面282，并且可以进一步横向延伸到基板201内的任何嵌入结构上面(例如，在每个第一波导250上面)。
SOI芯片结构200.1-200.3可以具有一个或多个不同的装置区域。装置区域可以包括例如电子装置区域220和光学装置区域210。SOI芯片结构200.1-200.3还可以包括绝缘层202上的硅层206(特别是单晶硅层)，并在每个装置区域中横向延伸并覆盖绝缘层202。在一些实施例中，Si层206在电子装置区域220内可以比在光学装置区域210内更薄。例如，在一些实施例中，电子装置区域220内的硅层206的厚度可以在10nm和100nm之间(例如，大约88nm)，并且光学装置区域210内的硅层206的厚度可以在125nm和175nm之间(例如，大约150nm或160nm)。
SOI芯片结构200.1-200.3还可以包括绝缘区，特别是Si层206内的浅沟槽隔离(STI)区域205。STI区域205可包括完全穿过Si层206延伸至绝缘层202的浅沟槽。每个浅沟槽都可以填充一层或多层绝缘材料。STI区域205的绝缘材料可以是二氧化硅或任何其他合适的绝缘材料。应当注意，如果Si层206在光学装置区域210内比在电子装置区域220中更厚，则光学装置区域210内的STI区域205也将更厚。STI区域205可以在处理期间被图案化，以便它们根据需要在各种装置区域内和各种装置区域之间限定绝缘装置的边界。一个STI区域205可以具体地位于光学装置区域210中的Si层206内并且在第一波导250上方对准。STI区域205和绝缘层202可以为第一波导250提供附加包覆。
SOI芯片结构200.1-200.2还可以在电子装置区域220中包括一个或多个前段工艺(FEOL)电子装置。示例性FEOL电子装置可包括主动半导体装置和/或被动半导体装置。主动半导体装置可以包括例如互补金属氧化物半导体(CMOS)装置(例如，如图所示的一个或多个场效应晶体管(FET)222)或任何其他合适类型的主动半导装置。被动半导体装置可以包括电阻器、电容器等。此类FEOL电子装置在本领域中是众所周知的，因此，从本说明书中省略了其细节，以便允许读者关注所公开实施例的显著方面。
如上所述，第一波导250(即，基板嵌入光波导)可以位于光学装置区域210中的基板101内。可选地，SOI芯片结构200.1-200.3还可以包括一个或多个FEOL光学装置，其也在光学装置区域210内但在绝缘层202上方。可并入SOI芯片结构200.1-200.3中的示例性FEOL光学装置包括以下任一项：一个或多个第二波导214a-214b、一个或多个第三波导213、一个或多个光电探测器212、和/或任何其它合适的FEOL光学装置。
更具体地，SOI芯片结构200.1-200.3可以包括第三波导213。第三波导213可以是Si光波导，其包括Si核心，Si核心包括Si层206的一部分，并且具有由STI区域205定义的长度和宽度尺寸。第三波导213的核心层的尺寸(例如，特别是高度和宽度)可以显著小于第一波导250的核心层的尺寸(另请参见下面对临界尺寸(CD)的讨论)。第三波导213的包覆层可以由紧邻Si核心层的介电材料构成(例如，在横向相邻的STI区域中，在下面的绝缘层202中，以及在上方的ILD材料204中)。SOI芯片结构200.1-200.3还可以包括其他类型的FEOL光学装置，例如光电探测器212(例如，锗光电探测器)和/或光信号调制器。这些FEOL光学装置中的每一个可以包括光学装置区域210内的Si层206的部分。光电探测器和光信号调制器在本领域中是众所周知的，因此，从本说明书中省略了这些装置的细节，以便允许读者关注所公开的实施例的显著方面。
SOI芯片结构200.1-200.3还可以包括共形蚀刻停止层203，其覆盖一些FEOL光学装置，例如第三波导213、光电探测器212和光学装置区域210内的调制器。蚀刻停止层203可进一步覆盖电子装置区域220中的FEOL电子装置以及装置区域210、220内和装置区域210、220之间的STI区域205。蚀刻停止层203可以是例如氮化硅(SiN)蚀刻停止层。
SOI芯片结构200.1-200.3还可包括光学装置区域210内的一个或多个第二波导214a-214b。用于各第二波导214a-214b的核心层可以在蚀刻停止层203上方并且在STI区域205上方对准(如下面更详细地讨论的)。各第二波导214a-214b的核心层的尺寸(例如，特别是高度和宽度)可以显著小于第一波导250的核心层的尺寸(也可参见下面对临界尺寸(CD)的讨论)。SOI芯片结构200.1-200.3还可以包括在蚀刻停止层203上的一层或多层层间介电(ILD)材料204，并且横向延伸到各第二波导214a-214b的核心层上面并覆盖核心层。ILD材料204可以包括例如掺杂硅玻璃(例如，磷硅酸盐玻璃(PSG)或硼磷硅酸盐玻璃(BPSG))、二氧化硅或任何其他合适的ILD材料。在任何情况下，此ILD材料204应具有相对较低的折射率(例如，低于2.0的折射率)以允许其用作第二波导214a-214b的包覆材料。ILD材料204可具有平面顶面283，其基本上平行于基板201的平面底面和顶面281-282。
各第二波导214a-214b的核心层的折射率可以大于周围介电材料的折射率(例如，下面的STI区域205中的绝缘材料以及侧面和上面的ILD材料204)。在一些实施例中，各第二波导214a-214b的核心层可以是折射率大于2.0的SiN。
第一波导250的核心层252(即，基板嵌入光波导的核心层252)可以是具有第一端的细长结构。类似地，各第二波导214a-214b的核心层可以是具有第二端的细长结构。在一些实施例中，第二波导中的一个的核心层的第二端中的一个(例如，参见第二波导214a)可以覆盖第一波导250的核心层252的第一端中的一个(例如，参见图2C的布局图)。这种配置潜在地实现了两个波导之间(即，第一波导250和第二波导214a之间)的倏逝波(evanescent-wave)耦合。本领域技术人员将认识到，“波导之间的倏逝波耦合”是指将两个波导放置在足够接近的位置，使得由波导产生的倏逝场在相邻波导中激发一个波。然而，取决于两个波导(即，在第一波导250和第二波导214a中)中的核心和包覆材料，并且进一步取决于两个波导的核心层之间的分隔距离，可能无法实现倏逝波耦合。在这种情况下，SOI芯片结构，特别是SOI芯片结构200.2和200.3可以进一步包括波导延伸件(waveguideextender)253。波导延伸件253可穿过STI区域205和绝缘层202向下延伸至第一波导250的核心层252，使得第一波导250的核心层252的第一端和第二波导214a的核心层的第二端各自接触波导延伸件253(如图所示)，从而提供所需的耦合。或者，波导延伸件253可以仅部分地延伸穿过STI区域205和(可选地)绝缘层202，使得波导延伸件253到第一波导250的核心层252的第一端的接近度足以实现倏逝波耦合。波导延伸件253可例如由与第一波导250的核心层252相同的核心材料、与第二波导214a的核心层相同的核心材料或一些其他合适的核心材料制成。
或者，第一波导250的核心层252和第二波导的核心层(例如，参见第二波导214b)可以完全偏移。例如，如图所示，第二波导214b的核心层的任何部分都不覆盖第一波导250的核心层。
可选地，SOI芯片结构(例如，参见图4的SOI芯片结构200.3)还可以包括一个或多个附加绝缘区域260，特别是电子装置区域220内的一个或多个基板嵌入绝缘区域。例如，基板201可以具有附加沟槽265。附加沟槽265可以位于电子装置区域220内，并且与沟槽255一样，可以从基板201的顶面282向底面281延伸。附加沟槽265的尺寸(包括从基板201的顶面282到附加沟槽265的底面量测的附加沟槽265的深度)可以根据基板201的特定应用和厚度(tsub)而变化。例如，在一些实施例中，附加沟槽265可以相对较浅(例如，附加沟槽的深度可以小于基板201的厚度的1/4)。在其它实施例中，附加沟槽265可以相对较深(例如，附加沟槽265的深度可以大于基板201的厚度的1/4、1/2、3/4等)。因此，取决于基板201的厚度，附加沟槽265的深度可以从小于1微米(μm)到10μm或更大(例如，50μm、100μm、150μm、200μm或更大)。在任何情况下，沟槽255和265的底部可以位于基板201的顶面282下方的同一水平处(如图所示)。或者，沟槽255和265的底部可以位于基板201的顶面282下方的不同水平处。绝缘材料可填充附加沟槽265，从而形成绝缘区域260(即，基板嵌入绝缘区域)。填充附加沟槽265的绝缘材料例如可以是与用于包覆层251的包覆材料相同的材料(或者，如果适用，是用于多层包覆层的下层或上层的相同包覆材料)。这样的基板嵌入绝缘区域可以降低寄生电容。此外，当/如果电子装置区域220中的电子装置将用于射频(RF)应用时，具有对准在电子装置下方的基板嵌入绝缘区域260(如图4的SOI芯片结构200.3中所示)可以提供改进的谐波降低。应当注意，通过在特定芯片组件下面采用局部基板嵌入绝缘区域，可以消除在一些技术中对厚绝缘层202(即，厚BOX层)的需要。
SOI芯片结构200.1-200.3还可包括中段工艺(MOL)接触件289。这些MOL接触件289可根据需要垂直地通过ILD材料204延伸到光学和电子装置。例如，MOL接触件289可以落在光电探测器212、FET 222等的端子上。
在SOI芯片结构200.1-200.3中，第三波导213(例如，Si光波导)的核心层的最大高度受到与Si层206相关联的临界尺寸(CD)的限制。具体地，第三波导213的核心层的最大高度受到光学装置区域210内的Si层206的最大允许高度的限制。如上所述，光学装置区域210内的Si层206的厚度可以在125nm和175nm之间(例如，大约150nm或160nm)。此外，各第二波导214a-214b的核心层的最大高度至少部分地受到与MOL接触件289相关联的临界尺寸(CD)的限制。具体地，MOL接触件289中的一个CD是最大允许高度，其被设置为最小化接触电阻。由于MOL接触件289具有最大高度，由于MOL接触件和那些MOL接触件延伸通过的ILD材料204具有共面顶面，并且由于各第二波导214a-214b的核心层嵌入ILD材料204中，因此可以改变各个第二波导214a-214b的核心层的最大高度不大于光学装置区域210内的Si层206顶部上方的ILD材料204的高度。例如，在一些实施例中，STI区域205上方的各第二波导214a-214b(例如，各SiN波导)的核心层的最大高度可以是300nm。由于波导的核心层的尺寸决定了这些波导的特性，包括截止波长(即，可由波导传播的任何光信号的最大波长)，对任何第二波导214a-214b或第三波导213的核心层的尺寸施加的上述限制也限制了它们的功能性。然而，由于第一波导250嵌入在基板201内，因此它不受与前段工艺(FEOL)或中段工艺(MOL)特征相关联的CD的限制。因此，第一波导250的核心层252的尺寸(取决于基板201的厚度，可以潜在地以几十微米或几百微米(μm)来测量)可以显著大于任何第二波导214a-214b和/或第三波导213的核心层的尺寸(通常为测量单位为数百纳米(nm)。因此，第一波导250将比任何第二波导214a-214b或第三波导213具有显著更高的截止波长，并且将与第二波导和第三波导相比为SOI芯片结构带来不同的功能。
此外，由于第一波导250的核心层252相对较大，因此可以实现与芯片外光纤的改进耦合。更具体地，如图2B和图3B中所示，SOI芯片结构200.1-200.3还可在一侧包括基板201中的V形槽259。V形槽259可被配置成容置芯片外光纤290。光纤290可以包括圆柱形核心层292和缠绕在核心层292周围的包覆层291。如上所述，第一波导250的核心层252的一个第一端可以对准在第二波导214a的核心层的一个第二端下方。在这种情况下，第一波导250的核心层252的相对第一端可以延伸到凹槽259并暴露在凹槽259，使得第一波导250的核心层252和光纤290的核心层292为端到端对准。由于第一波导250的核心层252的尺寸可以相对较大，所以核心层252可以设计成具有一个或多个尺寸(例如，高度或者高度和宽度)，其匹配或至少近似于光纤的核心层292的相应尺寸，从而改善芯片外光纤和芯片上(on-chip)波导之间的耦合。
参考图5的流程图，本文还公开了用于形成绝缘体上硅(SOI)芯片结构的方法实施例，芯片结构具有至少一个基板嵌入波导(例如，如图2A至图4所示以及上述详细描述的)。
所述方法可包括提供基板201(参见工艺步骤502和图6)。此基板201可以是例如硅(Si)基板。或者，基板201可以是适合于SOI芯片结构的任何其他基板。基板201可以具有底面281和与底面相对的顶面282。底面281和顶面282基本上可以是平面的并且彼此平行。
所述方法还可以包括将第一波导250嵌入光学装置区域210中的基板201内，并且可选地，同时将绝缘区域260嵌入电子装置区域220中的基板201内。
具体而言，使用传统的光刻图案化和蚀刻工艺，可以在基板201中形成一个或多个沟槽，使得每个沟槽从顶面282向基板201的底面281延伸(参见工艺步骤504和图7)。
例如，在工艺步骤504，可以对第一波导250的沟槽255进行图案化和蚀刻。沟槽255的深度(dtrench)(如从基板201的顶面282到沟槽255的底部所测量的)可以根据期望的应用而预定。例如，沟槽255的深度可以从小于1微米(μm)到10μm甚至更大(例如，50μm、100μm、150μm、200μm或更高)。
任选地，在工艺步骤504处，用于绝缘区域260的附加沟槽265可同时被图案化和蚀刻。附加沟槽265的深度(如从基板201的顶面282到沟槽255的底部所测量的)可以根据期望的应用而预定。例如，附加沟槽265的深度可以从小于1微米(μm)到10μm或更大(例如，50μm、100μm、150μm、200μm或更大)。在任何情况下，沟槽255和265的底部可以位于基板201的顶面282下方的同一水平处(如图所示)。或者，沟槽255和265的底部可以位于基板201的顶面282下方的不同水平处。
所述方法可进一步包括在沟槽255内形成至少一个第一波导250(即，基板嵌入光波导)，并且如果适用，同时在附加沟槽265内形成绝缘区域260(即，基板嵌入绝缘区域)(参见工艺步骤506)。在沟槽255内形成第一波导250，并且如果适用，在附加沟槽265内同时形成绝缘区域260，可以使用任意数量的不同工艺流程进行，包括但不限于工艺流程A和工艺流程B，其在流程图中示出并且更详细地描述详情如下。
例如，参考工艺流程A，第一波导250的包覆材料801可以共形地沉积在基板101的顶面282上面并进入沟槽(参见工艺步骤508和图8)。具体地，可以沉积共形包覆层，使得其在不挤压或填充沟槽255的情况下沿着沟槽255的侧壁和底部衬设。例如，如果沟槽255的深度(dtrench)约为60μm，且沟槽的宽度(wtrench)约为60μm，则包覆层251的厚度(tcladding)可约为20μm，以便为核心层留下足够的空间(例如，约20μm)。接着，用于第一波导250的核心材料901可以沉积到包覆材料801上，以便填充沟槽255内的剩余空间(参见工艺步骤510和图9)。然后可以执行抛光处理(例如，常规的化学机械抛光(chemical mechanical polishing；CMP)工艺)，以便从基板201的顶面282移除包覆材料801和核心材料901(参见工艺步骤512和图10)。结果，第一波导250包括包覆层251和核心层252。包覆层251衬设于沟槽255的底面和侧壁。核心层252以包覆层251的水平部分为中心并且横向地被包覆层251包围。使用工艺流程A产生包覆层251，包覆层251是沿着沟槽255的底面和侧壁衬设并且围绕核心层252的底面和侧面的连续或单层的包覆材料。
当使用工艺流程A同时形成绝缘区域260时，包覆材料(如下文更详细讨论的)应为合适的绝缘材料。在这种情况下，用于绝缘区域260的附加沟槽265的宽度应当小于用于第一波导250的沟槽255的宽度。更具体地，附加沟槽265的宽度应该是，当第一波导250的包覆材料沉积时，它可以完全填充附加沟槽265(如图所示)。或者，附加沟槽265的宽度应使得当用于第一波导250的包覆材料沉积时，其可以在附加沟槽265的顶部夹止(pinch off)，从而留下封装在附加沟槽265内的空间(例如，气隙、充气间隙、空隙等)(未示出)。因此，当在工艺步骤512执行最终CMP工艺时，完成绝缘区域260。
或者，参考工艺流程B，用于第一波导250的下包覆层的包覆材料1101可以沉积在基板101的顶面282上面并沉积到沟槽中(参见工艺步骤514和图11)。具体而言，包覆材料1101可沉积以使其填充沟槽255。接着，可以执行抛光处理(例如，常规的CMP处理)以从基板201的顶面282上方移除包覆材料1101。包覆材料1101可进一步凹陷至沟槽255内的所需深度(参见工艺步骤516和图12)。在工艺步骤516处的包覆材料1101的凹陷导致覆盖沟槽255的底面的下包覆层251l的形成。在一些实施例中，包覆材料1101可以凹陷，使得下包覆层的厚度至少为20μm。随后，核心材料1301可以沉积在部分完成的结构上面，以便完全填充沟槽255的上部(参见工艺步骤518和图13)。然后可以执行抛光处理(例如，常规的CMP处理)以从基板201的顶面282上方移除核心材料1301，将其留在沟槽255的上部内(参见工艺步骤520和图14)。接着，沟槽255的上部内的核心材料1301可以被图案化(例如，使用传统的光刻图案化和选择性蚀刻工艺)，使得用于第一波导250的核心层252基本上保持在下包覆层251l的中心(参见工艺步骤522和图15)。如图所示，在工艺步骤522之后，下包覆层251l的外缘将横向延伸超出核心层252的侧面，且核心层252的侧面将与沟槽255的侧壁物理地分离一个间隔。在一些实施例中，核心材料1301可被图案化，使得所得核心层252的侧面与沟槽255的侧壁分离至少20μm。然后可沉积附加包覆材料1601以填充核心层252的侧面与沟槽255的侧壁之间的间隔(参见工艺步骤524和图16)。在沉积附加包覆材料1601之后，可执行另一抛光(例如，常规的CMP)工艺以从基板201的顶面282上方移除附加包覆材料1601(参见工艺步骤526和图17)。CMP工艺形成上包覆层251u，其位于下包覆层251l的外缘上方并与之紧邻，并且沿着沟槽255的侧壁向上延伸，使得其进一步横向定位在沟槽255的侧壁和核心层252的侧面之间并与之紧邻。使用工艺流程B产生多层包覆层251。
工艺流程B也可用于同时在附加沟槽265内形成绝缘区域260。在这种情况下，包覆材料1101和附加包覆材料1601两者都应该是合适的绝缘材料。在工艺流程B中，包覆材料1101可在工艺步骤514处沉积以使其同时填充沟槽255和附加沟槽265。任选地，为了在随后的处理期间(例如，在工艺步骤516的包覆材料1101的凹陷期间)保护附加沟槽265内的包覆材料1101，可以在其上形成保护掩模1201(参见图12)。在工艺步骤516使包覆材料1101凹陷之后，可以移除保护掩模1201。在工艺步骤522，核心材料1301的蚀刻可以是选择性的，使得在附加沟槽265内的包覆材料1101的蚀刻最小化。如有必要，在工艺步骤524处沉积附加包覆材料1601可重新填充附加沟槽265。工艺步骤526处的CMP工艺可导致在附加沟槽265内完成绝缘区域260。
在工艺流程A或工艺流程B中，第一波导250的包覆材料可以具有第一折射率，且第一波导250的核心材料可以具有大于第一折射率的第二折射率，以允许光信号通过波导250传播。在一些实施例中，包覆材料可以是折射率小于2.0且更具体地小于1.6的氧化物材料，例如二氧化硅。在其他实施例中，包覆材料可以是不同的氧化物材料或具有类似低折射率的一些其他合适的包覆材料，特别是具有小于核心材料的第二折射率的第一折射率。应当注意，在工艺流程B中，包覆材料1101和附加包覆材料1601可以相同或不同，使得下包覆层251l和上包覆层251u相同或不同。在任何情况下，包覆材料1101和附加包覆材料1601的折射率应小于核心材料的折射率。在一些实施例中，核心材料可以是折射率大于2.0的氮化物材料，例如氮化硅(SiN)。在其它实施例中，核心材料可以是氧化物材料，其不同于用于包覆材料的材料，并且类似地具有相对高的折射率。例如，在一些实施例中，核心材料可以是折射率约为2.2或更高的氧化铌(NbO)。在其他实施例中，核心材料可以是具有类似高折射率的任何其他合适的核心材料，特别是具有大于包覆材料的第一折射率的第二折射率。
关于图17所示的部分完成的结构，其余的工艺步骤在附图中示出。然而，应当理解，也可以针对图10中所示的部分完成的结构来执行这些相同的工艺步骤。
具体而言，所述方法还可以包括在基板201的顶面282上形成绝缘层202，使得其覆盖其中的任何嵌入结构，包括第一波导250和绝缘区域260(参见工艺步骤528和图18)。绝缘层202例如可以是二氧化硅层(本文中也称为埋置氧化物(BOX)层)。绝缘层202的沉积厚度可以根据应用和技术节点而变化。例如，可以沉积绝缘层202以便具有从小于100nm到0.5μm或更高(例如，大约2μm)的厚度。应当注意，通过局部形成基板嵌入绝缘区域，可以消除在一些技术中沉积厚绝缘层202(即，厚BOX层)的需要。
所述方法还可以包括在绝缘层202上形成硅层206(特别是单晶硅层)，以形成SOI结构(参见工艺步骤530和图19)。硅层206的形成可以使用常规的晶圆接合(bonding)工艺来实现。例如，附加的硅基板可接合到绝缘层202的顶面(例如，使用智能切割或其它合适的晶圆接合工艺)。然后可采用抛光工艺(例如，传统的CMP工艺)或其它合适工艺以将硅层206减小至所需厚度。如上所述，关于SOI芯片结构，在一些实施例中，Si层106在电子装置区域220内可以比在光学装置区域210内更薄。例如，在一些实施例中，电子装置区域220内的硅层206的厚度可以在50nm和100nm之间(例如，大约88nm)，并且光学装置区域210内的硅层206的厚度可以在125nm和175nm之间(例如，大约150nm或160nm)。在本领域中，用于改变一个区域内的层相对于另一个区域的厚度的各种技术是众所周知的，因此，从本说明书中省略了这些技术的细节，以便允许读者关注所公开方法的显著方面。
所述方法还可以包括在Si层206内形成隔离区域，特别是浅沟槽隔离(STI)区域205(见图20)。例如，可以形成浅沟槽(例如，使用传统的光刻图案和蚀刻技术)，使它们完全通过Si层206延伸到绝缘层202。每个浅沟槽都可以填充一层或多层绝缘材料。STI区域205的绝缘材料可以是二氧化硅或任何其他合适的绝缘材料。应当注意，如果Si层206在光学装置区域210内比在电子装置区域220中更厚，则光学装置区域210内的STI区域205也将更厚。可选地，可以在STI形成后减小电子装置区域中的STI和Si的厚度。在任何情况下，STI区域205可以在各个装置区域内和各个装置区域之间的硅层中进行图案化，以便它们定义装置区域的边界，且以便它们根据需要绝缘装置。一个STI区域205可以具体地位于光学装置区域210中的Si层206内并且在第一波导250上方对准。STI区域205和绝缘层202可以为第一波导250提供额外的包覆。
任选地，所述方法还可以包括形成波导延伸件253以增强第一波导250和随后将在下面讨论的工艺步骤540形成的第二波导之间的耦合(参见图21)。具体地，可以形成开口(例如，光刻图案化和蚀刻)，使得开口垂直地延伸穿过STI区域205和绝缘层202，并且暴露第一波导250的核心层252的顶部。例如，可以使用与用于第一波导250的核心层252相同的核心材料或将用于第二波导的核心层相同的核心材料填充开口，从而形成波导延伸件253。可选地，开口可以仅延伸到核心层252的水平之上的某个深度，但是足够接近其以使得能够与在其中形成的波导延伸件253进行倏逝波耦合。
所述方法还可以包括执行前段工艺(FEOL)，以在电子装置区域220中的光学装置区域210和/或一个或多个电子装置中形成一个或多个附加光学装置中的任何一个或多个(参见工艺步骤540和图2A至图2C，图3A至图3B，图4)。可在工艺步骤540处形成的示例性FEOL电子装置可以包括主动半导体装置和/或被动半导体装置。主动半导体装置可以包括例如互补金属氧化物半导体(CMOS)装置(例如，如图所示的一个或多个场效应晶体管(FET)222)或任何其他合适类型的主动半导体装置。被动半导体装置可包括电阻器、电容器等。可并入SOI芯片结构200.1-200.3的示例性FEOL光学装置包括以下任一项：一个或多个第二波导214a-214b(例如，SiN波导)、一个或多个第三波导213(例如Si波导)、一个或多个光电探测器212(例如锗光电探测器)、和/或任何其他合适的FEOL光学装置。形成这种FEOL电子和光学装置的技术在本领域是众所周知的，因此，为了使读者能够关注所公开实施例的显著方面，本说明书省略了其细节。
在FEOL工艺完成之后，可以在部分完成的结构上面形成一层或多层层间介电(ILD)材料204，并且可以执行抛光工艺(例如，常规的CMP工艺)。ILD材料204可以是例如掺杂的硅玻璃(例如，磷硅酸盐玻璃(PSG)或硼磷硅酸盐玻璃(BPSG))、二氧化硅或任何其他合适的ILD材料。在任何情况下，ILD材料204应具有相对较低的折射率(例如，低于2.0的折射率)，以允许其用作第二波导214a-214b的包覆材料。所述方法还可包括形成中段工艺(MOL)接触件289。这些MOL接触件289可以根据需要垂直地穿过ILD材料204延伸到光学和电子装置。例如，MOL接触件289可以落在光电探测器212、FET 222等的端子上。
应当注意，在所述方法中，第三波导213(例如，Si光波导)的核心层的最大高度将受到与Si层206相关联的临界尺寸(CD)的限制。具体地，第三波导213的核心层的最大高度将受到光学装置区域210内的Si层206的最大允许高度的限制。此外，各第二波导214a-214b的核心层的最大高度将至少部分地受到与MOL接触件289相关联的临界尺寸(CD)的限制。具体地，MOL接触件289中的一个CD是最大允许高度，其被设置为最小化接触289电阻。由于MOL接触件289具有最大高度，由于MOL接触件和那些MOL接触件延伸通过的ILD材料204具有共面顶面，并且由于各第二波导214a-214b的核心层嵌入ILD材料204内，然后，各第二波导214a-214b的核心层的最大高度可以不大于光学装置区域210内的Si层206顶部上方的ILD材料204的高度。例如，在一些实施例中，STI区域205上方的各第二波导214a-214b(例如，每个SiN波导)的核心层的最大高度可以是300nm。由于波导的核心层的尺寸决定了这些波导的特性，包括截止波长(即，可由波导传播的任何光信号的最大波长)，上述对第二波导214a-214b和第三波导213的核心层的尺寸的限制也限制了它们的功能。然而，由于第一波导250嵌入在基板201内，因此它不受与前段工艺(FEOL)或中段工艺(MOL)特征相关联的CD的限制。因此，可以形成第一波导250的核心层252，使得其尺寸(可以根据基板201的最终厚度以几十微米或几百微米(μm)的单位测量)显著大于任何第二波导214a-214b和/或第三波导213的核心层的尺寸(通常测量单位为数百纳米(nm))。因此，所述方法可以产生具有多个波导(例如，第一波导250、第二波导214a-214b和第三波导213)的SOI芯片结构，并且第一波导250可以具有显著高于任何第二波导214a-214b或第三波导213的截止波长，因此，与第二波导和第三波导相比，将给SOI芯片结构带来不同的功能。
应当理解，本文中使用的术语是为了描述所公开的结构和方法，而不是限制性的。例如，如本文所使用的，除非上下文另有明确指示，否则单数形式“一”、“一个”和“该”也意图包括复数形式。此外，如本文所使用的，术语“包括”、“包含”、“包括有”和/或“包含有”指定所述特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其组合的存在或添加。此外，如本文所使用的，诸如“右”、“左”、“垂直”、“水平”、“顶”、“底”、“上部”、“下部”、“下方”、“底下”、“上方”、“平行”、“直立”等术语，用于描述附图中所示的相对位置(除非另有说明)，并且诸如“接触”、“直接接触”、“邻接”、“直接相邻”、“直接相邻”等术语用于指示至少一个元件与另一个元件物理接触(没有其他元件将所述元件分开)。本文使用术语“横向”来描述元件的相对位置，并且更具体地，指示元件相对于另一元件上方或下方被定位到另一元件的侧面，因为这些元件在附图中被定向和示出。例如，与另一个元件横向相邻的元件将位于另一个元件旁边，与另一个元件横向相邻的元件将直接位于另一个元件旁边，以及横向包围另一元件的元件将与另一元件的外侧壁相邻并与之邻接。所附权利要求中所有手段或步骤加功能元件的对应结构、材料、动作和等效物旨在包括用于与具体要求保护的其他权利要求元件的组合执行功能的任何结构、材料或动作。
本发明的各种实施例的描述是为了说明的目的而给出的，但并不打算穷尽或局限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择本文中使用的术语是为了最好地解释实施例的原理、相对于市场中发现的技术的实际应用或技术改进，或者使本领域的普通技术人员能够理解本文中公开的实施例。

Claims (20)

1.一种结构，包括：
基板；
第一波导，其位于该基板的沟槽中，其中，该第一波导包括衬设该沟槽的包覆层以及位于该包覆层上的核心层；
绝缘层，其位于该基板上并横向延伸至该第一波导上面；以及
硅层，其位于该绝缘层上。
2.根据权利要求1所述的结构，
其中，该基板包括硅，
其中，该第一波导的该包覆层包括氧化物包覆层，以及
其中，该第一波导的该核心层包括不同于该氧化物包覆层的氮化硅核心层和氧化物核心层中的任一个。
3.根据权利要求1所述的结构，其中，该包覆层包括具有位于该沟槽的底部上的下包覆层和在该下包覆层上方并横向连接该沟槽的侧壁的上包覆层的多层包覆层。
4.根据权利要求1所述的结构，还包括：
绝缘区域，其位于该第一波导上方的该硅层中；以及
至少一第二波导，其位于该绝缘区域上方。
5.根据权利要求4所述的结构，其中，该第二波导的核心层覆盖该第一波导的该核心层。
6.根据权利要求5所述的结构，还包括：延伸穿过该绝缘区域和该绝缘层的波导延伸件，其中，该第一波导的该核心层和该第二波导的该核心层与该波导延伸件接触。
7.根据权利要求4所述的结构，其中，该第二波导的核心层与该第一波导的该核心层完全偏移。
8.根据权利要求4所述的结构，其中，该第二波导的核心层的尺寸小于该第一波导的该核心层的尺寸。
9.根据权利要求4所述的结构，还包括：第三波导，其中，该第三波导的核心层包括该硅层的一部分。
10.根据权利要求1所述的结构，还包括：包括该硅层的一部分的附加光学装置。
11.根据权利要求1所述的结构，还包括：包括该硅层的一部分的电子装置。
12.根据权利要求1所述的结构，
其中，该基板具有附加沟槽，
其中，该结构还包括该附加沟槽中的绝缘区域，以及
其中，该绝缘层还横向延伸至该绝缘区域上面。
13.一种方法，包括：
形成波导于基板的沟槽中，其中，该波导包括衬设该沟槽的包覆层和设于该包覆层上的核心层；
形成绝缘层于该基板上以覆盖该波导；以及
形成硅层于该绝缘层上。
14.一种方法，包括：
提供基板；
形成沟槽于基板中；
形成第一波导于该沟槽中，其中，该第一波导包括衬设该沟槽的包覆层和位于该包覆层上的核心层；
形成绝缘层于该基板上以覆盖该第一波导；以及
形成硅层于该绝缘层上。
15.根据权利要求14所述的方法，其中，该第一波导的形成包括：
沉积包覆材料以衬设该沟槽；以及
沉积核心材料于该包覆层上以填充该沟槽。
16.根据权利要求14所述的方法，其中，该第一波导的形成包括：
沉积包覆材料以填充该沟槽；
凹陷该包覆材料以于该沟槽的底部留下用于该第一波导的下包覆层；
沉积核心材料于该下包覆层上以填充该沟槽；
图案化该沟槽内的该核心材料以形成该第一波导的该核心层，并分离该核心层和该沟槽的侧壁；以及
沉积附加包覆材料以填充该核心层和该沟槽的该侧壁之间的间隔，并形成位于该下包覆层上方的上包覆层。
17.根据权利要求14所述的方法，还包括：
在形成该沟槽期间，同时在该基板中形成附加沟槽；以及
利用绝缘材料填充该附加沟槽以形成绝缘区域，其中，该绝缘区域的该绝缘材料和用于该第一波导的包覆材料为相同材料，且其中，该绝缘层为沉积于该基板上以覆盖该第一波导和该绝缘区域两者。
18.根据权利要求14所述的方法，还包括：
形成绝缘区域于该硅层中；以及
形成第二波导于该绝缘区域上方，其中，该第二波导的核心层的尺寸小于该第一波导的该核心层的尺寸。
19.根据权利要求18所述的方法，还包括：形成延伸穿过该绝缘区域和该绝缘层的波导延伸件，其中，该第二波导在该波导延伸件之后形成，使得该第二波导的该核心层接触该波导延伸件。
20.根据权利要求18所述的方法，还包括使用该硅层形成第三波导、附加光学装置和电子装置中的至少一个。
CN202111390802.4A 2020-12-23 2021-11-23 具有基板嵌入光波导的绝缘体上硅芯片结构和方法 Pending CN114664863A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/131,997 2020-12-23
US17/131,997 US11448822B2 (en) 2020-12-23 2020-12-23 Silicon-on-insulator chip structure with substrate-embedded optical waveguide and method

Publications (1)

Publication Number Publication Date
CN114664863A true CN114664863A (zh) 2022-06-24

Family

ID=81847276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111390802.4A Pending CN114664863A (zh) 2020-12-23 2021-11-23 具有基板嵌入光波导的绝缘体上硅芯片结构和方法

Country Status (3)

Country Link
US (1) US11448822B2 (zh)
CN (1) CN114664863A (zh)
DE (1) DE102021129493A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11835764B2 (en) 2022-01-31 2023-12-05 Globalfoundries U.S. Inc. Multiple-core heterogeneous waveguide structures including multiple slots

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9709740B2 (en) 2012-06-04 2017-07-18 Micron Technology, Inc. Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate
US9529150B2 (en) 2013-10-22 2016-12-27 Massachusetts Institute Of Technology Waveguide formation using CMOS fabrication techniques
US9450381B1 (en) * 2015-03-19 2016-09-20 International Business Machines Corporation Monolithic integrated photonics with lateral bipolar and BiCMOS
US11262500B2 (en) * 2019-12-02 2022-03-01 Renesas Electronics Corporation Semiconductor device and including an optical waveguide and method of manufacturing the same
US11333827B2 (en) * 2020-03-02 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Protective ring structure to increase waveguide performance

Also Published As

Publication number Publication date
DE102021129493A1 (de) 2022-06-23
US20220196909A1 (en) 2022-06-23
US11448822B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
EP2856499B1 (en) Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate
US8867875B2 (en) Semiconductor device using buried oxide layer as optical wave guides
US10712498B2 (en) Shielding structures between optical waveguides
US8299555B2 (en) Semiconductor optoelectronic structure
CN110520772B (zh) 用于光纤到光子芯片连接的装置和相关联方法
US9658400B2 (en) Method for fabricating a device for propagating light
US20090087137A1 (en) Planar lightwave circuits with air filled trenches
US9002156B2 (en) Vertically curved waveguide
US10859765B2 (en) Optical coupling device and method for manufacturing the same
TWI761946B (zh) 用於光子晶片之溝槽式光學組件
US11125944B2 (en) Polarizer with multiple evanescently coupled waveguides
CN113534318A (zh) 具有多个堆叠层的偏振器
CN114966978B (zh) 具有氮化硅波导边缘耦合器的光子集成电路
CN114664863A (zh) 具有基板嵌入光波导的绝缘体上硅芯片结构和方法
CN111596473B (zh) 制作半导体器件的方法、半导体器件和半导体集成电路
US9678273B2 (en) Device for propagating light and method for fabricating a device
EP4220257A1 (en) Multiple-core heterogeneous waveguide structures including multiple slots
CN113534334B (zh) 具有导电氧化物带的堆叠波导偏振器
CN111562687B (zh) 制作半导体器件的方法、半导体器件和半导体集成电路
CN111580289B (zh) 制作半导体器件的方法、半导体器件和半导体集成电路
US11977258B1 (en) Structure with substrate-embedded arrow waveguide and method
TWI839259B (zh) 光子晶片
US20130308899A1 (en) Optical Transformer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination