CN114664334A - 对已分组存储器信元执行数据操作 - Google Patents

对已分组存储器信元执行数据操作 Download PDF

Info

Publication number
CN114664334A
CN114664334A CN202111564641.6A CN202111564641A CN114664334A CN 114664334 A CN114664334 A CN 114664334A CN 202111564641 A CN202111564641 A CN 202111564641A CN 114664334 A CN114664334 A CN 114664334A
Authority
CN
China
Prior art keywords
memory
sequence
bits
group
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111564641.6A
Other languages
English (en)
Inventor
D·V·阮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114664334A publication Critical patent/CN114664334A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及对已分组存储器信元执行数据操作。接收到执行与存储器装置的多个存储器单元中的至少一个存储器单元相关联的数据操作的请求。所述至少一个存储器单元包含第一存储器信元群组，每一存储器信元支持指定数目个电荷电平，使得具有指定电荷电平的每一存储器信元表示非整数个位。所述第一存储器信元群组表示基于所述第一存储器信元群组所形成的第一电荷电平序列的第一位序列。基于存储于系统上的映射，相对于所述至少一个存储器单元执行所述数据操作。所述映射将来自个别群组信元的个别电荷电平序列分配到由个别存储器信元群组表示的个别位序列。

Description

对已分组存储器信元执行数据操作
技术领域
本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及对已分组存储器信元执行数据操作。
背景技术
存储器子系统可以为存储装置、存储器模块，或存储装置和存储器模块的混合。存储器子系统可以包含存储数据的一或多个存储器组件。存储器组件可例如为非易失性存储器组件和易失性存储器组件。一般来说，主机系统可以利用存储器子系统以在存储器组件处存储数据并且从存储器组件检索数据。
发明内容
在一个方面中，本公开提供一种系统，其包括：包括多个存储器单元的存储器装置，每一存储器单元包括一或多个存储器信元；以及所述存储器装置的存储器控制器，其经配置以执行包括以下各项的操作：接收执行与所述多个存储器单元中的至少一个存储器单元相关联的数据操作的请求，所述至少一个存储器单元包括第一存储器信元群组，所述第一存储器信元群组中的每一存储器信元支持指定数目个电荷电平，使得具有指定电荷电平的每一存储器信元表示非整数个位，所述第一存储器信元群组表示基于所述第一存储器信元群组所存储的第一电荷电平序列的第一位序列，且所述第一位序列具有整数个位；以及基于存储于所述系统上的映射而对所述至少一个存储器单元执行数据操作，所述映射将个别存储器信元群组所存储的个别电荷电平序列分配到由所述个别存储器信元群组表示的个别位序列。
在另一方面中，本公开提供一种非暂时性计算机可读存储媒体，其包括指令，所述指令在由处理装置执行时使得所述处理装置执行包括以下各项的操作：生成第一矩阵，所述第一矩阵表示电荷电平序列到具有两个存储器信元的第一群组的位序列的第一映射，所述第一群组的每一存储器信元支持两个电荷电平且表示一个数据位；生成第二矩阵，所述第二矩阵表示电荷电平序列到具有两个存储器信元的第二群组的位序列的第二映射，所述第二群组的每一存储器信元支持三个电荷电平且表示1.5个数据位；对所述第一矩阵和所述第二矩阵应用矩阵运算以生成第三矩阵，所述第三矩阵表示电荷电平序列到具有两个存储器信元的第三群组的位序列的第三映射，所述第三群组的每一存储器信元支持六个电荷电平且表示2.5个数据位；以及将所述第一矩阵、所述第二矩阵和所述第三矩阵中的每一者存储在耦合到所述处理装置的存储器装置上。
在另一方面中，本公开提供一种在包括多个存储器单元的存储器装置处执行的方法，每一存储器单元包括一或多个存储器信元，所述方法包括：在所述存储器装置的存储器控制器处接收执行与所述多个存储器单元中的至少一个存储器单元相关联的数据操作的请求，所述至少一个存储器单元包括第一存储器信元群组，所述第一存储器信元群组中的每一存储器信元支持指定数目个电荷电平，使得具有指定电荷电平的每一存储器信元表示非整数个位，所述第一存储器信元群组表示基于所述第一存储器信元群组所形成的第一电荷电平序列的第一位序列，且所述第一位序列具有整数个位；基于所述请求，从所述第一存储器信元群组的映射分配矩阵标识用于所述第一电荷电平序列或所述第一位序列的对应信息；以及基于针对所述至少一个存储器单元的已标识映射分配而执行所述数据操作。
附图说明
根据下文给出的具体实施方式和本公开的各个实施例的附图，将更充分地理解本公开。然而，图式不应视为将本公开限于具体实施例，而是仅用于解释和理解。
图1示出了根据本公开的一些实施例的包含存储器子系统的示例计算环境。
图2示出了根据本公开的一些实施例的将存储器信元群组的电荷电平映射到位表示的示例矩阵。
图3A-3B示出了根据本公开的实施例的进行矩阵运算的示例矩阵。
图4A-4C示出了根据本公开的实施例的用于对已分组存储器信元执行数据操作的示例方法的流程图。
图5A-5C示出了根据本公开的实施例的用于已分组存储器信元的示例方法映射矩阵的流程图。
图6示出了在一些实施例的上下文中提供计算环境的组件之间的交互的交互图式，在所述实施例中，执行了如本文中所描述的用于对已分组存储器信元执行数据操作的方法。
图7示出了本公开的实施例可以在其中操作的示例计算机系统的框图。
具体实施方式
本公开的各方面涉及对可以为存储器子系统的部分的已分组存储器信元执行数据操作。存储器子系统可以为存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个存储器组件(下文还称为“存储器装置”)的存储器子系统。主机系统可以提供将要存储在存储器子系统处的数据并且可以请求将要从存储器子系统检索的数据。
存储器装置可以为非易失性存储器装置。非易失性存储器装置的一个实例是与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。例如NAND存储器装置等一些存储器装置包含用以存储数据的存储器信元阵列(例如，快闪信元)。每一信元包含晶体管，且在每一信元内，基于信元的逻辑值(例如，0或1)将数据存储为晶体管的阈值电压。这些装置中的存储器信元可以分组为可指代用于存储数据的存储器装置的逻辑单元的页。例如，NAND存储器装置中的存储器信元在其控制栅极处水平地连接到字线以形成页。对于一些类型的存储器装置(例如，NAND)，页经分组以形成块(在本文中也称为“存储器块”)。
主机系统可以将存取请求(例如，写入命令、读取命令)发送到存储器子系统，以便将数据存储在存储器子系统处的存储器装置上，从存储器子系统上的存储器装置读取数据，或相对于存储器子系统上的存储器装置的读取/写入构造。如由主机请求指定的待读取或写入的数据在下文中被称为“主机数据”。主机请求可以包含主机数据的逻辑地址信息(例如，逻辑块地址(LBA)、命名空间)，其为主机系统与主机数据相关联的位置。逻辑地址信息(例如，LBA、命名空间)可以是主机数据的元数据的部分。元数据可以包含错误处理数据(例如，纠错码(ECC)码字、奇偶检验码)、数据版本(例如，用于区分所写入数据的期限)、有效位图(其LBA或逻辑传输单元包含有效数据)等。
数据操作可以由存储器子系统执行。数据操作可以为主机发起的操作。例如，主机系统可以在存储器子系统上发起数据操作(例如，写入、读取、擦除等)。主机系统可以将存取请求(例如，写入命令、读取命令)发送到存储器子系统，以便将数据存储在存储器子系统处的存储器装置上，且从存储器子系统上的存储器装置读取数据。
存储器子系统可以对存储在存储器装置上的主机数据发起媒体管理操作，如写入操作。例如，存储器子系统的固件可以将先前写入的主机数据从存储器装置的位置重写到新位置，作为垃圾收集管理操作的部分。重写的数据(例如，如由固件发起的)在下文中被称为“垃圾收集数据”。
下文中的“用户数据”大体指代主机数据和垃圾收集数据。下文中的“系统数据”指代由存储器子系统创建和/或维护以用于响应于主机请求而执行操作和用于媒体管理的数据。系统数据的实例包含但不限于系统表(例如，逻辑到物理(L2P)存储器地址映射表(在本文中也称为L2P表))、来自日志记录的数据、高速暂存数据等。
存储器装置可以为非易失性存储器装置。非易失性存储器装置为一或多个裸片的封装。每一裸片可以由一或多个平面构成。对于一些类型的非易失性存储器装置(例如，与非(NAND)型装置)，每一平面由一组物理块构成。对于一些存储器装置，块为可以擦除的最小区域。每一块由页集构成。每一页由存储数据位的存储器信元集构成。存储器装置可以为原始存储器装置(例如，NAND)，其在外部例如由外部控制器管理。存储器装置可以为受管理存储器装置(例如，受管理NAND)，其为与本地嵌入式控制器组合以用于同一装置封装内的存储器管理的原始存储器装置。
例如常规超级计算机等传统计算机系统可以对存储整数个数据位的存储器单元执行操作。存储器信元(例如，快闪存储器信元)通过将指定电压或电荷电平施加到存储器信元而存储数据。所存储的电荷电平指示存储器信元的位表示。单层信元可以存储指示0或1的两个电荷电平。单层信元可以因此存储一个数据位。随着存储器信元存储更多的数据位变得越来越复杂，电荷电平的数目增加了2的幂数倍。存储器信元的物理限制使得难以可靠地增加电荷电平的数目以存储更多的位。例如，多层信元(MLC)具有四个电荷电平且可以存储两个数据位。三层信元(TLC)具有八个电荷电平且可以存储三个数据位。四层信元(QLC)具有十六个电荷电平且可以存储四个数据位。每信元的电荷电平的数目越多，位表示的数目越多，信元密度就会增加。然而，存储器信元的物理限制使得难以在电荷电平之间进行区分且存储器信元损耗得更快。由于数据密度的增加，因此电荷泄漏可能会出现且引起数据损坏。对于例如五层信元(PLC)等存储器信元，可能会非常难以在三十二个电荷电平之间进行区分。尽管希望具有存储四个、五个或更多个数据位的单个存储器信元，但常规的存储器信元不具备使此类信元有用所需的可靠性。
本公开的部分通过对已分组存储器信元执行各种数据操作来解决上述和其它问题。具体地说，各种实施例使得存储器装置能够存储整数个数据位，而不基于每一个别存储器信元的高数目个电荷电平而牺牲可靠性。
通过使用各种实施例，对已分组存储器信元执行数据操作可以在存储器装置或存储器子系统上执行。因此，一些实施例可以提供在不需要添加物理存储器信元的情况下存储更大数据量的能力。关于事务存储器，数据操作机制可以用于使得存储器装置或存储器子系统能够将两个或更多个存储器信元虚拟地分组在一起以创建具有存储整数个数据位能力的已分组信元。整数个数据位高于分组前的每一个别存储器信元的容量。以此方式，各种实施例的存储器装置可以在不牺牲可靠性的情况下存储更多数据。
尽管本文中相对于存储器子系统控制器描述了各种实施例，但一些实施例实施本文中所描述的特征(例如，用于读取数据、写入数据的操作)作为存储器装置(例如，存储器裸片的控制器、处理器或状态机)的部分。例如，各种实施例实施读取操作作为用于存储器装置内的每一存储体的控制器、处理器或状态机的部分。
好处包含能够利用稳定的存储器信元电荷电平容量来创建群组，所述群组可以存储比仅个别存储器信元中的每一者更多的整数个位。
图1示出了根据本公开的一些实施例的包含存储器子系统110的示例计算环境100。存储器子系统110可以包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置140)或这些的组合。
存储器子系统110可以为存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储装置(UFS)驱动器以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)以及非易失性双列直插式存储器模块(NVDIMM)。
计算环境100可以包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1示出了耦合到一个存储器子系统110的主机系统120的一个实例。主机系统120使用存储器子系统110，例如以将数据写入存储器子系统110且从存储器子系统110读取数据。如本文中所使用，“耦合到”通常指代组件之间的连接，其可以是间接通信连接或直接通信连接(例如，不具有中间组件)，无论是有线的还是无线的，包含例如电连接、光学连接、磁性连接等连接。
主机系统120可以包含处理器芯片组和由处理器芯片组执行的软件堆叠。处理器芯片组可以包含一或多个核心、一或多个高速缓冲存储器、存储器控制器(例如，NVDIMM控制器)，以及存储协议控制器(例如，外围组件互连高速(PCIe)控制器、串行高级技术附件(SATA)控制器)。主机系统120使用存储器子系统110，例如以将数据写入存储器子系统110且从存储器子系统110读取数据。主机系统120可以为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置或包含存储器和处理装置的此类计算装置。
主机系统120可以经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤信道、串行附接SCSI(SAS)、小型计算机系统接口(SCSI)、双数据速率(DDR)存储器总线、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、低功率双数据速率(LPDDR)或任何其它合适的接口。物理主机接口可以用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可以进一步利用NVM高速(NVMe)接口来存取存储器组件(例如，存储器装置140)。物理主机接口可以提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1示出了存储器子系统110作为实例。一般来说，主机系统120可以经由相同通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置140可以包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置140)的一些实例包含与非(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器信元的交叉点阵列。非易失性存储器的交叉点阵列可以结合可堆叠交叉网格化数据存取阵列基于体电阻的变化来执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可以执行就地写入操作，其中可以在不预先擦除非易失性存储器信元的情况下对非易失性存储器信元进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置140中的每一者可以包含存储器信元的一或多个阵列，例如单层信元(SLC)或多层信元(MLC)(例如，三层信元(TLC)、四层信元(QLC)和五层信元(PLC))，每信元可以存储多个位。在一些实施例中，存储器装置140中的每一者可以包含存储器信元的一或多个阵列，例如SLC、MLC、TLC、QLC或其任何组合。在一些实施例中，特定存储器组件可以包含存储器信元的SLC部分，以及MLC部分、TLC部分或QLC部分。存储器装置140的存储器信元可以分组为可指代用于存储数据的存储器组件的单元的页或存储器块。对于一些类型的存储器(例如，NAND)，页可以分组以形成块。
尽管描述了非易失性存储器组件——例如NAND型快闪存储器(例如，2D NAND、3DNAND)和非易失性存储器信元的3D交叉点阵列，但存储器装置140可以基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器，以及电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115可以与存储器装置140和/或存储器组件130通信以执行操作，例如在存储器装置140处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲器存储器，或其组合。存储器子系统控制器115可以为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或另一合适的处理器。
存储器子系统控制器115可以包含经配置以执行存储在本地存储器119中的指令的处理器(处理装置)117。在所示的实例中，存储器子系统控制器115的本地存储器119包含经配置以存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程。
在一些实施例中，本地存储器119可以包含存储存储器指针、所提取的数据等的存储器寄存器。本地存储器119还可以包含用于存储微码的只读存储器(ROM)。尽管图1中的示例存储器子系统110已示出为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110可以不包含存储器子系统控制器115，并且可以替代地依赖于(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供的)外部控制。
一般来说，存储器子系统控制器115可以从主机系统120接收命令或操作，并且可以将所述命令或操作转换为指令或适当命令以实现对存储器组件130和/或存储器装置140的所需存取。存储器子系统控制器115可以负责其它操作，例如耗损均衡操作、垃圾收集操作、差错检测和纠错码(ECC)操作、加密操作、高速缓存操作以及与存储器装置140相关联的逻辑块地址与物理块地址之间的地址转换。存储器子系统控制器115可以进一步包含主机接口电路系统，以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统接收到的命令转换成命令指令以存取存储器装置140，并且将与存储器装置140相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可以包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可以包含高速缓冲存储器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可以从存储器子系统控制器115接收地址且对所述地址进行解码以存取存储器装置140。
在一些实施例中，存储器装置140包含本地媒体控制器135，其结合存储器子系统控制器115操作以对存储器装置140的一或多个存储器信元执行操作。外部控制器(例如，存储器子系统控制器115)可以在外部管理存储器装置140(例如，对存储器装置140执行媒体管理操作)。在一些实施例中，存储器装置140是受管理存储器装置，其是与本地控制器(例如，本地媒体控制器135)组合以在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
存储器子系统控制器115包含映射矩阵组件113，所述映射矩阵组件可以提供和/或生成已分组存储器信元的对应于存储器装置(例如，存储器装置140)上的其位表示的电荷电平的映射信息。映射矩阵组件113可以使得存储器子系统110能够(经由存储器子系统控制器115)执行操作，例如读取和写入存储器操作。存储器子系统可以维持矩阵，所述矩阵存储电荷电平到多个存储器信元群组的位表示的分配。通过利用存储器信元群组和电荷电平到位表示的映射的矩阵表示，与在常规存储器存储装置中相比，可以利用相同数目的存储器信元存储更多数据。另外，每一存储器信元可以(经由存储器信元的电荷电平)高效地存储非整数个位(例如，X.5个位)。
映射矩阵组件113可以存储个别存储器装置的已分组存储器信元的一些或所有映射信息。映射矩阵组件113可以与存储器信元群组组件109对应以定位所请求存储器信元群组、从所请求存储器信元群组读取或编程到所请求存储器信元群组。另外，与具有相同数目的物理存储器信元的常规系统相比，存储器信元群组和映射矩阵可以在给定的物理存储器信元中存储更多数据。下文描述关于映射矩阵组件113和存储器信元群组组件109的操作的另外细节。本文中相对于图2示出且描述了此情况的实例。
图2是第一信元群组的示意性矩阵映射200。如图所示，图2示出了存储器信元群组202中的第一信元204(例如，X-信元)和第二信元206(例如，Y-信元)的矩阵映射200，所述存储器信元群组在本文中也可以被称为“超级信元(supercell)”在实例中，第一信元204和第二信元206两者都支持三个电荷电平(0、1、2)。三个电荷电平可以用于表示三个位(例如，列位0、位1和位2；208)。用于第一信元204和第二信元206的电荷电平组合成能够容纳九个不同的电荷电平(0到8)的“超级信元”，从而允许“超级-信元”表示三个位。
矩阵映射200的最后一行以灰色阴影示出。当存储器信元群组202的电荷电平的数目超过表示三个位所需的电荷电平的数目时，这一行可以被视为“随意(don't care)”电荷电平。在一些实施例中，信元群组202的电荷电平8被视为“随意”电平。在一些实施例中，信元群组的电荷电平中的任一者被视为“随意”电平。“随意”电平的数目可以对应于所表示的位数和信元群组中的电荷电平的数目。
图3A-3B示出了信元群组的矩阵映射300。如图3A所示，第一矩阵302为用于映射每信元3.5个位或每群组7个位的9×9矩阵。可以操控此第一矩阵302以创建每信元4.5个位的映射或每群组9个位映射。通过应用一或多个矩阵函数，可以生成第二矩阵304以表示具有较高位级存储容量的信元群组的映射。例如，第一矩阵302组织成相同的3×3矩阵象限。将整数的矩阵乘法应用于左上的302-1矩阵。依次，将整数的相同矩阵乘法应用于右上的302-2矩阵，并将第一整数相加。将整数的相同矩阵乘法应用于左下的302-3矩阵，并将第二整数相加。将整数的相同矩阵乘法应用于右下的302-4矩阵，并将第三整数相加。在矩阵映射300中，左上的302-1矩阵乘以四，右上的302-2矩阵乘以四且加一，左下的302-3矩阵乘以四且加二，并且右下的302-4矩阵乘以四且加三。第二矩阵304的所得映射为每信元4.5个位或每存储器信元群组(例如，每超级信元)9个位的映射。如在图5A-5C中更详细地描述的，可以操控例如这些矩阵映射以创建新矩阵映射以及用于与读取和/或写入操作兼容的映射。
图3B示出了进一步操控到第三矩阵306的第二矩阵304(例如，图3A的第二矩阵304)。在图3B中，第二矩阵和第三矩阵均表示每信元4.5个位或每存储器信元群组9个位的映射。对第二矩阵304的行和列应用例如1的循环移位运算的矩阵运算，以生成第三矩阵306。
在一些实施例中，映射分配矩阵满足以下约束：{0,1,2,…,2k-1}
Figure BDA0003421694730000091
唯一(∑p2pMp)，其中Mp是大小为L×L的矩阵，其中L是电荷电平的数目且k是分配的数目。
图4A-4C是根据本公开的一些实施例的用以对存储器信元群组执行数据操作的示例方法400的流程图。可以通过处理逻辑执行方法400，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路，等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，由图1的映射矩阵组件113单独或结合图1的存储器信元群组组件109执行方法400。尽管以特定顺序或次序示出，但除非另外规定，否则可以修改过程的次序。因此，所示实施例应仅作为实例理解，并且所示过程可以不同次序执行，且一些过程可以并行执行。另外，可以在各种实施例中省略一或多个过程。因此，并非每个实施例中都需要所有过程。其它过程流程是可能的。
在操作405，处理装置接收用以执行与至少一个存储器单元相关联的数据操作的请求。存储器装置可以包含多个存储器单元，每一存储器单元包含第一存储器信元群组。第一存储器信元群组中的每一存储器信元支持指定数目个电荷电平，使得每一电荷电平表示非整数个位。第一存储器信元群组表示基于所述第一存储器信元群组所存储的第一电荷电平序列的第一位序列，且所述第一位序列具有整数个位。
在本公开的一些实施例中，第一存储器信元群组包含两个或更多个存储器信元。每一存储器信元支持相同数目的电荷电平。例如，第一存储器信元和第二存储器信元可以各自支持23个电荷电平，这可以使得第一存储器信元和第二存储器信元能够各自表示非整数个位(例如，每第一存储器信元和第二存储器信元中的每一者4.5个位)。
例如，第一存储器信元群组包括第一存储器信元和第二存储器信元，第一存储器信元和第二存储器信元中的每一者支持23个电荷电平，并且第一存储器信元群组支持529个不同的电荷电平序列。第一位序列包括9个数据位。存储器装置可以包含16KB的数据字线，且每一字线由数据为8KB的9个页表示。
在一些实施例中，第一存储器信元和第二存储器信元中的每一者支持24个电荷电平，且第一存储器信元群组支持579个不同的电荷电平序列。
在一些实施例中，第一存储器信元群组包含第一存储器信元和第二存储器信元，第一存储器信元和第二存储器信元中的每一者支持3个电荷电平且支持1.5个数据位的个别序列。在一些其它实施例中，第一存储器信元和第二存储器信元中的每一者支持6个电荷电平且表示2.5个数据位。在一些其它实施例中，第一存储器信元和第二存储器信元中的每一者支持12个电荷电平且表示3.5个数据位。在一些其它实施例中，第一存储器信元和第二存储器信元中的每一者支持23个或24个电荷电平且表示4.5个数据位。
在图4B的操作406-A，处理装置从第一存储器信元群组读取电荷电平序列。
在操作407-A，处理装置基于存储于存储器装置上的映射而确定对应于第一电荷电平序列的第一位序列。处理装置可以包含存储于系统上的用于存储器信元的不同分组的许多映射。应理解，虽然存储器信元被称为已分组存储器信元，但存储器信元不一定在彼此的相同物理附近范围内。
在操作408-A，处理装置至少部分地通过响应于请求而提供第一位序列来执行数据操作。
在图4C中，在操作406-B，处理装置基于存储于系统上的映射而确定对应于待写入到至少一个存储器单元的第二存储器信元群组的第二位序列的第二电荷电平序列。第二存储器信元群组中的每一存储器信元支持指定数目个电荷电平，使得每一电荷电平可以表示非整数个位。
在操作407-B，处理装置至少部分地通过使第二存储器信元群组存储第二电荷电平序列来执行数据操作。在一些实施例中，第二存储器信元群组通过将电压施加到如由第二电荷电平序列所指示的存储器信元来存储第二电荷电平序列。
返回图4A中的最终操作410，处理装置基于存储于系统上的映射而相对于至少一个存储器单元执行数据操作。所述映射将个别存储器信元群组所存储的个别电荷电平序列分配到由个别存储器信元群组表示的个别位序列。在一些实施例中，映射将个别电荷电平序列分配到个别位序列，所述个别位序列满足指定格雷码(Gray code)约束或低于指定格雷码惩罚值。格雷码是位到符号(例如，电荷电平)的特定映射，其最小化两个相邻符号(例如，电荷电平)之间的汉明距离(位数差)。格雷码约束是每一符号误差的位翻转数，误差率(例如，格雷码约束)为1。可以按需要重复405到410的操作。
图5A-5C是根据本公开的一些实施例的用以制备映射矩阵的示例方法500的流程图，所述映射矩阵包含电荷电平到存储器信元群组上的位表示的映射。可以通过处理逻辑执行方法500，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，由图1的映射矩阵组件113单独或结合图1的存储器信元群组组件109执行方法500。尽管以特定顺序或次序示出，但除非另外规定，否则可以修改过程的次序。因此，所示实施例应仅作为实例理解，并且所示过程可以不同次序执行，且一些过程可以并行执行。另外，可以在各种实施例中省略一或多个过程。因此，并非每个实施例中都需要所有过程。其它过程流程是可能的。
在操作505，处理装置生成第一矩阵，所述第一矩阵表示电荷电平序列到具有两个存储器信元的第一群组的位序列的第一映射。第一群组的每一存储器信元支持两个电荷电平且表示一个数据位。在一些实施例中，所生成的第一矩阵表示为：
Figure BDA0003421694730000111
在操作510，处理装置生成第二矩阵，所述第二矩阵表示电荷电平序列到具有两个存储器信元的第二群组的位序列的第二映射。第二群组的每一存储器信元支持三个电荷电平且表示1.5个数据位。在一些实施例中，所生成的第二矩阵表示为：
Figure BDA0003421694730000112
在操作515，处理装置对第一矩阵和第二矩阵应用矩阵运算。
在图5B的操作516，处理装置生成第四矩阵，所述第四矩阵表示电荷电平序列到具有两个存储器信元的第三群组的位序列的第四映射。第三群组的每一存储器信元支持12个电荷电平且表示3个数据位。
在操作517，处理装置对第二矩阵和第四矩阵应用第二矩阵运算。例如，在第二矩阵与第四矩阵之间应用例如克罗内克尔积(Kronecker Product)运算的矩阵运算，以生成第五矩阵(参见操作518)。
在操作518，处理装置生成第五矩阵，所述第五矩阵表示529个电荷电平的序列的第五映射且表示9个数据位。
图5C描述了关于在图5B中的操作518处生成的第五矩阵的操作。在图5C的操作519-1，处理装置将第五矩阵分成相同的象限。例如，如图3A所示的矩阵302的9×9矩阵分成四个相同的3×3矩阵象限。
在操作519-2，处理装置对每一象限应用一或多个矩阵运算。在一些实施例中，第二矩阵为每信元1个位的映射，且第四矩阵为每信元1.5个位或每群组3个位的映射。所得第五矩阵为每信元2.5个位或每群组5个位的映射。
在另一实例中，第二矩阵为常规的每信元3个位的映射，且第四矩阵为每信元1.5个位或每群组3个位的映射。所得第五矩阵为每信元4.5个位或每群组9个位的映射。换句话说，每信元X.5个位的矩阵映射可以由A+B.5生成，其中A+B＝X。
在操作519-3，处理装置生成第五矩阵的新版本。在一些实施例中，操控第五矩阵的映射以创建第五矩阵的新版本，所述新版本包含允许处理装置快速地读取存储于第五信元群组中的数据的特征。在一些实施例中，对第五矩阵应用循环移位运算以生成第五矩阵的新版本。
在操作520，处理装置生成第三矩阵，所述第三矩阵表示电荷电平序列到具有两个存储器信元的第三群组的位序列的第三映射。第三群组的每一存储器信元支持六个电荷电平且表示2.5个数据位。在一些实施例中，序列的第三映射表示第三存储器信元群组的格雷码。
在操作525，处理装置将每一矩阵存储在耦合到处理装置的存储器装置上。在一些实施例中，处理装置存储第一矩阵、第二矩阵、第三矩阵、第四矩阵和第五矩阵的任何组合。
图6提供了示出在一些实施例的上下文中的计算环境的组件之间的交互的交互图式，在所述实施例中，执行了如本文中所描述的在存储器装置上使用数据分配技术的方法。可以通过处理逻辑执行方法的操作，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路，等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，所述方法由主机系统(例如，主机系统120)、存储器子系统控制器(例如，存储器子系统控制器115)、存储器装置(例如，存储器装置140)或其一些组合执行。尽管以特定顺序或次序示出操作，但除非另外规定，否则可以修改过程的次序。因此，所示实施例应仅作为实例理解，并且所示过程可以不同次序执行，且一些过程可以并行执行。另外和/或替代地，可以在各种实施例中省略一或多个过程。因此，并非全部过程都在每一实施例中使用。在图6所示的实例的上下文中，主机系统可以包含主机系统120，存储器子系统控制器可以包含存储器子系统控制器115，且存储器装置可以包含存储器装置140。
如图6所示，在操作602，主机系统将与存储器单元相关联的存储器命令发送到存储器子系统110。在操作604，存储器子系统控制器115接收与执行数据操作的请求相关联的存储器命令。在操作606，存储器装置提供将个别电荷电平序列分配到存储器装置的存储器单元的个别位表示序列的映射。
响应于在操作604接收到的存储器命令，存储器子系统控制器115执行所请求的数据操作。基于存储器装置的映射分配而执行数据操作。基于映射，确定对应于第一电荷电平序列的电荷电平序列。
根据接收到的读取存储器命令，在操作610，存储器装置从与存储器命令相关联的存储器信元群组读取电荷电平序列，并且提供对应于第一电荷电平序列的第一位序列。
根据接收到的写入存储器命令，在操作612，存储器装置使存储器信元群组存储第一电荷电平序列。
在操作614，在存储器子系统控制器115完成执行所请求的数据操作之后，主机系统接收与存储器命令的执行相关联的指示。主机系统可以决定通过将与存储器单元相关联的一或多个存储器命令提供到存储器子系统控制器115来重复602-614的步骤。
图7示出了计算机系统700的示例机器，所述示例机器内可以执行用于使得所述机器执行本文中所论述的方法中的任何一或多种方法的指令集。在一些实施例中，计算机系统700可以对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可以用于执行控制器的操作(例如，执行操作系统以执行对应于图1的映射矩阵组件113的操作)。在替代实施例中，所述机器可以连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可以作为点对点(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器操作。
所述机器可以为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(循序或以其它方式)执行指定待由所述机器采取的动作的指令集的任何机器。另外，尽管示出了单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行指令集(或多个指令集)以执行本文中所论述的方法中的任何一或多种方法。
示例计算机系统700包含处理装置702、主存储器704(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或RDRAM等)、静态存储器706(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统718，它们经由总线730彼此通信。
处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、或实施其它指令集的处理器或实施指令集的组合的处理器。处理装置702也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置702经配置以执行指令726，以用于执行本文中所论述的操作和步骤。计算机系统700可以进一步包含网络接口装置708以通过网络720进行通信。
数据存储系统718可以包含机器可读存储媒体724(也称为计算机可读媒体)，在所述机器可读存储媒体上存储有指令728的一或多个集或者体现本文中所描述的方法或功能中的任何一或多种方法或功能的软件。指令728还可在其由计算机系统700执行期间完全或至少部分地驻存在主存储器704内和/或处理装置702内，主存储器704和处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718，和/或主存储器704可以对应于图1的存储器子系统110。
在一个实施例中，指令726包含用以实施对应于存储器信元群组组件(例如，图1的存储器信元群组109和/或映射矩阵组件113)的功能性的指令。尽管机器可读存储媒体724在示例实施例中示出为单个媒体，但术语“机器可读存储媒体”应被认为包含存储指令的一或多个集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储供机器执行的指令的集或对所述指令的集进行编码以及使机器执行本公开的方法中的任何一或多种方法的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用于将其工作的主旨最有效地传达给本领域的其他技术人员的方式。算法在这里并且通常被认为是引起期望结果的操作的自洽序列。操作为要求对物理量进行物理操控的操作。这些量通常但不一定呈能够被存储、组合、比较和以其它方式操控的电信号或磁信号的形式。有时，主要出于通用的原因，已经证明将这些信号称为位、值、元素、符号、字符、术语、数量等是方便的。
然而，应牢记，所有这些和类似术语应与恰当的物理量相关联，并且仅是应用于这些量的方便标记。本公开可以指计算机系统或类似电子计算装置的操控计算机系统的寄存器和存储器内的表示为物理(电子)量的数据并将所述数据变换为计算机系统的存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的动作和过程。
本公开还涉及用于执行本文中的操作的设备。可以出于预期目的而专门构造此设备，或所述设备可以包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可以存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或者适于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。
本文中呈现的算法和显示在本质上与任何特定的计算机或其它设备无关。各种通用系统可以与根据本文中的教示的程序一起使用，或其可以证明构造更专用的设备来执行方法是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。将了解，可以使用各种编程语言来实施如本文中所描述的本公开的教示。
本公开可以提供为计算机程序产品或软件，其可以包含在其上存储有可以用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明书中，已参考其具体示例实施例描述了本公开的实施例。将显而易见的是，可以在不脱离如所附权利要求书中阐述的本公开的实施例的更广泛部分的情况下对本公开进行各种修改。因此，说明书和图式应被视为说明性的而非限制性的。

Claims (20)

1.一种系统，其包括：
包括多个存储器单元的存储器装置，每一存储器单元包括一或多个存储器信元；以及
所述存储器装置的存储器控制器，其经配置以执行包括以下各项的操作：
接收执行与所述多个存储器单元中的至少一个存储器单元相关联的数据操作的请求，所述至少一个存储器单元包括第一存储器信元群组，所述第一存储器信元群组中的每一存储器信元支持指定数目个电荷电平，使得具有指定电荷电平的每一存储器信元表示非整数个位，所述第一存储器信元群组表示基于所述第一存储器信元群组所存储的第一电荷电平序列的第一位序列，且所述第一位序列具有整数个位；以及
基于存储于所述系统上的映射而对所述至少一个存储器单元执行数据操作，所述映射将个别存储器信元群组所存储的个别电荷电平序列分配到由所述个别存储器信元群组表示的个别位序列。
2.根据权利要求1所述的系统，其中所述数据操作为读取操作，所述操作包括：
从所述第一存储器信元群组读取所述第一电荷电平序列；
基于存储于所述系统上的所述映射，确定对应于所述第一电荷电平序列的所述第一数据位序列；以及
至少部分地通过响应于所述请求而提供所述第一位序列来执行所述数据操作。
3.根据权利要求1所述的系统，其中所述数据操作为写入操作，所述操作包括：
基于存储于所述系统上的所述映射，确定对应于待写入到所述至少一个存储器单元的第二存储器信元群组的第二位序列的第二电荷电平序列，所述第二存储器信元群组中的每一存储器信元支持所述指定数目个电荷电平，使得每一电荷电平表示所述非整数个位；以及
至少部分地通过使所述第二存储器信元群组存储所述第二电荷电平序列来执行所述数据操作。
4.根据权利要求1所述的系统，其中所述映射将所述个别电荷电平序列分配到满足格雷码约束的所述个别位序列。
5.根据权利要求1所述的系统，其中所述第一存储器信元群组包含两个或更多个存储器信元，每一存储器信元支持特定数目个电荷电平。
6.根据权利要求1所述的系统，其中所述第一存储器信元群组支持576个不同的电荷电平序列，所述第一位序列包括9个数据位，所述存储器装置包括16KB的字线，且每一字线由大小为8KB的9个页表示。
7.根据权利要求1所述的系统，其中所述第一存储器信元群组包含第一存储器信元和第二存储器信元，所述第一存储器信元和所述第二存储器信元各自支持3个电荷电平且表示1.5个数据位的个别序列。
8.根据权利要求1所述的系统，其中所述第一存储器信元群组包含第一存储器信元和第二存储器信元，所述第一存储器信元和所述第二存储器信元各自支持6个电荷电平且表示2.5个数据位的所述个别序列。
9.根据权利要求1所述的系统，其中所述第一存储器信元群组包含第一存储器信元和第二存储器信元，所述第一存储器信元和所述第二存储器信元各自支持12个电荷电平且表示3.5个数据位的所述个别序列。
10.根据权利要求1所述的系统，其中所述第一存储器信元群组包含第一存储器信元和第二存储器信元，所述第一存储器信元和所述第二存储器信元各自支持24个电荷电平且表示4.5个数据位的个别序列。
11.一种非暂时性计算机可读存储媒体，其包括指令，所述指令在由处理装置执行时使得所述处理装置执行包括以下各项的操作：
生成第一矩阵，所述第一矩阵表示电荷电平序列到具有两个存储器信元的第一群组的位序列的第一映射，所述第一群组的每一存储器信元支持两个电荷电平且表示一个数据位；
生成第二矩阵，所述第二矩阵表示电荷电平序列到具有两个存储器信元的第二群组的位序列的第二映射，所述第二群组的每一存储器信元支持三个电荷电平且表示1.5个数据位；
对所述第一矩阵和所述第二矩阵应用矩阵运算以生成第三矩阵，所述第三矩阵表示电荷电平序列到具有两个存储器信元的第三群组的位序列的第三映射，所述第三群组的每一存储器信元支持六个电荷电平且表示2.5个数据位；以及
将所述第一矩阵、所述第二矩阵和所述第三矩阵中的每一者存储在耦合到所述处理装置的存储器装置上。
12.根据权利要求11所述的存储媒体，其中所述第一矩阵被定义为：
Figure FDA0003421694720000031
13.根据权利要求11所述的存储媒体，其中所述第二矩阵表示被定义为：
Figure FDA0003421694720000032
14.根据权利要求11所述的存储媒体，其中所述第三映射表示电荷电平到所述第三存储器信元群组的位序列的映射。
15.根据权利要求11所述的存储媒体，其中所述操作包括：
生成第四矩阵，所述第四矩阵表示电荷电平序列到具有两个存储器信元的第三群组的位序列的第四映射，所述第三群组的每一存储器信元支持12个电荷电平且表示3个数据位；
对所述第二矩阵和所述第四矩阵应用第二矩阵运算以生成第五矩阵，所述第五矩阵表示576个电荷电平序列的第五映射且表示9个数据位；以及
将所述第四矩阵和所述第五矩阵中的每一者存储在耦合到所述处理装置的存储器装置上。
16.根据权利要求15所述的存储媒体，其中所述处理装置进一步经配置以执行包括以下各项的操作：
将所述第五矩阵分成大小相同的象限；
对每一象限应用一或多个矩阵运算以生成所述第五矩阵的新版本；以及
将所述第五矩阵的所述新版本存储在耦合到所述处理装置的所述存储器装置上。
17.一种在包括多个存储器单元的存储器装置处执行的方法，每一存储器单元包括一或多个存储器信元，所述方法包括：
在所述存储器装置的存储器控制器处接收执行与所述多个存储器单元中的至少一个存储器单元相关联的数据操作的请求，所述至少一个存储器单元包括第一存储器信元群组，所述第一存储器信元群组中的每一存储器信元支持指定数目个电荷电平，使得具有指定电荷电平的每一存储器信元表示非整数个位，所述第一存储器信元群组表示基于所述第一存储器信元群组所形成的第一电荷电平序列的第一位序列，且所述第一位序列具有整数个位；
基于所述请求，从所述第一存储器信元群组的映射分配矩阵标识用于所述第一电荷电平序列或所述第一位序列的对应信息；以及
基于针对所述至少一个存储器单元的已标识映射分配而执行所述数据操作。
18.根据权利要求17所述的方法，其中所述映射分配矩阵满足以下约束：
Figure FDA0003421694720000041
其中Mp是大小为L×L的矩阵，其中L是电荷电平的数目且k是分配的数目。
19.根据权利要求17所述的方法，其中所述数据操作为读取操作，所述方法包括：
从所述第一存储器信元群组读取所述电荷电平序列；
基于存储于所述存储器装置上的所述映射分配，确定对应于所述第一电荷电平序列的所述第一数据位序列；以及
基于至少部分地通过响应于所述请求而提供所述第一位序列来执行所述数据操作。
20.根据权利要求17所述的方法，其中所述数据操作为写入操作，所述方法包括：
基于存储于所述存储器装置上的所述映射分配，确定对应于待写入到所述至少一个存储器单元的第二存储器信元群组的第二位序列的第二电荷电平序列，所述第二存储器信元群组中的每一存储器信元支持所述指定数目个电荷电平，使得每一电荷电平表示所述非整数个位；以及
基于至少部分地通过使所述第二存储器信元群组存储所述第二电荷电平序列来执行所述数据操作。
CN202111564641.6A 2020-12-22 2021-12-20 对已分组存储器信元执行数据操作 Pending CN114664334A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/131,319 2020-12-22
US17/131,319 US11861208B2 (en) 2020-12-22 2020-12-22 Performing data operations on grouped memory cells

Publications (1)

Publication Number Publication Date
CN114664334A true CN114664334A (zh) 2022-06-24

Family

ID=82023462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111564641.6A Pending CN114664334A (zh) 2020-12-22 2021-12-20 对已分组存储器信元执行数据操作

Country Status (2)

Country Link
US (2) US11861208B2 (zh)
CN (1) CN114664334A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975698A (en) * 1989-12-08 1990-12-04 Trw Inc. Modified quasi-gray digital encoding technique
US8711617B2 (en) * 2011-06-03 2014-04-29 Micron Technology, Inc. Data modulation for groups of memory cells
US20150128004A1 (en) * 2013-11-05 2015-05-07 Broadcom Corporation Constellation mapping for communication systems
US9514057B2 (en) * 2013-12-04 2016-12-06 Sandisk Technologies Llc Storage module and method for managing logical-to-physical address mapping
US10990295B2 (en) * 2018-06-14 2021-04-27 Western Digital Technologies, Inc. Write level optimization for non-volatile memory
US11587620B2 (en) * 2020-06-05 2023-02-21 Samsung Electronics Co., Ltd. Automatic program voltage selection network

Also Published As

Publication number Publication date
US20240094942A1 (en) 2024-03-21
US20220197538A1 (en) 2022-06-23
US11861208B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
CN113539342A (zh) 主动读取干扰缓解
CN113035262A (zh) 存储器子系统中奇偶校验数据的管理
CN113590023A (zh) 在多平面存储器装置的单独平面上存储区名称空间中的区
CN115605852A (zh) 在主机存储器缓冲区中存储转换层元数据
CN113127254A (zh) 存储器子系统中多平面奇偶校验数据的存储管理
CN113127255A (zh) 在低密度存储器系统上实施容错页条带
CN113946283B (zh) 存储器装置的分区命名空间中的部分区存储器单元处置
CN113093990A (zh) 存储器子系统处的数据块切换
CN114981785A (zh) 基于改变高速缓存中数据块的写入模式执行媒体管理操作
US11836076B2 (en) Implementing mapping data structures to minimize sequentially written data accesses
US11720490B2 (en) Managing host input/output in a memory system executing a table flush
CN115705159A (zh) 存储器子系统中双字的智能交换和有效编码
CN115705155A (zh) 存储器子系统数据迁移
US11567665B2 (en) Data dispersion-based memory management
CN115048040A (zh) 基于有效数据的比率的媒体管理操作
CN115145480A (zh) 具有经分区名字空间的存储器子系统的分区块暂存组件
CN113590022A (zh) 用于存储器装置的系统和方法
CN113342710A (zh) 存储器装置页面程序序列
US11861208B2 (en) Performing data operations on grouped memory cells
US11562776B2 (en) Performing read operations on grouped memory cells
US11860732B2 (en) Redundancy metadata media management at a memory sub-system
CN113918479B (zh) 用于并行独立线程的低位密度存储器高速缓存的方法及系统
US11934685B2 (en) Performing memory access operations based on quad-level cell to single-level cell mapping table
US11922011B2 (en) Virtual management unit scheme for two-pass programming in a memory sub-system
US20230058232A1 (en) Partition command queues for a memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination