CN114661516A - 具有数据质量度量和可选数据恢复方案的存储设备 - Google Patents

具有数据质量度量和可选数据恢复方案的存储设备 Download PDF

Info

Publication number
CN114661516A
CN114661516A CN202111489666.4A CN202111489666A CN114661516A CN 114661516 A CN114661516 A CN 114661516A CN 202111489666 A CN202111489666 A CN 202111489666A CN 114661516 A CN114661516 A CN 114661516A
Authority
CN
China
Prior art keywords
data
storage device
ecc module
quality metric
data quality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111489666.4A
Other languages
English (en)
Inventor
R.皮丘马尼
李宗旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114661516A publication Critical patent/CN114661516A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1032—Simple parity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G06F11/1451—Management of the data involved in backup or backup restore by selection of backup contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G06F11/1469—Backup restoration techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1471—Saving, restoring, recovering or retrying involving logging of persistent data for recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

公开了一种存储设备。存储设备可以包括用于数据的存储器。控制器可以管理将数据写入存储器并从存储器读取数据。数据质量度量表可以将第一数量的错误映射到第一数据质量度量，并将第二数量的错误映射到第二数据质量度量。发送器可以将数据质量度量表返回给主机。

Description

具有数据质量度量和可选数据恢复方案的存储设备
相关申请的交叉引用
本申请要求2020年12月23日提交的美国临时专利申请序列号63/130,399的利益，出于所有目的通过引用将其合并于此。
技术领域
本发明概念通常涉及存储设备，并且更具体地，涉及改进纠错处理。
背景技术
主机可以向存储设备写入数据并从存储设备读取数据。有时，在处理主机读取请求时，存储设备可能检测到错误。纠错码提供了一种机制，通过这种机制可以校正这些错误。但是应用纠错可能需要额外的时间：存储设备最终可能需要比主机可接受的更多时间来响应读取请求。此外，纠错技术消耗电力，增加了存储设备的运行费用。
仍然需要改进存储设备的性能，以减少执行纠错所需的时间并减少存储设备所使用的功率。
附图说明
图1示出了根据本发明构思的实施例的包括支持数据质量度量的存储设备的系统。
图2示出了根据本发明构思的实施例的图1的机制的详情。
图3示出了根据本发明构思的实施例的当被实现为固态驱动器(SSD)时图1的存储设备的详情。
图4示出了根据本发明构思的实施例的将误码率与违反校验方程(violatedcheck equation)的数量相关联的图的示例。
图5示出了根据本发明构思的实施例的支持在图1的存储设备中使用数据质量度量的图3的读取恢复级别(RRL)表的示例。
图6示出了根据本发明构思的实施例的图1的存储设备中的图3的数据质量度量表的示例。
图7示出了根据本发明构思的实施例的在图1的主机和图1的存储设备之间交换的消息。
图8A-图8C示出了根据本发明构思的实施例的用于图1的存储设备读取数据和应用纠错的示例过程的流程图。
图9示出了根据本发明构思的实施例的用于图1的存储设备接收读取请求的目标数据质量度量或目标延迟的示例过程的流程图。
图10示出了根据本发明构思的实施例的用于图1的存储设备确定违反校验方程的数量的示例过程。
具体实施方式
现在将详细参考本发明构思的实施例，其示例在附图中示出。在下面的详细描述中，阐述了许多具体细节，以便能够彻底理解本发明的构思。然而，应当理解，本领域普通技术人员可以在没有这些具体细节的情况下实践本发明构思。在其他实例中，未详细描述众所周知的方法、过程、组件、电路和网络，以避免不必要地模糊实施例的方面。
应当理解，尽管本文中可以使用术语第一、第二等来描述各种元件，但这些元件不应受到这些术语的限制。这些术语仅用于区分一个元件和另一个元件。例如，在不脱离本发明构思的范围的情况下，第一模块可以被称为第二模块，并且类似地，第二模块可以被称为第一模块。
本文中用于描述本发明构思的术语仅用于描述特定实施例的目的，并不旨在限制本发明构思。如在本发明构思和所附权利要求的描述中所使用的，除非上下文另有明确指示，否则单数形式“一”、“一个”和“该”也意在包括复数形式。还应理解，本文中使用的术语“和/或”是指并包括一个或多个相关列出项目的任何和所有可能组合。应进一步理解，当在本说明书中使用术语“包括”和/或“包含”时，规定了所述特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。附图的组件和特征不一定按比例绘制。
从存储设备(诸如固态驱动器(SSD))内的与非(NAND)闪存芯片恢复数据可以通过纠错编码(ECC)完成。基于ECC解码结果，SSD仅报告正确或失败以校正检测到错误的块中的数据。
有些应用可以容忍数据错误达到预定速率。此外，诸如非易失性存储器Express(NVMe)的协议可以支持读取恢复级别，这允许将存储设备配置为当尝试从有错误的块恢复数据时(或当返回错误时)尝试的不同程度的努力。利用该数据质量特征，可以基于协议读取恢复级别需求来预先计算从有错误的块恢复数据的估计时间，而无需尝试使用可能具有长延迟和/或需要额外功率来执行的恢复方案。
非易失性存储器(NVM)可以支持可配置的读取恢复级别(RRL)属性，这平衡读取命令的完成时间与应用于这些读取命令的错误恢复量(当发生错误时)。RRL属性可以被应用于与RRL属性相关联的NVM集。与NVM集关联的命名空间可以继承该NVM集的RRL。如果不支持NVM集，则NVM子系统中的所有命名空间可以使用相同的RRL。表1显示了示例RRL表(“O”代表“可选择”，“M”代表“强制性”)。
表1
Figure BDA0003398690800000031
存储设备可以包括数据质量特征实现。在没有数据质量度量的存储设备中，当尝试读取数据时，存储设备可能需要执行强力方法或简化强力方法，以基于错误恢复增强顺序尝试所有错误恢复方案。强力方法可以按顺序尝试错误恢复方案——例如，从最快到最慢——直到某个方案导致成功的错误恢复或所有错误恢复方案都已尝试为止。简化强力方法可以按顺序尝试错误恢复方案——例如，从最快到最慢——直到某个方案导致成功的错误恢复或者尝试读取和恢复数据所花费的时间超过可用时间(即，主机期望从存储设备获得的延迟)为止。以这种方式尝试所有错误恢复方案可能需要较长的延迟和额外的功耗，尤其是对于较差的数据质量。
相反，在具有数据质量度量的存储设备中，在管理命令阶段中的命名空间创建期间，可以构建RRL表。主机可以使用协议特征命令来设置每个命名空间的RRL。出于服务质量(QoS)控制目的，主机可以发出verify()或get_LBA_status()命令，作为对其的响应，存储设备数据质量度量估计器可以向主机快速返回数据质量度量级别，而无需应用实际的数据恢复过程(可能有很长的延迟和/或需要额外的功耗才能执行)。在正常的read()期间命令阶段，第一数据质量度量估计器模块可以计算数据质量度量。基于数据质量度量和RRL属性，错误恢复模式选择器可以选择要使用的错误恢复方案。因为RRL属性和数据质量度量可以识别要使用的单个错误恢复方案，所以存储设备可以避免在强力方法或简化强力方法中尝试多个错误恢复方案，以尝试找到可能成功的错误恢复方案。例如，对于具有最差数据质量的数据，存储设备可能知道错误恢复不太可能成功或可能超过RRL属性。在这种情况下，存储设备可以将数据直接返回到主机并绕过错误恢复。
数据质量估计算法
对于每个ECC，可以存在与之关联的奇偶校验矩阵H。对于(N,K)的代码，N为代码长度，K为数据长度，H可以是具有N-K个独立行和N列的矩阵，如下所示：
Figure BDA0003398690800000051
长度N的ECC码字C＝(c1,c2,c3,…cN)应满足奇偶校验矩阵H中的线性方程：换句话说，应满足方程HC＝0。请注意，对于给定数据，ECC码字C可以相同，而与单个ECC的奇偶校验矩阵H无关。
由于矩阵H包括N-K行，因此HC＝0可以包括N-K个线性方程(也可以被称为“校验方程”，因为它们检查码字是否有错误)。编码码字C可以被存储在磁道、NAND单元中，或在写入阶段使用其他技术。当从存储位置读取码字时，可能会出现一些错误：这些错误的存在可以被表示为损坏码字，如
Figure BDA0003398690800000052
一般而言，可以预期损坏的码字
Figure BDA0003398690800000053
中的错误数量越大，则不满足(即不等于0)
Figure BDA0003398690800000054
中的线性方程的数量。ECC解码器可以尝试使用所有解码算法来试图寻找与
Figure BDA0003398690800000055
的汉明距离最近且可以满足方程
Figure BDA0003398690800000056
的码字
Figure BDA0003398690800000057
在没有数据质量度量的存储设备中，满足方程
Figure BDA0003398690800000058
且可以成功恢复数据，或者
Figure BDA0003398690800000059
并且数据可能无法成功恢复(并且可能返回错误)。在具有数据质量度量的存储设备中，在ECC解码器的使用期间，ECC解码器可以计算
Figure BDA00033986908000000510
中被违反(即，不等于0)的线性方程的数量：违反的线性方程的该计数可以被用作数据质量的度量。违反线性方程的数量与码字中的误码率(BER)之间可能存在关系。因此，可以看到BER与违反线性方程数量之间的关系。
数据质量度量估计器表如下表2所示。
表2
违反线性方程的数量 BER 数据质量等级(0-100) 恢复延迟(μs)
0 0 100(完美) 0
1-10 1e-20-1e-10 99(优秀) 2
11-20 1e-10-2e-8 98 5
21-40 2e-8-1e-8 97 10
… … …
401-… >1e-1 0(不可恢复) 无限
通常，存储设备可以基于违反线性方程的数量(V)相对于奇偶校验矩阵H中的行的数量(该数量可以标记为“M”)来提供数据质量度量。因此，数据质量度量可以被表示为(V/M)％。由于违反线性方程的数量与误码率之间的关系可能是非线性的，因此可以基于对于特定ECC解码器的违反线性方程的数量来构建示例数据质量表，如上面的表2中所示。
图1示出了根据本发明构思的实施例的包括支持数据质量度量的存储设备的系统。在图1中，也可以被称为主机的机器105可以包括处理器110、存储器115和存储设备120。处理器110可以是任何种类的处理器。(为了便于说明，将处理器110以及下面讨论的其他组件显示在机器外部：本发明概念的实施例可以包括机器内部的这些组件。)虽然图1示出了单个处理器110，但是机器105可以包括任意数量的处理器，每个处理器可以是单核或多核处理器，每个处理器可以实现精简指令集计算机(RISC)体系结构或复杂指令集计算机(CISC)体系结构(除其他可能性外)，并可以在任何所需组合中混合。
处理器110可以耦合到存储器115。存储器115可以是任何种类的存储器，诸如闪存、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、持久随机存取存储器、铁电随机存取存储器(FRAM)或非易失性随机存取存储器(NVRAM)，诸如磁阻随机存取存储器(MRAM)等。存储器115也可以是不同存储器类型的任何期望组合，并且可以由存储器控制器125管理。存储器115可以用于存储被称为“短期”的数据：也就是说，数据预计不会长时间存储。短期数据的示例可以包括临时文件、应用在本地使用的数据(可能是从其他存储位置复制的)等。
处理器110和存储器115也可以支持操作系统，在该操作系统下可以运行各种应用。这些应用可以发出从存储器115或存储设备120读取数据或将数据写入存储器115或存储设备120的请求(也可以称为命令)。例如，可以使用存储设备120来存储初始参数(或初始参数的值范围，以及值范围代表的行为类型)用于初始化模拟。存储设备120可使用设备驱动器130接入。尽管图1使用通用术语“存储设备”，本发明概念的实施例可以包括可受益于使用数据质量度量的任何存储设备格式，其示例可以包括硬盘驱动器和固态驱动器(SSD)。下文对“SSD”的任何引用应理解为包括本发明概念的此类其他实施例。
图2示出了根据本发明构思的实施例的图1的机器105的详情。在图2中，机器105通常包括一个或多个处理器110，其可以包括存储器控制器125和时钟205，可以用于协调机器的组件的操作。处理器110也可以耦合到存储器115，可以包括随机存取存储器(RAM)、只读存储器(ROM)或其他状态保存介质。处理器110还可以耦合到存储设备120和网络连接器210，网络连接器210可以是例如以太网连接器或无线连接器。处理器110还可以连接到总线215，可以附接可以使用I/O引擎225管理的用户接口220和输入/输出(I/O)接口端口等。
图3示出了根据本发明构思的实施例的当被实现为SSD时图1的存储设备120的详情。在图3中，SSD 120可以包括接口305。接口305可以是用于将SSD 120连接到图1的机器105的接口。SSD 120可以包括多于一个接口305：例如，一个接口可以被用于基于块的读写请求，另一个接口可以被用于键值读写请求。尽管图3表明接口305是图1的SSD 120和机器105之间的物理连接，但是接口305也可以表示可跨公共物理接口使用的协议差异。例如，SSD 120可以使用U.2或M.2连接器连接到机器105，但是可以支持基于块的请求和键值请求：处理不同类型的请求可以由不同的接口305执行。
SSD 120也可以包括可以管理接口305的主机接口层310。如果SSD 120包括多于一个接口305，则单个主机接口层310可以管理所有接口，SSD 120可以包括每个接口的主机接口层，或者可以使用它们的一些组合。
SSD 120也可以包括SSD控制器315、各种通道320-1、320-2、320-3和320-4，沿着这些通道可以排列各种闪存芯片325-1、325-2、325-3、325-4、325-3、325-6、325-7和325-8。SSD控制器315可以管理沿着通道320-1到320-4向闪存芯片325-1至325-8发送读请求和写请求。尽管图3示出四个通道和八个闪存芯片，但是本发明构思的实施例可以包括任意数量(一个或多个，无绑定)的通道，包括任意数量(一个或多个，无绑定)的闪存芯片。
在每个闪存芯片内，空间可以被组织为块，块可以进一步被细分为页，并可以被归组为超级块。页通常是在SSD上可以被读取或写入的最小数据单元。页大小可根据需要而变化：例如，页可以为4KB的数据。如果要写入小于整页，则多余的空间是“未使用的”。
尽管可以写入和读取页，但是SSD通常不允许数据被覆写：也就是说，现有数据不可以被新数据“就地”替换。相反，当要更新数据时，新数据写入SSD上的新页，并且原始页被无效(标记为准备擦除)。因此，SSD页通常有三种状态之一：空白(准备写入)、有效(包含有效数据)和无效(不再包含有效数据，但在擦除之前不可用)(这些状态的确切名称可能不同)。
但是，尽管页可以被单独写入和读取，但是块是可以被擦除的数据的基本单位。也就是说，页不是单独擦除的：一个块中的所有页通常会被同时擦除。例如，如果块包含256页，则一个块中的所有256页被同时擦除。这种安排可能导致针对SSD的一些管理问题：如果选择了仍包含一些有效数据的块进行擦除，则在该块可以被擦除之前，可能需要将该有效数据复制到SSD上其他位置的空白页。(在本发明构思的一些实施例中，擦除的单位可以不同于块：例如，它可以是超级块，超级块可以是多个块的集合。)
SSD控制器315可以包括闪存转换层330(对于不使用闪存存储的存储设备，可以更一般地被称为逻辑到物理转换层)、读取恢复级别(RRL)表335、数据质量度量估计器340、数据质量度量表345、错误恢复模式选择器350以及纠错码模块355-1和355-2。闪存转换层330可以处理LBA或其他逻辑ID(如图1的处理器110所使用)以及数据被存储在闪存芯片325-1到325-8中的物理块地址(PBA)或其他物理地址的转换。RRL表335可以用于存储关于要应用于命名空间的默认优选RRL的信息，以及关于错误恢复的其他信息。RRL表335将参考图5在下面进一步讨论。
数据质量度量估计器340可以获取关于从闪存芯片325-1至325-8读取的数据的信息，并确定要使用什么错误恢复机制。要了解其工作，需要了解纠错码(ECC)的工作原理。
通常，可以使用ECC模块355-1和355-2实现的每个ECC可以包括奇偶校验矩阵H。奇偶校验矩阵H可以包括n–k行和n列，其中n是码字的长度，k是码的秩。由于奇偶校验矩阵H包括n列，并且码字C的长度为n，因此乘积HC可以是具有n–k行的向量。码字C可以基于正在写入的数据生成，并且可以被选择以使得HC为0。因此，乘积HC可以被表示n–k个线性方程的集合。当数据被写入闪存芯片325-1到325-8时，码字C也可以被写入闪存芯片325-1到325-8。
当读取数据时，尤其是当读取码字C时，可能发生错误，导致码字C被错误读取。在这种情况下，损坏的码字可以被表示为
Figure BDA0003398690800000081
由于
Figure BDA0003398690800000082
可能有错误(并且因此可能不是码字本身)，所以
Figure BDA0003398690800000083
可能不像HC那样等于0：一些线性方程可能不满足(或者，换句话说，一些线性方程可能被违反)。然后，ECC模块可以尝试寻找尽可能“接近”
Figure BDA0003398690800000091
并且
Figure BDA0003398690800000092
为0的另一码字
Figure BDA0003398690800000093
(“接近度”可以用汉明距离来度量，其测量码字中需要被更改以将一个字改变为另一个字的字符数。)如果可以找到这样的码字
Figure BDA0003398690800000094
则ECC模块可以能够校正从闪存芯片325-1到325-8读取的数据；如果不能找到码字
Figure BDA0003398690800000095
则数据可能是无法校正的，并且可能返回错误。
通过这种理解，可以理解数据质量度量估计器340。暂时转到图4，图4示出
Figure BDA0003398690800000096
中的违反(或不满足)线性方程的数量与数据的误码率(BER)之间的关系图。可以看出，
Figure BDA0003398690800000097
中违反线性方程的数量与BER之间存在相关性。因此，当
Figure BDA0003398690800000098
中的违反线性方程的数量增加时，可以预期读取数据中的错误数量增加。(注意，尽管相关性可能不是线性的，也可能不是单调增加的，但总体上相关性是增加的。因此，例如，从100到102个的违反线性方程不一定会导致BER增加，从100到400个的违反线性方程可能会导致BER增加)。因此，通过检查违反线性方程的数量，可以确定数据质量的估计。
返回到图3，数据质量度量估计器340然后可以确定
Figure BDA0003398690800000099
中的违反方程的数量并使用该信息确定数据质量的估计度量。数据质量度量估计器340可以使用数据质量度量表345来帮助数据质量度量估计器340从违反方程的数量映射到数据质量度量。下面参考图6进一步讨论数据质量度量表345。
给定由数据质量度量估计器340估计的数据质量度量，错误恢复模式选择器350然后可以选择要应用于数据的错误恢复模式。SSD 120可以实现许多不同的ECC模块，如ECC模块355-1和355-2所示。尽管图3示出两个ECC模块355-1和355-2，但本发明构思的实施例可以支持任意数量(一个或更多个)的ECC模块355-1和355-2。ECC模块355-1和355-2的示例可以包括读取重试(尝试第二次读取数据)、独立磁盘冗余阵列(RAID)解码器(应用用于从RAID读取数据的解码器)、ECC硬件解码器(使用硬件应用ECC)和ECC软件解码器(使用软件应用ECC)。ECC模块355-1和355-2可以使用许多不同的方法来实现。
ECC模块355-1和355-2(以及数据质量度量估计器340和错误恢复模式选择器350)可以使用专用集成电路(ASIC)、现场可编程门阵列(FPGA)、中央处理单元(CPU)、图形处理单元(GPU)或通用GPU(GPGPU)来实现。取决于实现，固件或软件也可以用于实现ECC模块355-1和355-2(以及数据质量度量估计器340和错误恢复模式选择器350)。
执行ECC的一种方法(可以被称为强力方法)是尝试依次应用每个ECC模块，直到错误得到校正或没有剩余的ECC模块需要尝试为止。第二种方法是尝试依次应用每个ECC模块，直到满足以下三个条件中的一个为止：错误得到校正、没有剩余的ECC模块需要尝试或处理读取请求所花费的时间(包括接收读取请求所花费的时间和尝试执行纠错所花费的时间)超过某个最大延迟。在任一情况下，如果成功地校正了错误，则校正的数据被返回到图1的主机105；否则，向图1的主机105报告错误。
但这些方法有一些缺点。首先，由于这些方法依次应用ECC模块355-1和355-2中的每个，因此执行纠错所需的时间包括依次执行每个ECC模块所需的时间，这可能大于执行单个ECC模块所需的时间。此外，执行ECC模块需要电力。与时间一样，执行多个ECC模块可能比仅执行单个ECC模块消耗更多的电力。
还可能发生的是，图1的主机105可能期望在比执行每个ECC模块可能需要的更短的时间内对读取请求做出响应。因此，依次执行每个ECC模块可能最终超过图1的主机105所容忍的延迟。如果可以实际纠错的ECC模块按顺序尚未被执行，则在超过图1的主机105愿意容忍的延迟之前，可能不会校正损坏的数据，然而，如果ECC模块已经以不同的顺序被执行，则图1的主机105愿意容忍的延迟可能已经允许该ECC模块的执行。
为了解决这些缺点，错误恢复模式选择器350可以基于数据的数据质量度量来选择单个ECC模块355-1或355-2来执行。如果选择的ECC模块校正了数据，则与依次尝试多个ECC模块相比，可以更快地返回校正的数据，并且功耗更低(因为只执行一个ECC模块)。
在本发明构思的一些实施例中，错误恢复模式选择器350可以选择最适合数据质量度量的ECC模块。例如，错误恢复模式选择器350可以基于数据质量度量来选择预期能够校正错误的最快执行ECC模块。在本发明构思的其他实施例中，错误恢复模式选择器350可以选择期望在图1的主机105愿意容忍的延迟内完成的最彻底的ECC模块(即使数据质量度量指示较不彻底的ECC模块可能足够)。
当错误恢复预计不会成功时，也可以使用一些选项。在本发明构思的一些实施例中，如果数据质量度量指示校正错误所需的时间大于图1的主机105愿意容忍的延迟，则SSD120可以简单地将错误返回到图1的主机105。在本发明构思的其他实施例中，错误恢复模式选择器350可以选择将在图1的主机105愿意容忍的延迟内完成的最彻底的ECC模块，即使该ECC模块可能无法解决错误。毕竟，ECC模块可能能够解决该错误，即使该错误对于该ECC模块来说过于复杂，无法解决。
在又一其它实施例中，即使未执行纠错，SSD 120也可以返回数据而不是错误。有些应用可以容忍某些数据错误。例如，音频或视频数据的回放可以容忍数据中的一些错误，因为大部分数据可以被成功地呈现给用户。图1的主机105可以指定数据质量度量，以指示图1的主机105愿意容忍具有一些错误的数据。SSD 120然后可以将数据的估计数据质量度量与图1的主机105指定的数据质量度量进行比较：如果数据具有足够的数据质量以满足主机，则即使纠错没有发生或没有成功，数据也可以被返回到主机。
如上所述，SSD控制器315可以仅包括一个ECC模块355-1或355-2。但是，即使SSD控制器315仅包括一个ECC模块355-1或355-2，也可以使用数据质量度量来确定是否应用ECC模块。例如，图1的延迟主机105愿意容忍可能或可能不允许使用ECC模块，或者即使有足够的时间来执行ECC模块，ECC模块也可能明显不能解决错误。
图5示出了根据本发明构思的实施例的支持在图1的存储设备120中使用数据质量度量的图3的RRL表335的示例。在图5中，示出了RRL 335。RRL 335可以存储条目，诸如条目505和510。每个条目可以将命名空间映射到RRL、可接受的延迟和/或可接受的数据质量度量。注意，尽管图5将RRL表335示为包括四列，但取决于实现，本发明构思的实施例可以包括更多或更少的列。例如，在本发明构思的一些实施例中，RRL 335可以包括数据质量度量，但不包括延迟，反之亦然。
例如，条目505示出命名空间515映射到RRL 520、可接受的延迟525和可接受的数据质量度量530，而条目510示出命名空间535映射到RRL 540、可接受的延迟545和可接受的数据质量度量550。可接受的延迟525和545可以表示图1的主机105分别对于与命名空间515和535相关联的读取请求愿意容忍的默认延迟。可接受的数据质量度量530和550可以表示图1的主机105分别应用于与命名空间515和535相关联的读取请求的默认数据质量度量。注意，可接受的延迟525和545以及可接受的数据质量度量530和550可以针对各个读取请求被覆盖，如参考下面的图7所讨论的：可接受的延迟525和545以及可接受的数据质量度量530和550可以在图1的主机105不覆盖默认延迟/数据质量度量的情况下使用。
在本发明构思的一些实施例中，术语“数据质量度量”也可以被用于包括数据质量度量和延迟二者。也就是说，在本发明概念的一些实施例中(特别是在RRL表345不包括可接受的延迟和可接受的数据质量度量的列的本发明概念的实施例中)，术语“数据质量度量”可以被理解为指数据质量度量本身或延迟。但是，在描述了术语“数据质量度量”和“延迟”二者的本发明概念的实施例中，术语“数据质量度量”并不意味着延迟。
如上文参考图3所讨论的，图1的主机105可能愿意容忍数据中的一些错误，即使数据可能没有被成功地校正(或者图1的存储设备120可能没有时间执行纠错)。这一事实解释了为什么RRL表345可以包括可接受的延迟和可接受的数据质量度量二者，以及为什么这些数据点可能不一致。例如，RRL表345可以指定，对于特定命名空间，数据可以具有至少90的数据质量度量，并且还可以指定延迟太小以致不能允许错误恢复(或者至少，不能允许使用该数据质量度量的数据的错误恢复)。对于这样的数据点，图1的主机105可以指示在返回从图1的存储设备120读取的数据时对延迟的小容忍，以及在从图1的存储设备120读取的数据中对某种程度的错误的容忍。也可以指定其他组合(诸如对数据错误的低容忍，但对返回数据所需时间的高容忍)。另一方面，如果可接受的延迟和可接受的数据质量度量“一致”，则图1的主机105可以仅指定一个这样的值(并且如果没有包括在RRL表335中，则省略另一个值，或者在RRL表335中将该值留空)。
图6示出了根据本发明构思的实施例的图1的存储设备120中的图3的数据质量度量表345的示例。在图6中，示出了数据质量度量表345。数据质量度量表345可以存储条目，诸如条目605和610。每个条目可以将多个违反线性方程(也可以被称为多个错误)映射到BER、错误恢复延迟和/或数据质量度量。注意，尽管图6将数据质量度量表345示为包括四列，但取决于实现，本发明构思的实施例可以包括更多或更少的列。例如，在本发明概念的一些实施例中，数据质量度量表345可以包括数据质量度量，但不包括错误恢复延迟，反之亦然。
例如，条目605示出错误数量615被映射到BER 620、错误恢复延迟625和数据质量度量630，而条目610示出错误数量635被映射到BER 640、错误恢复延迟645和数据质量度量650。错误恢复延迟625和645可以表示针对所识别的错误数量执行错误恢复所需的估计时间。数据质量度量630和650可以表示分配给具有所识别的错误数量的数据的数据质量度量。因此，例如，条目605反映了如果不存在违反线性方程，则数据中不存在错误，这意味着不需要时间来执行纠错，并且数据质量被认为是完美的。相比之下，条目610反映出存在一些违反线性方程，估计需要2微秒(μs)来校正：在这个错误数量的情况下，数据质量较高，但不一定完美。
使用数据质量度量表345中的信息(结合读取请求的可接受的延迟和/或可接受的数据质量度量)，图3的错误恢复模式选择器350可以选择要使用的适当ECC模块。如上文参考图3所讨论的，图3的错误恢复模式选择器350然后可以选择ECC模块，其可以在数据的估计数据质量度量的情况下来校正错误，但是在图1的主机105愿意容忍的限度内(就数据错误和/或延迟而言)。图3的错误恢复模式选择器350可以选择将(希望)在给定数据质量度量的情况下校正错误的最快ECC模块、最有可能在给定数据质量度量的情况下校正错误的ECC模块(在图1的主机105愿意容忍的延迟内)，或者完全跳过纠错(如果在图1的主机105愿意容忍的延迟内纠错未被预测为成功)。如果错误恢复未尝试或未成功，图3的错误恢复模式选择器350也可以基于图1的主机105愿意接受的数据质量，决定是返回错误结果还是返回存在错误的数据。
图7示出了根据本发明构思的实施例的在图1的主机105和图1的存储设备120之间交换的消息。在图7中，主机105可以向存储设备120发送写入请求705。写入请求705可以包括要写入存储设备120的数据710。然后，存储设备120可以存储数据，生成码字，并存储码字，之后存储设备120可将响应715发送回主机105。
在稍后的某个时间点，主机105可以发送读取请求720以从存储设备120读回出数据710。然后，存储设备120可以尝试从存储器中读取数据710以及所存储的码字，并可以结合奇偶校验矩阵H使用码字来确定数据是完美的还是存在错误：如果数据有错误，则存储设备120也可以使用码字和奇偶校验矩阵H来确定违反线性方程的数量：存储设备120然后可以使用违反线性方程的数量和图3的数据质量度量表345来确定数据质量度量。存储设备120然后可以返回数据质量度量到主机105，如响应725所示。
然后，主机105可以使用数据质量度量来决定要采取的行动。例如，主机105可以简单地将响应725视为指示从存储设备120读取数据时存在错误，并且可以基于该信息继续。但是在一些实施例中，主机105可以重新发送读取请求，如读取请求730所示。读取请求730可以指定目标数据质量级别735和/或目标延迟740，存储设备120然后可以使用该目标数据质量级别735和/或目标延迟740来决定选择哪个ECC模块(或不选择任何ECC模块)，以及是否返回有错误的数据(如果数据无法被校正)。一旦存储设备120决定执行什么校正(如果有)，存储设备120就可以执行任何选择的校正，并且可以将响应745发送回主机105。响应705可以包括校正的数据750，响应705可以包括未校正的数据，或者响应705可以返回错误，这取决于执行了(未执行)什么纠错以及选择了哪些信息发送回主机105。
在图7中，主机105被示出为向存储设备120发送两个读取请求720和730，并且存储设备120被示出为发送两个响应725和745。在图7所涵盖的本发明概念的实施例中，可以包括即使根据图5的RRL表335，存储设备120也不具有关于主机105可能想要的目标数据质量度量735和/或目标延迟740的任何信息，该方法也是合理的。但是，在本发明构思的一些实施例中，如果存储设备120不具有这样的信息，则存储设备120可以仅仅假设主机105期望完美的数据，但是对于纠错所强加的延迟不具有容忍，在这种情况下，存储设备120可以在响应725中简单地报告错误(而不是报告数据质量度量)。在本发明构思的其他实施例中，主机105可以作为单独的请求来发送对数据710的数据质量级别的请求，而不是存储设备120响应于读取请求720返回这样的信息。在本发明构思的其他实施例中，存储设备120可以接收目标数据质量度量735和/或目标延迟740，作为读取请求720的一部分，或者通过从图5的RRL表335访问这样的信息。在本发明构思的此类实施例中，存储设备120可以简单地执行纠错(或者不执行纠错，取决于图3的错误恢复模式选择器350)，而不是在响应725中返回数据710的数据质量级别。
图8A-图8C示出了根据本发明构思的实施例的图1的存储设备120读取数据和应用纠错的示例过程的流程图。在图8A中，在块805，图1的存储设备120可以从图1的主机105接收图7的写入请求705，以将图7的数据710写入图3的闪存芯片325-1至325-8。在块810，图1的存储设备120可以将图7的数据710写入图3的闪存芯片325-1到325-8。在块815，图1的存储设备120可以生成图7的数据710的码字；该码字可以在块820中被存储图1的存储设备120的图3的闪存芯片325-1至325-8中。
在块825(图8B)，图1的存储设备120可以从图1的主机105接收图7的读取请求720或730。在块830，图1的存储设备120可以为图7的读取请求720和/或730确定图7的目标数据质量度量735和/或图7的目标延迟740。在块835，图1的存储设备120可以尝试从图3的闪存芯片325-1至325-8读取图7的数据710。注意，数据可能被成功读取，但包含导致图3的闪存芯片325-1至325-8中的数据不准确的错误：如果任何数据错误可能无法被校正，则即使从图3的闪存芯片325-1至325-8成功“读取”数据，图7的读取请求720和/或730也可能被视为失败。在块840，图3的错误恢复模式选择器350可以确定图7的数据710中的错误数量(即，违反线性方程的数量)。在块845，图3的错误恢复模式选择器350可以将错误数量(或违反线性方程的数量)映射到图7的数据710的数据质量度量。
在块850(图8C)，图1的存储设备120可以返回图7的数据710的数据质量度量，如图7的响应725所示。图8的块850可以省略，如虚线855所示。在块860，图3的错误恢复模式选择器350可以选择图3的ECC模块355-1或355-2中的一个(或者，如果预期没有ECC模块校正数据或者如果数据是完美的，则可以选择没有ECC模块)应用于图7的数据710。在块865，图1的存储设备120可以应用所选择的图3的ECC模块355-1或355-2(如果在块860没有选择ECC模块，则图1的存储设备120在块865可以不做任何事情)。最后，在块870，图1的存储设备120可以将图7的校正的数据750返回到图1的主机105。如果由于数据完美而未执行纠错，则图7的数据750可以被返回而无需校正；如果由于在块860中预期纠错不会成功而未执行纠错，则如果图1的主机105愿意容忍数据中的错误的级别，或者如果图1的主机105不愿意容忍数据中的错误的级别，则可以返回(未校正)数据750。
图9示出了根据本发明构思的实施例的用于图1的存储设备120接收图7的读取请求720或730的图7的目标数据质量度量735或图7的目标延迟740的示例过程的流程图。在图9中，在块905，图1的存储设备120可以从图1的主机105接收图7的目标数据质量度量735。
可替选地，在块910，图1的存储设备120可以确定与图7的读取请求720或730相关联的命名空间。然后，在块915，使用图5的RRL表345，图1的存储设备120可以将命名空间映射到图5的目标数据质量度量530或550。
可替选地，在块920，图1的存储设备120可以从图1的主机105接收图7的目标延迟740。
可替选地，在块925，图1的存储设备120可以确定与图7的读取请求720或730相关联的命名空间。然后，在块930，使用图5的RRL表345，图1的存储设备120可以将命名空间映射到图5的目标延迟525或545。
图10示出了根据本发明构思的实施例的图1的存储设备120确定违反校验方程的数量的示例过程。在图10中，在块1005，图3的错误恢复模式选择器350可以确定图7的数据710的码字。在块1010，图3的错误恢复模式选择器350可以识别奇偶校验矩阵H。在块1015，图3的错误恢复模式选择器350可以基于码字和奇偶校验矩阵H来确定线性方程。最后，在块1020，图3的错误恢复模式选择器350可以计算违反线性方程的数量。
在图8A-图10中，示出了本发明概念的一些实施例。但是，本领域技术人员将认识到，通过改变块的顺序、省略块或包括附图中未示出的链接，本发明概念的其他实施例也是可能的。流程图的所有这些变化都被认为是本发明概念的实施例，无论是否明确描述。
与现有技术相比，本发明构思的实施例提供了技术优势。存储设备可以确定从存储设备读取的数据的数据质量度量。该数据质量度量可以根据基于奇偶校验矩阵H和数据码字的多个违反的线性方程来确定。然后，可以使用该数据质量度量来选择要应用于数据的纠错码模块。通过选择一个纠错码模块，与依次尝试多个纠错码模块相比，延迟可能会减少。类似地，通过选择一个纠错码模块，与依次尝试多个纠错码模块相比，可以降低功耗。此外，可以将数据质量度量与主机确定的数据质量度量进行比较，这可能反映主机可能容忍数据中的某些错误：如果数据具有足够高的数据质量，则可以将数据返回到主机，而无需校正(即有错误)。
以下讨论旨在提供可在实现本发明构思的某些方面的一个或多个适当机器的简要的一般性描述。一个或多个机器可以至少部分地通过来自诸如键盘、鼠标等的传统输入设备的输入以及通过从另一个机器接收的指令、与虚拟现实(VR)环境的交互、生物特征反馈或其他输入信号来控制。如本文所述，术语“机器”旨在广泛涵盖单机、虚拟机或通信耦合机系统、虚拟机或一起运行的设备。示例性机器包括计算设备，诸如个人计算机、工作站、服务器、便携式计算机、手持设备、电话、平板电脑等，以及交通工具，诸如私人或公共交通工具，例如汽车、火车、出租车等。
机器可以包括嵌入式控制器，诸如可编程或不可编程逻辑器件或阵列、专用集成电路(ASIC)、嵌入式计算机、智能卡等。一个或多个机器可以利用到一个或多个远程机器的一个或多个连接，诸如通过网络接口、调制解调器或其他通信耦合。机器可以通过物理和/或逻辑网络(诸如内联网、互联网、局域网、广域网等)互连。本领域技术人员将理解，网络通信可以利用各种有线和/或无线短程或远程载波和协议，包括射频(RF)、卫星、微波、电气和电子工程师学会(IEEE)802.11、
Figure BDA0003398690800000171
光纤、红外、电缆、激光等。
本发明概念的实施例可以通过参考或结合相关数据来描述，包括功能、过程、数据结构、应用程序等，当机器接入这些数据时，导致机器执行任务或定义抽象数据类型或低级硬件上下文。可以存储在例如易失性和/或非易失性存储器(例如RAM、ROM等)中，或者存储在其他存储设备及其相关存储介质中，包括硬盘驱动器、软盘、光存储器、磁带、闪存、记忆棒、数字视频盘、生物存储器等。相关数据可以以分组、串行数据、并行数据、传播信号等形式通过传输环境传送，包括物理和/或逻辑网络，可以压缩或加密格式使用。相关数据可以在分布式环境中使用，并存储在本地和/或远程以供机器接入。
本发明概念的实施例可以包括有形的非暂时的机器可读介质，包括可以由一个或多个处理器可执行的指令，该指令包括用于执行本文所述的本发明概念的元件的指令。
上述方法的各种操作可以通过能够执行这些操作的任何合适的装置来执行，诸如各种硬件和/或软件组件、电路和/或模块。软件可以包括用于实现逻辑功能的可执行指令的有序列表，并且可以以任何“处理器可读介质”体现，供指令执行系统、装置或设备(诸如单核或多核处理器或包含处理器的系统)使用或与之结合使用。
结合本文公开的实施例描述的方法或算法的块或步骤以及功能可以直接体现在硬件中、体现在由处理器执行的软件模块中或体现在两者的组合中。如果以软件实现，则功能可以作为一个或多个指令或代码存储在有形的非暂时性的计算机可读介质上并且在其上传输。软件模块可以驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可移动磁盘、CD ROM或本领域已知的任何其他形式的存储介质中。
在参考所示实施例描述和示出本发明构思的原理之后，将认识到所示实施例可以在不偏离这些原理的情况下在布置和细节上进行修改，并且可以以任何期望的方式进行组合。另外，尽管上述讨论聚焦在特定实施例中，考虑了其他配置。特别地，即使诸如“根据本发明构思的实施例”等的表述在本文中使用，这些短语通常指代实施例的可能性，而不是旨在将本发明概念限制于特定实施例配置。在本文中，这些术语可以是指可组合到其他实施例中的相同或不同的实施例。
上述说明性实施例不应被解释为限制其发明构思。尽管已经描述了一些实施例，但本领域技术人员将容易理解，在不实质上背离本发明的新颖教导和优点的情况下，可以对这些实施例进行许多修改。因此，所有这些修改都旨在包括在权利要求书中定义的本发明概念的范围内。
本发明构思的实施例可以扩展到以下声明，但不是限制性的。
声明1.本发明构思的实施例包括存储设备，包括：
存储器，用于数据；
控制器，用于管理将数据写入存储器和从存储器读取数据；
数据质量度量表，用于将第一数量的错误映射到第一数据质量度量，并将第二数量的错误映射到第二数据质量度量；以及
发送器，向主机返回数据质量度量表。
声明2.本发明构思的实施例包括根据声明1的存储设备，其中，存储设备包括固态驱动器(SSD)。
声明3.本发明构思的实施例包括根据声明1的存储设备，其中：
控制器被配置为从主机接收读取请求以从存储器读取第一数据；以及
存储设备还包括数据质量度量估计器，用于估计第一数据中的第一数量的错误。
声明4.本发明构思的实施例包括根据声明3的存储设备，其中，发送器被配置为将第一数据中的第一数量的错误返回到主机。
声明5.本发明构思的实施例包括根据声明3的存储设备，其中，发送器可操作以至少部分地基于第一数量的错误和数据质量度量表将第一数据质量度量返回到主机。
声明6.本发明构思的实施例包括根据声明3的存储设备，还包括：
第一纠错码(ECC)模块；
第二ECC模块；以及
错误恢复模式选择器，用于至少部分地基于第一数量的错误和数据质量度量表来选择第一ECC模块。
声明7.本发明构思的实施例包括根据声明6的存储设备，其中：
控制器可操作来从主机接收用于读取请求的目标数据质量度量；以及
错误恢复模式选择器被配置为至少部分地基于第一错误的数量、数据质量度量表和目标数据质量度量来选择第一ECC模块。
声明8.本发明构思的实施例包括根据声明7的存储设备，其中，错误恢复模式选择器被配置为至少部分地基于目标数据质量度量超过第一数据质量度量而不选择第一ECC模块或第二ECC模块。
声明9.本发明构思的实施例包括根据声明6的存储设备，其中：
存储设备还包括读取恢复级别(RRL)表，将命名空间映射到RRL和目标数据质量度量；以及
控制器被配置为从RRL表访问目标数据质量度量。
声明10.本发明构思的实施例包括根据声明6的存储设备，其中：
数据质量度量表被配置为将第一数量的错误映射到第一读取延迟，并将第二数量的错误映射到第二读取延迟；
控制器可操作以从主机接收用于读取请求的目标读取延迟；以及
错误恢复模式选择器被配置为至少部分地基于第一数量的错误、数据质量度量表和目标读取延迟来选择第一ECC模块。
声明11.本发明构思的实施例包括根据声明10的存储设备，其中，错误恢复模式选择器被配置为至少部分地基于第一读取延迟超过目标读取延迟而不选择第一ECC模块或第二ECC模块。
声明12.本发明构思的实施例包括根据声明6的存储设备，其中：
存储设备还包括RRL表，将命名空间映射到RRL和目标读取延迟；以及
控制器被配置为从RRL表访问目标读取延迟。
声明13.本发明构思的实施例包括根据声明3的存储设备，其中，数据质量度量估计器包括用于被违反的线性方程的数量的计数器，线性方程的数量使用奇偶校验矩阵和用于第一数据的码字来确定。
声明14.本发明构思的实施例包括根据声明13的存储设备，其中，数据质量度量估计器被配置为根据被违反的线性方程的数量来确定第一数据的误码率(BER)。
声明15.本发明构思的实施例包括根据声明1的存储设备，其中，控制器被配置为至少部分基于来自主机的写入请求将第一数据写入存储器。
声明16.本发明构思的实施例包括根据声明15的存储设备，其中，控制器进一步配置为基于第一数据向存储器写入码字。
声明17.本发明构思的实施例包括根据声明1的存储设备，还包括RRL表，将命名空间映射到RRL和目标数据质量度量。
声明18.本发明构思的实施例包括根据声明17的存储设备，其中，RRL表将命名空间映射到目标读取延迟。
声明19.本发明构思的实施例包括一种方法，包括：
在存储设备从主机接收对数据的读取请求；
由存储设备确定用于读取请求的目标数据质量度量；
从存储设备读取数据；
由存储设备确定数据中的错误数量；
至少部分地基于数据中的错误数量，由存储设备从第一纠错码(ECC)模块和第二ECC模块中选择第一ECC模块；
将第一ECC模块应用于数据，由存储设备产生校正的数据；以及
将校正的数据从存储设备返回主机。
声明20.本发明构思的实施例包括根据声明19的方法，其中，存储设备包括固态驱动器(SSD)。
声明21.本发明构思的实施例包括根据声明19的方法，其中：
所述方法还包括由存储设备至少部分地基于数据中的错误数量来确定数据质量度量；以及
从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块。
声明22.本发明构思的实施例包括根据声明21的方法，其中，由存储设备至少部分地基于数据中的错误数量来确定数据质量度量包括由存储设备使用数据质量度量表至少部分地基于数据中的错误数量来确定数据质量度量。
声明23.本发明构思的实施例包括根据声明21的方法，其中：
由存储设备确定用于读取请求的目标数据质量度量包括在存储设备从主机接收目标数据质量度量；以及
至少部分基于数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于数据质量度量超过目标数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块。
声明24.本发明构思的实施例包括根据声明21的方法，其中：
在存储设备从主机接收数据的读取请求包括由存储设备从读取恢复级别(RRL)表访问目标数据质量度量；以及
至少部分基于数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于数据质量度量超过目标数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块。
声明25.本发明构思的实施例包括根据声明24的方法，其中，由存储设备从RRL表访问目标数据质量度量包括：
确定读取请求的命名空间；
使用RRL表将命名空间映射到目标数据质量度量。
声明26.本发明构思的实施例包括根据声明19的方法，其中：
所述方法还包括由存储设备至少部分地基于数据中的错误数量来确定读取延迟；以及
从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于读取延迟从第一ECC模块和第二ECC模块中选择第一ECC模块。
声明27.本发明构思的实施例包括根据声明26的方法，其中，由存储设备至少部分基于数据中的错误数量来确定读取延迟包括：由存储设备使用数据质量度量表至少部分基于数据中的错误数量来确定读取延迟。
声明28.本发明构思的实施例包括根据声明26的方法，其中：
由存储设备确定读取请求的目标数据质量度量包括在存储设备从主机接收目标读取延迟；以及
至少部分基于读取延迟从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于目标读取延迟超过读取延迟从第一ECC模块和第二ECC模块中选择第一ECC模块。
声明29.本发明构思的实施例包括根据声明26的方法，其中：
由存储设备确定读取请求的目标数据质量度量包括由存储设备从RRL表访问目标读取延迟；以及
至少部分基于读取延迟从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于目标读取延迟超过读取延迟从第一ECC模块和第二ECC模块中选择第一ECC模块。
声明30.本发明构思的实施例包括根据声明29的方法，其中，由存储设备从RRL表访问目标读取延迟包括：
确定读取请求的命名空间；
使用RRL表将命名空间映射到目标读取延迟。
声明31.本发明构思的实施例包括根据声明19的方法，还包括：
由存储设备至少部分地基于数据中的错误数量来确定数据质量度量；以及
将数据质量度量返回到主机。
声明32.本发明构思的实施例包括根据声明19的方法，其中，由存储设备确定数据中的错误数量包括：
确定第一数量的线性方程；以及
确定被违反的第二数量的线性方程。
声明33.本发明构思的实施例包括根据声明32的方法，其中，确定第一数量的线性方程包括：
确定数据的码字；以及
至少部分地基于奇偶校验矩阵和码字来确定第一数量的线性方程。
声明34.本发明构思的实施例包括根据声明33的方法，还包括：
在存储设备从主机接收数据的写入请求；
将数据写入存储设备；
至少部分基于数据生成码字；以及
将码字写入存储设备。
声明35.本发明构思的实施例包括一种产品，产品包括非暂时性存储介质，非暂时性存储介质上存储有指令，当由机器执行时，使得：
在存储设备从主机接收对数据的读取请求；
由存储设备确定用于读取请求的目标数据质量度量；
从存储设备读取数据；
由存储设备确定数据中的错误数量；
至少部分地基于数据中的错误数量，由存储设备从第一纠错码(ECC)模块和第二ECC模块中选择第一ECC模块；
将第一ECC模块应用于数据，由存储设备产生校正的数据；以及
将校正的数据从存储设备返回主机。
声明36.本发明构思的实施例包括根据声明35的产品，其中，存储设备包括固态驱动器(SSD)。
声明37.本发明构思的实施例包括根据声明35的产品，其中：
非暂时性存储介质上存储进一步的指令，当由机器执行时，使得：由存储设备至少部分地基于数据中的错误数量来确定数据质量度量；以及
从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块。
声明38.本发明构思的实施例包括根据声明37的产品，其中，由存储设备至少部分地基于数据中的错误数量来确定数据质量度量包括由存储设备使用数据质量度量表至少部分基于数据中的错误数量来确定数据质量度量。
声明39.本发明构思的实施例包括根据声明37的产品，其中：
由存储设备确定用于读取请求的目标数据质量度量包括在存储设备从主机接收目标数据质量度量；以及
至少部分基于数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于数据质量度量超过目标数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块。
声明40.本发明构思的实施例包括根据声明37的产品，其中：
在存储设备从主机接收数据的读取请求包括由存储设备从读取恢复级别(RRL)表访问目标数据质量度量；以及
至少部分基于数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于数据质量度量超过目标数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块。
声明41.本发明构思的实施例包括根据声明40的产品，其中，存储设备从RRL表访问目标数据质量度量包括：
确定读取请求的命名空间；
使用RRL表将命名空间映射到目标数据质量度量。
声明42.本发明构思的实施例包括根据声明35的产品，其中：
非暂时性存储介质上存储进一步的指令，当由机器执行时，使得由存储设备至少部分地基于数据中的错误数量来确定读取延迟；以及
从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于读取延迟从第一ECC模块和第二ECC模块中选择第一ECC模块。
声明43.本发明构思的实施例包括根据声明42的产品，其中，由存储设备至少部分地基于数据中的错误数量来确定读取延迟包括由存储设备使用数据质量度量表至少部分地基于数据中的错误数量来确定读取延迟。
声明44.本发明构思的实施例包括根据声明42的产品，其中：
由存储设备确定用于读取请求的目标数据质量度量包括在存储设备从主机接收目标读取延迟；以及
至少部分基于读取延迟从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于目标读取延迟超过读取延迟从第一ECC模块和第二ECC模块中选择第一ECC模块。
声明45.本发明构思的实施例包括根据声明42的产品，其中：
由存储设备确定用于读取请求的目标数据质量度量包括由存储设备从RRL表访问目标读取延迟；以及
至少部分基于读取延迟从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于目标读取延迟超过读取延迟从第一ECC模块和第二ECC模块中选择第一ECC模块。
声明46.本发明构思的实施例包括根据声明45的产品，其中，存储设备从RRL表访问目标读取延迟包括：
确定读取请求的命名空间；
使用RRL表将命名空间映射到目标读取延迟。
声明47.本发明构思的实施例包括根据声明35的产品，非暂时性存储介质上存储进一步的指令，当由机器执行时，使得：
由存储设备至少部分地基于数据中的错误数量来确定数据质量度量；以及
将数据质量度量返回到主机。
声明48.本发明构思的实施例包括根据声明35的产品，其中，由存储设备确定数据中的错误数量包括：
确定第一数量的线性方程；以及
确定被违反的第二数量的线性方程。
声明49.本发明构思的实施例包括根据声明48的产品，其中，确定第一数量的线性方程包括：
确定数据的码字；以及
至少部分地基于奇偶校验矩阵和码字来确定第一数量的线性方程。
声明50.本发明构思的实施例包括根据声明49的产品，非暂时性存储介质上存储进一步的指令，当由机器执行时，使得：
在存储设备从主机接收数据的写入请求；
将数据写入存储设备；
至少部分基于数据生成码字；以及
将码字写入存储设备。
因此，鉴于本文描述的实施例的多种排列，该详细描述和附带材料仅旨在说明，不应视为限制本发明构思的范围。因此，被称为发明构思的是可能在以下权利要求及其等同物的范围和精神内的所有修改。

Claims (20)

1.一种存储设备，包括：
存储器，用于数据；
控制器，用于管理将数据写入存储器和从存储器读取数据；
数据质量度量表，用于将第一数量的错误映射到第一数据质量度量，并将第二数量的错误映射到第二数据质量度量；以及
发送器，用于向主机返回数据质量度量表。
2.根据权利要求1所述的存储设备，其中：
控制器被配置为从主机接收读取请求以从存储器读取第一数据；以及
存储设备还包括数据质量度量估计器，用于估计第一数据中的第一数量的错误。
3.根据权利要求2所述的存储设备，还包括：
第一纠错码(ECC)模块；
第二ECC模块；以及
错误恢复模式选择器，用于至少部分地基于第一数量的错误和数据质量度量表来选择第一ECC模块。
4.根据权利要求3所述的存储设备，其中：
控制器可操作来从主机接收用于读取请求的目标数据质量度量；以及
错误恢复模式选择器被配置为至少部分地基于第一数量的错误、数据质量度量表和目标数据质量度量来选择第一ECC模块。
5.根据权利要求3所述的存储设备，其中：
存储设备还包括读取恢复级别(RRL)表，将命名空间映射到RRL和目标数据质量度量；以及
控制器被配置为从RRL表访问目标数据质量度量。
6.根据权利要求3所述的存储设备，其中：
数据质量度量表被配置为将第一数量的错误映射到第一读取延迟，并将第二数量的错误映射到第二读取延迟；
控制器可操作来从主机接收用于读取请求的目标读取延迟；以及
错误恢复模式选择器被配置为至少部分地基于第一数量的错误、数据质量度量表和目标读取延迟来选择第一ECC模块。
7.根据权利要求3所述的存储设备，其中：
存储设备还包括读取恢复级别(RRL)表，将命名空间映射到RRL和目标读取延迟；以及
控制器被配置为从RRL表访问目标读取延迟。
8.根据权利要求2所述的存储设备，其中，数据质量度量估计器包括用于被违反的线性方程的数量的计数器，线性方程的数量使用奇偶校验矩阵和用于第一数据的码字来确定。
9.根据权利要求1所述的存储设备，还包括：读取恢复级别(RRL)表，将命名空间映射到RRL和目标数据质量度量。
10.根据权利要求9所述的存储设备，其中，RRL表还将命名空间映射到目标读取延迟。
11.一种方法，包括：
在存储设备从主机接收对数据的读取请求；
由存储设备确定用于读取请求的目标数据质量度量；
从存储设备读取数据；
由存储设备确定数据中的错误数量；
至少部分地基于数据中的错误数量，由存储设备从第一纠错码(ECC)模块和第二ECC模块中选择第一ECC模块；
将第一ECC模块应用于数据，由存储设备产生校正的数据；以及
将校正的数据从存储设备返回主机。
12.根据权利要求11所述的方法，其中：
所述方法还包括由存储设备至少部分地基于数据中的错误数量来确定数据质量度量；以及
从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块。
13.根据权利要求12所述的方法，其中：
由存储设备确定用于读取请求的目标数据质量度量包括在存储设备从主机接收目标数据质量度量；以及
至少部分基于数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于数据质量度量超过目标数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块。
14.根据权利要求12所述的方法，其中：
在存储设备从主机接收对数据的读取请求包括由存储设备从读取恢复级别(RRL)表访问目标数据质量度量；以及
至少部分基于数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于数据质量度量超过目标数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块。
15.根据权利要求11所述的方法，其中：
所述方法还包括由存储设备至少部分地基于数据中的错误数量来确定读取延迟；以及
从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于读取延迟从第一ECC模块和第二ECC模块中选择第一ECC模块。
16.根据权利要求15所述的方法，其中：
由存储设备确定用于读取请求的目标数据质量度量包括在存储设备从主机接收目标读取延迟；以及
至少部分基于读取延迟从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于目标读取延迟超过读取延迟从第一ECC模块和第二ECC模块中选择第一ECC模块。
17.根据权利要求15所述的方法，其中：
由存储设备确定用于读取请求的目标数据质量度量包括由存储设备从读取恢复级别(RRL)表访问目标读取延迟；以及
至少部分基于读取延迟从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于目标读取延迟超过读取延迟从第一ECC模块和第二ECC模块中选择第一ECC模块。
18.根据权利要求11所述的方法，还包括：
由存储设备至少部分地基于数据中的错误数量来确定数据质量度量；以及
向主机返回数据质量度量。
19.一种产品，包括非暂时性存储介质，非暂时性存储介质上存储有指令，当由机器执行时，使得：
在存储设备从主机接收对数据的读取请求；
由存储设备确定用于读取请求的目标数据质量度量；
从存储设备读取数据；
由存储设备确定数据中的错误数量；
至少部分地基于数据中的错误数量，由存储设备从第一纠错码(ECC)模块和第二ECC模块中选择第一ECC模块；
将第一ECC模块应用于数据，由存储设备产生校正的数据；以及
将校正的数据从存储设备返回主机。
20.根据权利要求19所述的产品，其中：
非暂时性存储介质上还存储指令，当由机器执行时，使得：由存储设备至少部分地基于数据中的错误数量来确定数据质量度量；以及
从第一ECC模块和第二ECC模块中选择第一ECC模块包括至少部分基于数据质量度量从第一ECC模块和第二ECC模块中选择第一ECC模块。
CN202111489666.4A 2020-12-23 2021-12-08 具有数据质量度量和可选数据恢复方案的存储设备 Pending CN114661516A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063130399P 2020-12-23 2020-12-23
US63/130,399 2020-12-23
US17/207,600 2021-03-19
US17/207,600 US11593197B2 (en) 2020-12-23 2021-03-19 Storage device with data quality metric and selectable data recovery scheme

Publications (1)

Publication Number Publication Date
CN114661516A true CN114661516A (zh) 2022-06-24

Family

ID=82023536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111489666.4A Pending CN114661516A (zh) 2020-12-23 2021-12-08 具有数据质量度量和可选数据恢复方案的存储设备

Country Status (4)

Country Link
US (2) US11593197B2 (zh)
KR (1) KR20220091411A (zh)
CN (1) CN114661516A (zh)
TW (1) TW202230366A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240086379A1 (en) * 2022-09-09 2024-03-14 Genworth Holdings, Inc. System and method for implementing a data quality framework and engine

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050268203A1 (en) * 2004-05-26 2005-12-01 Micron Technology, Inc. Erasure pointer error correction
US20070089031A1 (en) * 2005-09-30 2007-04-19 Intel Corporation Methods and arrangements to remap degraded storage blocks
US20090319843A1 (en) * 2008-06-22 2009-12-24 Sandisk Il Ltd. Method and apparatus for error correction
US20160085621A1 (en) * 2014-09-23 2016-03-24 Intel Corporation Recovery algorithm in non-volatile memory
CN107430537A (zh) * 2015-03-27 2017-12-01 英特尔公司 从片上dram ecc中提取选择性信息
CN107766172A (zh) * 2016-08-15 2018-03-06 三星电子株式会社 用于ddr sdram接口的dram辅助纠错机制
US20180089024A1 (en) * 2016-09-23 2018-03-29 Sandisk Technologies Llc Non-volatile memory with read modes
US10108481B1 (en) * 2016-02-18 2018-10-23 Seagate Technology Llc Early termination error recovery
US20190213078A1 (en) * 2017-04-03 2019-07-11 Hitachi, Ltd. Storage apparatus
US10474527B1 (en) * 2017-06-30 2019-11-12 Seagate Technology Llc Host-assisted error recovery
US20200019459A1 (en) * 2018-07-12 2020-01-16 Micron Technology, Inc. Enhanced block management for a memory sub-system
US20200026602A1 (en) * 2018-07-23 2020-01-23 Micron Technology, Inc. Hybrid iterative error correcting and redundancy decoding operations for memory sub-systems
US20200174886A1 (en) * 2018-12-04 2020-06-04 Alibaba Group Holding Limited System and method for handling uncorrectable data errors in high-capacity storage
US20200341870A1 (en) * 2019-04-23 2020-10-29 Micron Technology, Inc. Custom Error Recovery in Selected Regions of a Data Storage Device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7984357B2 (en) 2007-04-27 2011-07-19 International Business Machines Corporation Implementing minimized latency and maximized reliability when data traverses multiple buses
KR101398200B1 (ko) * 2008-03-18 2014-05-26 삼성전자주식회사 메모리 장치 및 인코딩/디코딩 방법
US8499227B2 (en) * 2010-09-23 2013-07-30 Micron Technology, Inc. Memory quality monitor based compensation method and apparatus
US9202517B1 (en) * 2013-02-08 2015-12-01 Western Digital Technologies, Inc. Disk drive calibrating defect threshold based on statistical quality metric measured for reference tracks
US9477550B2 (en) 2013-10-24 2016-10-25 Globalfoundries Inc. ECC bypass using low latency CE correction with retry select signal
US9509342B2 (en) * 2014-06-02 2016-11-29 Sandisk Technologies Llc Error correcting code decoder
US10127264B1 (en) * 2015-09-17 2018-11-13 Ab Initio Technology Llc Techniques for automated data analysis
US10002042B2 (en) * 2015-10-22 2018-06-19 Sandisk Technologies Llc Systems and methods of detecting errors during read operations and skipping word line portions
KR20170076350A (ko) * 2015-12-24 2017-07-04 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN108932106B (zh) 2017-05-26 2021-07-02 上海宝存信息科技有限公司 固态硬盘访问方法以及使用该方法的装置
US20200127685A1 (en) * 2018-10-19 2020-04-23 Nyquist Semiconductor Limited Systems and methods for a hybrid non-volatile storage system
US11314589B2 (en) 2020-05-15 2022-04-26 Intel Corporation Read retry to selectively disable on-die ECC

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050268203A1 (en) * 2004-05-26 2005-12-01 Micron Technology, Inc. Erasure pointer error correction
US20070089031A1 (en) * 2005-09-30 2007-04-19 Intel Corporation Methods and arrangements to remap degraded storage blocks
US20090319843A1 (en) * 2008-06-22 2009-12-24 Sandisk Il Ltd. Method and apparatus for error correction
US20160085621A1 (en) * 2014-09-23 2016-03-24 Intel Corporation Recovery algorithm in non-volatile memory
CN107430537A (zh) * 2015-03-27 2017-12-01 英特尔公司 从片上dram ecc中提取选择性信息
US10108481B1 (en) * 2016-02-18 2018-10-23 Seagate Technology Llc Early termination error recovery
CN107766172A (zh) * 2016-08-15 2018-03-06 三星电子株式会社 用于ddr sdram接口的dram辅助纠错机制
US20180089024A1 (en) * 2016-09-23 2018-03-29 Sandisk Technologies Llc Non-volatile memory with read modes
US20190213078A1 (en) * 2017-04-03 2019-07-11 Hitachi, Ltd. Storage apparatus
US10474527B1 (en) * 2017-06-30 2019-11-12 Seagate Technology Llc Host-assisted error recovery
US20200019459A1 (en) * 2018-07-12 2020-01-16 Micron Technology, Inc. Enhanced block management for a memory sub-system
US20200026602A1 (en) * 2018-07-23 2020-01-23 Micron Technology, Inc. Hybrid iterative error correcting and redundancy decoding operations for memory sub-systems
US20200174886A1 (en) * 2018-12-04 2020-06-04 Alibaba Group Holding Limited System and method for handling uncorrectable data errors in high-capacity storage
CN111274061A (zh) * 2018-12-04 2020-06-12 阿里巴巴集团控股有限公司 处理大容量存储器中的不可纠正的数据错误的系统和方法
US20200341870A1 (en) * 2019-04-23 2020-10-29 Micron Technology, Inc. Custom Error Recovery in Selected Regions of a Data Storage Device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王轩，常亮，李杰: "基于FPGA的NAND Flash ECC校验系统设计与实现", 电子设计工程, vol. 26, no. 18, 30 September 2018 (2018-09-30), pages 184 - 187 *

Also Published As

Publication number Publication date
TW202230366A (zh) 2022-08-01
US20230185661A1 (en) 2023-06-15
US11593197B2 (en) 2023-02-28
US20220197741A1 (en) 2022-06-23
KR20220091411A (ko) 2022-06-30

Similar Documents

Publication Publication Date Title
US10318414B2 (en) Memory system and memory management method thereof
TWI696915B (zh) 提高重建效率的記憶體系統和操作方法
US8972776B2 (en) Partial R-block recycling
CN108073467B (zh) 具有硬信道信息的位翻转ldpc解码算法
US9875035B2 (en) Memory system having a read and copy-back operation and method for the same
US8601347B1 (en) Flash memory device and storage control method
CN109671465B (zh) 具有自适应读取阈值方案的存储器系统及其操作方法
CN110275796B (zh) 具有混合解码方案的存储器系统及其操作方法
US10007451B2 (en) Scalable SPOR algorithm for flash memories
CN109671459B (zh) 存储器系统及其操作方法
US11340986B1 (en) Host-assisted storage device error correction
CN106445749B (zh) 使用独立磁盘冗余阵列的动态自动调谐的最大延迟的减小
CN110968522B (zh) 存储器系统及其操作方法、包括存储器系统的数据库系统
CN110750380B (zh) 具有奇偶校验高速缓存方案的存储器系统以及操作方法
US20170286219A1 (en) Data storage device and operating method thereof
KR20220045343A (ko) 데이터 처리 시스템 내 데이터 전송에서 발생한 에러를 정정하는 장치 및 방법
US10289328B2 (en) Memory controller and method for handling host request based on data character
CN110277124B (zh) 具有混合解码方案的存储器系统及其操作方法
US20230185661A1 (en) Storage device with data quality metric and selectable data recovery scheme
US11194661B1 (en) Memory system for accessing data in stripe form and operating method thereof
CN112687323A (zh) 具有用于解码的错误减少方案的存储器系统及其操作方法
CN115373863A (zh) 存储器裸片失效风暴期间的性能及死锁缓解
CN116340047A (zh) 驱动独立磁碟冗余数组引擎的方法和装置
CN110275844B (zh) 利用自适应阈值解码的存储器系统及其操作方法
CN112579329A (zh) 快速处理uecc的方法及其存储设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination