CN114649303A - 尺寸测试结构及方法 - Google Patents

尺寸测试结构及方法 Download PDF

Info

Publication number
CN114649303A
CN114649303A CN202210133747.9A CN202210133747A CN114649303A CN 114649303 A CN114649303 A CN 114649303A CN 202210133747 A CN202210133747 A CN 202210133747A CN 114649303 A CN114649303 A CN 114649303A
Authority
CN
China
Prior art keywords
substrate
type
sti
voltage
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210133747.9A
Other languages
English (en)
Inventor
刘福海
许文山
王欣
汪锋
石继龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202210133747.9A priority Critical patent/CN114649303A/zh
Publication of CN114649303A publication Critical patent/CN114649303A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明实施例公开了一种尺寸测试结构及方法，其中，所述尺寸测试结构用于测试第一类浅沟槽隔离(STI)结构的尺寸，所述尺寸测试结构包括：位于衬底中的晶体管的源极和漏极；位于所述晶体管的源极及漏极之间的所述第一类STI结构；所述第一类STI结构包括氧化物层，所述氧化物层的顶面高于所述衬底的表面；位于所述氧化物层顶面上的栅极结构；以及位于所述源极与所述漏极之间的沟道区域。

Description

尺寸测试结构及方法
技术领域
本发明涉及半导体技术领域，具体地，涉及一种尺寸测试结构及方法。
背景技术
浅沟槽隔离(Shallow Trench Isolation，STI)结构的尺寸对半导体器件电性和良率有着极其重要的影响。随着半导体器件关键尺寸的减小，STI结构的尺寸对半导体器件的电性影响越来越敏感，甚至可能会产生超规格的突变。
目前主要通过扫描电子显微镜(Scanning Electron Microscope，SEM)切片来检测STI结构的尺寸，但是该种方式需要破坏半导体器件结构，时效性差且人力及原料成本较高。
发明内容
有鉴于此，本发明实施例期望提供一种尺寸测试结构及方法。
根据本发明的一个方面，尺寸测试结构用于测试第一类STI结构的尺寸，所述尺寸测试结构包括：
位于衬底中的晶体管的源极和漏极；
位于所述晶体管的源极及所述晶体管的漏极之间的所述第一类STI结构；所述第一类STI结构包括氧化物层，所述氧化物层的顶面高于所述衬底的表面；
位于所述氧化物层顶面上的栅极结构；以及
位于所述源极与所述漏极之间的沟道区域。
上述方案中，所述栅极结构、所述第一类STI结构、所述晶体管的源极及所述晶体管的漏极形成场效应管；其中，
通过测量所述场效应管的第一开启电压，以得到第一尺寸；所述第一尺寸用于表征所述第一类STI结构的厚度；
和/或，
所述晶体管的源极、所述沟道区域及所述晶体管的漏极形成寄生三极管；其中，
通过测量所述寄生三极管的第二开启电压，以得到第二尺寸；所述第二尺寸用于表征所述第一类STI结构中氧化物层位于所述衬底中的厚度。
上述方案中，所述衬底上形成有多个芯片区域以及位于所述多个芯片区域之间的切割道；
所述尺寸测试结构位于所述切割道中。
上述方案中，所述衬底中还形成有第二类STI结构；所述第二类STI结构用于隔离所述衬底中相邻的晶体管；所述第一类STI结构和所述第二类STI结构是利用相同的制造参数形成的。
上述方案中，所述氧化物层顶面的面积小于所述栅极结构底面的面积；所述尺寸测试结构还包括位于所述衬底上的绝缘层；所述栅极结构覆盖所述氧化物层和所述绝缘层。
上述方案中，所述晶体管包括高压场效应管，所述高压场效应管最大栅源电压大于20伏特。
根据本发明的第二方面，本发明实施例还提供一种尺寸测试方法，包括：
在衬底上形成多个如本发明实施例提供的所述的尺寸测试结构；
测量所述尺寸测试结构中场效应管的第一开启电压；根据测量的第一开启电压，确定第一尺寸；所述第一尺寸用于表征所述第一类STI结构的厚度；
和/或，
测量所述尺寸测试结构中寄生三极管的第二开启电压；根据测量的第二开启电压，确定第二尺寸；所述第二尺寸用于表征所述第一类STI结构中氧化物层位于所述衬底中的厚度。
上述方案中，所述根据测量的第二开启电压，确定第二尺寸，包括：
根据测量的第二开启电压，得到寄生三极管的基区宽度；
根据所述寄生三极管的基区宽度，确定所述第二尺寸。
上述方案中，多个尺寸测试结构形成在所述衬底的不同位置处；所述多个尺寸测试结构中的每一个包括一个场效应管和一个寄生三极管；
所述方法还包括：
测量不同位置处的场效应管的第一开启电压；对不同位置处的场效应管的第一开启电压进行比较，得到第一比较结果；根据所述第一比较结果，确定不同位置处第一类STI结构的厚度的一致性情况；
和/或，
测量不同位置处的寄生三极管的第二开启电压；对不同位置处的寄生三极管的第二开启电压进行比较，得到第二比较结果；
根据所述第二比较结果，确定不同位置处第一类STI结构氧化物层位于所述衬底中的厚度的一致性情况。
上述方案中，所述晶体管包括高压场效应管，所述高压场效应管最大栅源电压大于20伏特。
本发明实施例提供了一种尺寸测试结构及方法。其中，所述尺寸测试结构用于测试第一类STI结构的尺寸，所述尺寸测试结构包括：位于衬底中的晶体管的源极和漏极；位于所述晶体管的源极及漏极之间的所述第一类STI结构；所述第一类STI结构包括氧化物层，所述氧化物层的顶面高于所述衬底的表面；位于所述氧化物层顶面上的栅极结构；以及位于所述源极与所述漏极之间的沟道区域。本发明实施例提供的测试结构通过将第一类STI结构作为栅氧层，并在第一类STI结构顶面形成栅极结构，从而在第一类STI结构周围形成场效应管及寄生三极管，之后通过测量该场效应管及寄生三极管的电学参数，以获取STI结构的尺寸，避免了相关技术中切片测试STI结构尺寸导致的半导体器件损坏，或测试成本较高的问题；达到了提高STI结构尺寸测量与衬底加工工艺的兼容性、实现在线测量及增强时效性的效果。
附图说明
图1为本发明实施例提供的一种尺寸测试结构用于测量第一类STI结构的厚度的剖面示意图；
图2为本发明实施例提供的一种尺寸测试结构用于测量第一类STI结构中氧化物层位于所述衬底中的厚度的剖面示意图；
图3为本发明实施例提供的一种尺寸测试结构的布局示意图；
图4为本发明实施例提供的一种尺寸测试方法的实现步骤示意图。
具体实施方式
为使本发明实施例的技术方案和优点更加清楚，下面将结合附图和实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本发明的示例性实施方法，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
可以理解的是，本发明中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
此外，为了便于描述，可以在本文中使用诸如“在……上”、“在……之上”、“在……上方”、“上”“上部”等的空间相对术语来描述如图所示的一个元件或特征与另一个元件或特征的关系。除了在附图中所描绘的取向之外，空间相对术语旨在涵盖设备在使用或操作中的不同取向。装置可以以其它方式定向(旋转90度或处于其它取向)并且同样可以相应地解释本文使用的空间相对描述词。
在本发明实施例中，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。被添加在衬底顶部的材料可以被图案化或者可以保持未被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化嫁、磷化铟等。替代地，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石衬底。
在本发明实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如，互连层可包括一个或多个导体和接触子层(其中形成互连线和/或过孔触点)、以及一个或多个电介质子层。
在本发明实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
需要说明的是，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
相关技术中，STI结构是以氮化硅为保护层，通过光刻与刻蚀在硅单晶基板中刻出沟槽，再填入等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)高密度氧化硅(High-density Silicon Oxide，HDP)作为介电物质，以实现集成电路中器件之间电学隔离的隔离方案。制造STI结构的工艺步骤一般包括：首先在半导体衬底上依次形成隔离氧化层、腐蚀阻挡层和图案化的光刻胶，并以图案化的光刻胶为掩膜，刻蚀腐蚀阻挡层、隔离氧化层和半导体衬底至一定深度，形成浅沟槽。接着在浅沟槽的表面上形成衬垫氧化层：将绝缘物质填入浅沟槽中，并覆盖衬垫氧化层侧壁和整个腐蚀阻挡层，形成填充氧化层。然后，对填充氧化层进行平坦化处理直至暴露出腐蚀阻挡层：最后，采用酸液腐蚀去除腐蚀阻挡层和衬垫氧化层。
在STI结构的制造工艺中，STI结构的尺寸如STI结构的厚度、STI结构中氧化物层位于所述衬底中的厚度是重要的参数，对半导体器件的性能以至整个集成电路的设计和制造都有着重要的影响，因此，STI结构的尺寸的测试一直以来都是半导体技术研究领域的重要课题，特别是随着半导体器件尺寸不断缩小，STI结构的尺寸的准确测试对于半导体器件及电路性能评估、半导体器件仿真建模及设计优化的影响越来越大，STI结构的尺寸测试的重要性愈发凸现出来。
本发明实施例提供了一种尺寸测试结构及方法，通过将第一类STI结构作为栅氧层，并在第一类STI结构顶面形成栅极结构，从而在第一类STI结构周围形成场效应管及寄生三极管，之后通过测量该场效应管及寄生三极管的电学参数，以获取STI结构的尺寸，避免了相关技术中切片测试STI结构尺寸导致的半导体器件损坏，或测试成本较高的问题；达到了提高STI结构尺寸测量与衬底加工工艺的兼容性、实现在线测量及增强时效性的效果。
本发明实施例提供一种尺寸测试结构，所述尺寸测试结构用于测试第一类浅沟槽隔离STI结构的尺寸。图1为本申请实施例提供的一种尺寸测试结构示意图。如图1所示，所述尺寸测试结构包括：
位于衬底中的晶体管的源极1和漏极2；
位于所述晶体管的源极1及所述晶体管的漏极2之间的所述第一类STI结构3；所述第一类STI结构3包括氧化物层，所述氧化物层的顶面高于所述衬底的表面；
位于所述氧化物层顶面上的栅极结构4；以及
位于所述源极1与所述漏极2之间的沟道区域。
这里，所述衬底可以包括单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)、绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。优选地，所述衬底为硅衬底。
在一实施例中，所述衬底还包括深注入P阱层HVPW及深N阱DNW；所述HVPW包围所述源极1、所述第一类STI结构3及所述漏极2；所述DNW包围所述HVPW。实际应用中，HVPW及DNW一般常用于高压器件，主要作用是隔离噪声。这里，所述DNW用于隔离P型衬底，使衬底耦合噪声更小。
在一实施例中，所述晶体管包括高压场效应管，所述高压场效应管最大栅源电压大于20伏特。这里，最大栅源电压又称栅源额定电压，是栅源两极间可以施加的最大电压，从而防止电压过高导致的栅极氧化层损伤。实际应用中，栅极氧化层可承受的电压远高于栅源额定电压。实际应用中，所述高压场效应管可以包括横向扩散MOS管(LaterallyDiffused Metal Oxide Semiconductor，LDMOS)。
在一实施例中，所述晶体管为金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET，简称MOS晶体管)。
在一实施例中，所述栅极结构4包括金属栅极或多晶硅栅极。
示例性地，所述源极1可以包括第一N阱，所述漏极2可以包括第二N阱，所述衬底可以为P型掺杂。图1中示出了该种示例。
示例性地，所述源极1可以包括第一P阱，所述漏极2可以包括第二P阱，所述衬底可以为N型掺杂。
实际应用中，所述栅极结构4连接有测试焊盘6；所述源极1连接有测试焊盘8；所述漏极2连接有测试焊盘7。所述测试焊盘6、测试焊盘7及测试焊盘8用于后续测试。具体地，利用所述测试焊盘6、测试焊盘7及测试焊盘8分别接入测试仪器，进而可以利用本发明的尺寸测试结构对半导体装置中的STI结构进行尺寸测试。
在一实施例中，在形成所述第一类STI结构3时，首先在衬底上形成沟槽，所述沟槽的底面及侧面还包括隔离氧化层，所述隔离氧化层可以包括二氧化硅单层、二氧化硅-氮化硅双层或者二氧化硅-氮化硅-二氧化硅三层结构。
实际应用中，在形成有隔离氧化层的沟槽内填充氧化物层。所述氧化物层的材料包括但不限于氧化硅。实际应用中，可以采用高密度等离子体化学气相淀积(High DensityPlasma Chemical Vapor Deposition，HDPCVD)工艺形成所述氧化物层。需要说明的是，所述氧化物层的顶面高于所述衬底的表面。
实际应用中，所述沟道区域位于所述源极1与所述漏极2之间。具体地，所述沟道区域位于所述衬底中环绕所述第一类STI结构3，同时，所述沟道区域位于所述衬底中所述栅极结构4下方沿所述沟槽侧面和底面分布。
在一实施例中，所述栅极结构4、所述第一类STI结构3、所述晶体管的源极1及所述晶体管的漏极2形成场效应管；其中，通过测量所述场效应管的第一开启电压，以得到第一尺寸；所述第一尺寸用于表征所述第一类STI结构3的厚度H1。
这里，所述第一尺寸用于表征所述第一类STI结构中氧化物层的厚度H1。需要说明的是，所述第一尺寸既可以是第一类STI结构3的厚度H1的实际尺寸；也可以是能够表征所述第一类STI结构3的厚度H1的当量，该当量并没有单位，仅用于与其它多个当量横向对比。
示例性地，所述源极1包括第一N阱，所述漏极2包括第二N阱，所述衬底为P型掺杂，所述栅极结构4包括金属栅极，所述场效应管为N沟道增强型MOS晶体管，所述第一开启电压为所述N沟道增强型MOS晶体管的形成沟道时的电压。
实际应用中，MOS晶体管的第一开启电压可以由于MOS晶体管的制造的工艺变化而进行变化。具体地，MOS晶体管的第一开启电压可以通过制造期间MOS晶体管的物理参数如本体厚度、半径以及源极、漏极注入/掺杂的变化进行调节。
实际应用中，影响MOS晶体管第一开启电压的因素包括栅极结构下方使用的栅极氧化物层。通常，较厚的栅极氧化物层通过将电荷分开更大的距离而削弱电场，因此，在MOS晶体管中，较厚的栅极氧化物层增加第一开启电压，而较薄的栅极氧化物层则减小第一开启电压。理论上，栅极结构下方栅极氧化物层的材料也会影响电场，从而影响MOS晶体管的第一开启电压。
在上述实施例中，以所述第一类STI结构3的沟槽中填充的氧化物层作为所述MOS晶体管的栅极结构下方的栅极氧化物层，因此所述第一类STI结构3的厚度H1将影响所述MOS晶体管的第一开启电压。具体地，所述第一类STI结构3的厚度H1越大，所述MOS晶体管的第一开启电压越大。实际应用中，可以通过MOS晶体管的第一开启电压的变化体现所述第一类STI结构3的厚度H1的变化。
在一实施例中，如图2所示，所述晶体管的源极1、所述沟道区域及所述晶体管的漏极2形成寄生三极管，所述寄生三极管的基区通过线条L所在的区域表示；其中，通过测量所述寄生三极管的第二开启电压，以得到第二尺寸；所述第二尺寸用于表征所述第一类STI结构3中氧化物层位于所述衬底中的厚度H2。
需要说明的是，所述第二尺寸用于表征所述第一类STI结构中氧化物层位于所述衬底中的厚度H2。需要说明的是，所述第二尺寸既可以是第一类STI结构3中氧化物层位于所述衬底中的厚度H2的实际尺寸；也可以是能够表征所述第一类STI结构3中氧化物层位于所述衬底中的厚度H2的当量，该当量并没有单位，仅用于与其它多个当量横向对比。
示例性地，所述源极1包括第一N阱，所述漏极2包括第二N阱，所述衬底为P型掺杂，所述寄生三极管为寄生NPN晶体管，所述第二开启电压为所述寄生NPN晶体管的导通电压。
实际应用中，由于所述寄生NPN晶体管的基区宽度是影响寄生NPN晶体管特性的重要因素且所述寄生NPN晶体管的基区宽度可以通过所述寄生NPN晶体管的第二开启电压来反映，因此可以获得所述NPN晶体管的基区宽度与所述第二开启电压之间的对应关系。同时，由于所述寄生NPN晶体管的基区宽度与所述第一类STI结构3中氧化物层位于所述衬底中的厚度H2存在对应关系，因此，可以通过所述寄生NPN晶体管的基区宽度从而得到所述第一类STI结构3中氧化物层位于所述衬底中的厚度H2，进而获得所述第一类STI结构3中氧化物层位于所述衬底中的厚度H2与所述NPN晶体管的第二开启电压之间的对应关系。也就是说，通过监测所述寄生NPN晶体管的第二开启电压，可以得到表征所述第一类STI结构3中氧化物层位于所述衬底中的厚度H2的第二尺寸。
在一实施例中，所述衬底上形成有多个芯片区域以及位于所述多个芯片区域之间的切割道；所述尺寸测试结构位于所述切割道中。
实际应用中，在对所述衬底上的多个芯片区域完成电学测试后通过所述切割道分割得到多个芯片。
可以理解的是，将所述尺寸测试结构置于所述切割道中，在完成正常测试的前提下，可以不占用芯片区域的面积从而可以提高芯片区域的集成度。
在一实施例中，所述衬底中还形成有第二类STI结构；所述第二类STI结构用于隔离所述衬底中相邻的晶体管；所述第一类STI结构3和所述第二类STI结构是利用相同的制造参数形成的。
这里，所述第二类STI结构用于隔离衬底中有源区。实际应用中，所述第二类STI结构顶面上未形成有栅极结构4，而是覆盖有绝缘材料。
实际应用中，所述衬底中包括多个STI结构，所述多个STI结构包括第一类STI结构3和第二类STI结构。所述第一类STI结构3用于形成所述尺寸测试结构；所述第二类STI结构用于隔离所述衬底中相邻的晶体管。
需要说明的是，第一类STI结构和第二类STI结构是通过相同的制造工艺形成的，第一列STI结构和第二类STI结构的设计尺寸完全一致，第一类STI结构和第二类STI结构的实际尺寸由于工艺局部差异存在一定差异。第一类STI结构的情况可以作为代表，反映第二类STI结构的实际尺寸情况。
实际应用中，所述衬底中可以存在多种尺寸的STI结构，所述多种尺寸中的每一种尺寸对应多个STI结构。所述每一种尺寸对应的多个STI结构包括少量的前述第一类STI结构3与大量的前述第二类STI结构。针对每一种尺寸的STI结构，均可以利用相应尺寸对应的第一类STI结构作为测试结构测量相应尺寸对应的第二类STI结构的尺寸，即获得该种尺寸的STI结构的尺寸。
在一实施例中，所述氧化物层顶面的面积小于所述栅极结构4底面的面积；所述尺寸测试结构还包括位于所述衬底上的绝缘层5；所述栅极结构4覆盖所述氧化物层和所述绝缘层。
可以理解的是，所述第一类STI结构3和所述第二类STI结构是利用相同的制造参数形成的，因此，在形成所述尺寸测试结构之前，所述氧化物层顶面的面积是一定的。实际应用中，在所述氧化物层顶面形成所述栅极结构4时，为了更好地进行尺寸测试，所述栅极结构4底面的面积可以设置为大于所述氧化物层顶面的面积。此时，需要在氧化物层的周围补充绝缘层，从而氧化物层和绝缘层一起充当栅极结构4的栅氧层。
图3为本发明实施例提供的一种尺寸测试结构的布局示意图。如图3所示，所述栅极结构4、所述源极1及所述漏极2分别连接有多个测试焊盘6、测试焊盘8及测试焊盘7，从而更好地反映所述栅极结构4、所述源极1及所述漏极2的实际测试电压。这里，不对所述测试焊盘6、测试焊盘8及测试焊盘7的数量具体限定。
本发明还提供了一种尺寸测试方法。图4为本申请实施例提供的尺寸测试方法的实现流程示意图，如图4所示，所述方法包括以下步骤：
步骤401、在衬底上形成多个本发明实施例提供的所述的尺寸测试结构；
步骤402、测量所述尺寸测试结构中场效应管的第一开启电压；根据测量的第一开启电压，确定第一尺寸；所述第一尺寸用于表征所述第一类STI结构的厚度；和/或，测量所述尺寸测试结构中寄生三极管的第二开启电压；根据测量的第二开启电压，确定第二尺寸；所述第二尺寸用于表征所述第一类STI结构中氧化物层位于所述衬底中的厚度。
首先，执行步骤401，在衬底上形成待测试结构。
在一实施例中，在所述第一类STI结构3形成栅极结构4；在所述栅极结构4上连接测试焊盘6，在所述源极1上连接测试焊盘8；在所述漏极2上连接测试焊盘7。
然后，进行步骤402，测量所述尺寸测试结构中场效应管的第一开启电压；根据测量的第一开启电压，确定第一尺寸；所述第一尺寸用于表征所述第一类STI结构3的厚度H1；和/或，测量所述尺寸测试结构中寄生三极管的第二开启电压；根据测量的第二开启电压，确定第二尺寸；所述第二尺寸用于表征所述第一类STI结构3中氧化物层位于所述衬底中的厚度H2。
在一实施例中，根据测量的第二开启电压，得到寄生三极管的基区宽度；根据所述寄生三极管的基区宽度，确定所述第二尺寸。
在一实施例中，多个尺寸测试结构形成在所述衬底的不同位置处；所述多个尺寸测试结构中的每一个包括一个场效应管和一个寄生三极管；测量不同位置处的场效应管的第一开启电压；对不同位置处的场效应管的第一开启电压进行比较，得到第一比较结果；根据所述第一比较结果，确定不同位置处第一类STI结构3的厚度H1的一致性情况；和/或测量不同位置处的寄生三极管的第二开启电压；对不同位置处的寄生三极管的第二开启电压进行比较，得到第二比较结果；根据所述第二比较结果，确定不同位置处第一类STI结构3氧化物层位于所述衬底中的厚度的一致性情况。
这里，所述一致性是指同一衬底不同位置的尺寸均一性或者不同批次不同衬底的尺寸均一性。可以理解的是，所述同一衬底不同位置的一致性情况越好，所述衬底的电学性越稳定；所述不同批次不同衬底的一致性波动情况越好，所述衬底的质量越稳定。
可以理解的是，根据所述第一类STI结构3的厚度H1的一致性情况和/或所述第一类STI结构3氧化物层位于所述衬底中的厚度的一致性情况可以获得同一衬底不同位置处的STI结构的一致性情况，或者不同批次不同衬底的一致性情况，进而起到监测STI结构制造工艺，提高STI结构尺寸测量与衬底加工工艺的兼容性、实现在线测量及增强时效性的效果。
实际应用中，通过对多个尺寸测试结构中场效应管的第一开启电压和寄生三极管的第二开启电压进行检测，可以获取第一类STI结构3的尺寸信息。由于第一类STI结构3与第二类STI结构是利用相同的制造参数形成的，第一类STI结构3与第二类STI结构的设计尺寸相同，因此，通过所述多个尺寸测试结构可以获取第二类STI结构的尺寸信息。
在一实施例中，所述晶体管为高压场效应管，所述高压场效应管最大栅源电压大于20伏特。
本发明实施例提供了一种尺寸测试结构及方法。其中，所述尺寸测试结构用于测试第一类浅沟槽隔离STI结构的厚度或者所述第一类STI结构氧化物层位于所述衬底中的厚度，所述尺寸测试结构包括：位于衬底中的晶体管的源极和漏极；位于所述晶体管的源极及所述晶体管的漏极之间的所述第一类STI结构；所述第一类STI结构包括氧化物层，所述氧化物层的顶面高于所述衬底的表面；位于所述氧化物层顶面上的栅极结构；以及位于所述源极与所述漏极之间的沟道区域。本发明实施例提供的测试结构通过将第一类STI结构作为栅氧层，并在第一类STI结构顶面形成栅极结构，从而在第一类STI结构周围形成场效应管及寄生三极管，之后通过测量该场效应管及寄生三极管的电学参数，以获取STI结构的尺寸，避免了相关技术中切片测试STI结构尺寸导致的半导体器件损坏，或测试成本较高的问题；达到了提高STI结构尺寸测量与衬底加工工艺的兼容性、实现在线测量及增强时效性的效果。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种尺寸测试结构，其特征在于，用于测试第一类浅沟槽隔离STI结构的尺寸，所述尺寸测试结构包括：
位于衬底中的晶体管的源极和漏极；
位于所述晶体管的源极及漏极之间的所述第一类STI结构；所述第一类STI结构包括氧化物层，所述氧化物层的顶面高于所述衬底的表面；
位于所述氧化物层顶面上的栅极结构；以及
位于所述源极与所述漏极之间的沟道区域。
2.根据权利要求1所述的尺寸测试结构，其特征在于，
所述栅极结构、所述第一类STI结构、所述晶体管的源极及漏极形成场效应管；其中，通过测量所述场效应管的第一开启电压，以得到第一尺寸；所述第一尺寸用于表征所述第一类STI结构的厚度；
和/或，
所述晶体管的源极、所述沟道区域及所述晶体管的漏极形成寄生三极管；其中，通过测量所述寄生三极管的第二开启电压，以得到第二尺寸；所述第二尺寸用于表征所述第一类STI结构中氧化物层位于所述衬底中的厚度。
3.根据权利要求1所述的尺寸测试结构，其特征在于，所述衬底上形成有多个芯片区域以及位于所述多个芯片区域之间的切割道；
所述尺寸测试结构位于所述切割道中。
4.根据权利要求3所述的尺寸测试结构，其特征在于，所述衬底中还形成有第二类STI结构；所述第二类STI结构用于隔离所述衬底中相邻的晶体管；所述第一类STI结构和所述第二类STI结构是利用相同的制造参数形成的。
5.根据权利要求1所述的尺寸测试结构，其特征在于，所述氧化物层顶面的面积小于所述栅极结构底面的面积；所述尺寸测试结构还包括位于所述衬底上的绝缘层；所述栅极结构覆盖所述氧化物层和所述绝缘层。
6.根据权利要求1所述的尺寸测试结构，其特征在于，所述晶体管包括高压场效应管，所述高压场效应管最大栅源电压大于20伏特。
7.一种尺寸测试方法，其特征在于，包括：
在衬底上形成多个如权利要求1至6任一项所述的尺寸测试结构；
测量所述尺寸测试结构中场效应管的第一开启电压；根据测量的第一开启电压，确定第一尺寸；所述第一尺寸用于表征所述第一类STI结构的厚度；
和/或，
测量所述尺寸测试结构中寄生三极管的第二开启电压；根据测量的第二开启电压，确定第二尺寸；所述第二尺寸用于表征所述第一类STI结构中氧化物层位于所述衬底中的厚度。
8.根据权利要求7所述的尺寸测试方法，其特征在于，所述根据测量的第二开启电压，确定第二尺寸，包括：
根据测量的第二开启电压，得到寄生三极管的基区宽度；
根据所述寄生三极管的基区宽度，确定所述第二尺寸。
9.根据权利要求7所述的尺寸测试方法，其特征在于，多个尺寸测试结构形成在所述衬底的不同位置处；所述多个尺寸测试结构中的每一个测试结构均包括一个场效应管和一个寄生三极管；
所述方法还包括：
测量不同位置处的场效应管的第一开启电压；对不同位置处的场效应管的第一开启电压进行比较，得到第一比较结果；根据所述第一比较结果，确定不同位置处第一类STI结构的厚度的一致性情况；
和/或，
测量不同位置处的寄生三极管的第二开启电压；对不同位置处的寄生三极管的第二开启电压进行比较，得到第二比较结果；根据所述第二比较结果，确定不同位置处第一类STI结构氧化物层位于所述衬底中的厚度的一致性情况。
10.根据权利要求9所述的尺寸测试方法，其特征在于，所述晶体管为高压场效应管，所述高压场效应管最大栅源电压大于20伏特。
CN202210133747.9A 2022-02-08 2022-02-08 尺寸测试结构及方法 Pending CN114649303A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210133747.9A CN114649303A (zh) 2022-02-08 2022-02-08 尺寸测试结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210133747.9A CN114649303A (zh) 2022-02-08 2022-02-08 尺寸测试结构及方法

Publications (1)

Publication Number Publication Date
CN114649303A true CN114649303A (zh) 2022-06-21

Family

ID=81993734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210133747.9A Pending CN114649303A (zh) 2022-02-08 2022-02-08 尺寸测试结构及方法

Country Status (1)

Country Link
CN (1) CN114649303A (zh)

Similar Documents

Publication Publication Date Title
US8871549B2 (en) Biological and chemical sensors
US6861374B2 (en) Semiconductor device having patterned SOI structure and method for fabricating the same
US7723800B2 (en) Deep trench isolation for power semiconductors
US8878258B2 (en) Detector of biological or chemical material and corresponding array of detectors
US10396000B2 (en) Test structure macro for monitoring dimensions of deep trench isolation regions and local trench isolation regions
US20140319600A1 (en) TSV Structure With A Built-In U-Shaped FET Transistor For Improved Characterization
CN109560001B (zh) 半导体器件的缺陷检测结构、装置及其检测方法
CN113257790B (zh) 漏电测试结构及漏电测试方法
US8592951B2 (en) Semiconductor wafer having W-shaped dummy metal filling section within monitor region
US10852337B2 (en) Test structures for measuring silicon thickness in fully depleted silicon-on-insulator technologies
US7851864B2 (en) Test structure of a semiconductor device and semiconductor device
US7816759B2 (en) Integrated circuit including isolation regions substantially through substrate
US9076760B2 (en) JFET having width defined by trench isolation
US7989232B2 (en) Method of using electrical test structure for semiconductor trench depth monitor
US9000785B2 (en) Transistor test structure
KR101030295B1 (ko) 반도체 소자의 소자 분리막 검사용 필드 트랜지스터
CN114649303A (zh) 尺寸测试结构及方法
US8890551B2 (en) Test key structure and method for measuring step height by such test key structure
US7768004B2 (en) Semiconductor device including chips with electrically-isolated test elements and its manufacturing method
US9941179B2 (en) Capacitive measurements of divots in semiconductor devices
WO2021190539A1 (zh) 晶体管的模型参数测试结构及其制备方法
US20240290641A1 (en) Electrical characterization of misalignment in integrated circuit manufacturing
US8507378B2 (en) Method and structure for self aligned contact for integrated circuits
CN111430332A (zh) 一种用于薄硅膜soi栅氧可靠性评估的有源区多指测试结构
Jiang et al. Electrical analysis of mechanical stress induced by shallow trench isolation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination