CN114646817A - 一种半导体-氧化物界面电荷测量仪及其测量方法 - Google Patents
一种半导体-氧化物界面电荷测量仪及其测量方法 Download PDFInfo
- Publication number
- CN114646817A CN114646817A CN202011514735.8A CN202011514735A CN114646817A CN 114646817 A CN114646817 A CN 114646817A CN 202011514735 A CN202011514735 A CN 202011514735A CN 114646817 A CN114646817 A CN 114646817A
- Authority
- CN
- China
- Prior art keywords
- chip
- voltage
- tested
- measuring
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000012360 testing method Methods 0.000 claims abstract description 105
- 239000000523 sample Substances 0.000 claims abstract description 72
- 230000001678 irradiating effect Effects 0.000 claims abstract description 7
- 238000005259 measurement Methods 0.000 claims abstract description 7
- 238000010586 diagram Methods 0.000 claims description 13
- 238000009825 accumulation Methods 0.000 claims description 10
- 238000004364 calculation method Methods 0.000 claims description 6
- 229910052724 xenon Inorganic materials 0.000 claims description 4
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 4
- 230000003750 conditioning effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 12
- 238000004590 computer program Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000000691 measurement method Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/24—Arrangements for measuring quantities of charge
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明涉及一种半导体‑氧化物界面电荷测量仪及其测量方法，所述测量仪包括：光源(1)、探针测试装置(2)和测量组件(3)；所述光源(1)，用于照射待测芯片；所述探针测试装置(2)，用于承载待测芯片，并通过探针测试装置(2)实现待测芯片与测量组件(3)的连接；所述测量组件(3)，与探针测试装置(2)连接，用于测量待测芯片的电容‑电压曲线，还用于根据所述电容‑电压曲线计算待测芯片的半导体‑氧化物深能级界面电荷密度。本发明提供的技术方案提高了半导体‑氧化物界面电荷测量的准确性，进而可以更加精确的对工艺质量进行分析。
Description
技术领域
本发明涉及半导体领域，具体涉及一种半导体-氧化物界面电荷测量仪及其测量方法。
背景技术
半导体界面是指半导体与其他物质相接触的面，半导体和氧化物的界面态是指半导体-氧化物界面处而能值位于半导体禁带中的一些分立或连续的电子能级或能带。
半导体和氧化物的界面态质量将会对包含此结构的器件的性能产生很大的影响，所以需要对其测试方法进行研究，一般情况下，可以采用对MOS(Metal-oxide-Semiconductor)电容进行电容-电压测试的方法来确定半导体-氧化物界面态质量，但由于一些宽禁带半导体(如碳化硅)禁能带较宽，所以很多界面态的能级很深，界面态发射时间常数很长，所以在没有合适的光照或者加热等因素的情况下，其深能级的电子会一直在俘获状态，在测量中不会响应，且一些宽禁带半导体(如碳化硅)本征载流子浓度和载流子产生率非常低，很难形成反型层，所以半导体-氧化物深能级界面态很难被测量。
发明内容
针对现有技术的不足，本发明的目的是提供一种半导体-氧化物界面电荷测量仪及其测量方法，通过半导体-氧化物深能级界面电荷密度的测量，可以更加精确的对工艺质量进行分析。
本发明的目的是采用下述技术方案实现的：
本发明提供了一种半导体-氧化物界面电荷测量仪，其改进之处在于，所述测量仪包括：光源1、探针测试装置2和测量组件3；
所述光源1，用于照射待测芯片；
所述探针测试装置2，用于承载待测芯片，并分别与待测芯片和测量组件3相连接；
所述测量组件3，与探针测试装置2连接，用于测量待测芯片的电容-电压曲线，还用于根据所述电容-电压曲线计算待测芯片的半导体-氧化物深能级界面电荷密度。
优选的，所述探针测试装置2包括载片台21和测试探针22；
所述载片台21上安装有测试探针22；
所述载片台21通过测试探针与待测芯片相接触，所述载片台21还通过连接线与测量组件3进行连接。
进一步的，所述光源1位于探针测试装置2的载片台上方，并通过可调节高度支架5与探针测试装置2的载片台。
进一步的，所述探针测试装置2还包括箱体4，所述载片台21和测试探针22设于箱体4内部；
所述箱体4的顶部设有供光源1照射待测芯片的开口41。
进一步的，所述箱体4包括箱体本体42和位于箱体本体顶部的箱体盖43，所述箱体盖43与箱体本体进行滑动连接，通过滑动控制所述箱体盖43的开启和关闭。
进一步的，所述光源1位于所述探针测试装置2的载片台上方，并通过可调节高度支架5与探针测试装置2的箱体连接。
进一步的，所述箱体4的侧面设有供待测芯片进出的箱体侧门44。
优选的，所述光源1为氙灯。
优选的，所述测量组件3设置于所述探针测试装置2的一侧，并通过连接线与探针测试装置2连接。
优选的，所述测量组件3，包括：
电容-电压曲线测量模块，用于通过调节测量组件3的电压对待测芯片进行电容-电压测试，并获得电容-电压曲线图；
电荷密度计算模块，用于根据电容-电压曲线图确定待测芯片的半导体-氧化物深能级界面电荷密度。
本发明提供了一种半导体-氧化物界面电荷的测量方法，其改进之处在于，所述方法包括：
步骤1：将待测芯片置于探针测试装置2上，并通过探针测试装置2实现测量组件3与待测芯片的连接；
步骤2：按照预设第一顺序调节测量组件3的电压，进行待测芯片的电容-电压测试，使电压从积累扫描至深耗尽，保存本次测试获得的电容-电压曲线图；
步骤3：保持对待测芯片施加最大电压，同时开启光源1照射待测芯片，当达到预设时间后按照预设第二顺序调节测量组件3的电压，进行待测芯片的电容-电压测试，使电压从深耗尽扫描至积累，保存本次测试获得的电容-电压曲线图；
步骤4：根据两次测试获得的电容-电压曲线图，确定待测芯片的半导体-氧化物深能级界面电荷密度。
优选的，所述步骤4中根据两次测试获得的电容-电压曲线图，确定待测芯片的半导体-氧化物深能级界面电荷密度，包括：
按下式确定半导体-氧化物深能级界面电荷密度Q：
Q＝COX·ΔVFB
上式中，COX为栅氧化层电容，ΔVFB为两次电容-电压曲线图在深耗尽区电压漂移量。
优选的，所述步骤2中按照预设第一顺序调节测量组件3的电压，包括：
按照由小到大的顺序调节测量组件3的电压；
所述步骤3中按照预设第二顺序调节测量组件3的电压，包括：
按照由大到小的顺序调节测量组件3的电压。
优选的，所述步骤3中的预设时间为1min-10min；
所述步骤3中的保持对待测芯片施加最大电压为：保持步骤2中调至的最大电压。
优选的，所述步骤2和步骤3中的调节测量组件3的电压范围为：-20V-20V。
与最接近的现有技术相比，本发明具有的有益效果：
1.本发明提供的一种半导体-氧化物界面电荷测量仪，包括：光源1、探针测试装置2和测量组件3；所述光源1，用于照射待测芯片；所述探针测试装置2，用于承载待测芯片，并通过探针测试装置2实现待测芯片与测量组件3的连接；所述测量组件3，与探针测试装置2连接，用于测量待测芯片的电容-电压曲线，还用于根据所述电容-电压曲线计算待测芯片的半导体-氧化物深能级界面电荷密度。本发明提供的装置可以精确的测量出半导体-氧化物界面电荷。
2.本发明提供的一种半导体-氧化物界面电荷测量方法，能够对半导体-氧化物深能级界面的电荷密度进行测量，进而更加精确的对工艺质量进行分析。
附图说明
图1是本发明提供的一种半导体-氧化物界面电荷测量仪的正视示意图；
图2是本发明提供的一种半导体-氧化物界面电荷测量仪中探针测试装置的示意图；
图3是本发明提供的一种半导体-氧化物界面电荷测量仪带箱体时的示意图；
图4是本发明提供的实施例中箱体顶部示意图；
图5是本发明提供的一种半导体-氧化物界面电荷测量方法的流程图；
其中，光源1、探针测试装置2、载片台21、测试探针22、测量组件3、箱体4、供光源照射待测芯片的开口41、箱体本体42、箱体盖43、箱体侧门44、可调节高度支架5。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的详细说明。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例1
本发明的目的是采用下述技术方案实现的：
本发明提供了一种半导体-氧化物界面电荷测量仪，如图1所示，所述测量仪包括：光源1、探针测试装置2和测量组件3；
所述光源1，用于照射待测芯片；
所述探针测试装置2，用于承载待测芯片，并分别与待测芯片和测量组件3相连接；
所述测量组件3，与探针测试装置2连接，用于测量待测芯片的电容-电压曲线，还用于根据所述电容-电压曲线计算待测芯片的半导体-氧化物深能级界面电荷密度。
在本发明的实施例中，如图2所示，所述探针测试装置2可以包括载片台21和测试探针22；
所述载片台21上安装有测试探针22；
所述载片台21通过测试探针与待测芯片相接触，所述载片台21还通过连接线与测量组件3进行连接。
在本发明的实施例中，所述光源1位于探针测试装置2的载片台上方，可直接对位于载片台21上的芯片进行照射，所述光源1通过可调节高度支架5与探针测试装置2的载片台或地面连接，通过可调节高度支架5可以调节光源1的高度。
在本发明的实施例中，所述光源1为氙灯。
在本发明的实施例中，所述测量组件3设置于所述探针测试装置2的一侧，并通过连接线与探针测试装置2连接。
在发明的实施例中，所述测量组件3，可以包括：
电容-电压曲线测量模块，用于通过调节测量组件3的电压对待测芯片进行电容-电压测试，并获得电容-电压曲线图；
电荷密度计算模块，用于根据电容-电压曲线图确定待测芯片的半导体-氧化物深能级界面电荷密度。
在本发明的实施例中，电容-电压曲线测量模块可以具体按照如下步骤获得电容-电压曲线图：
按照预设第一顺序调节测量组件3的电压，进行待测芯片的电容-电压测试，使电压从积累扫描至深耗尽，保存本次测试获得的电容-电压曲线图；
保持对待测芯片施加最大电压，同时开启光源1照射待测芯片，当达到预设时间后按照预设第二顺序调节测量组件3的电压，进行待测芯片的电容-电压测试，使电压从深耗尽扫描至积累，保存本次测试获得的电容-电压曲线图；
在本发明的实施例中，按照预设第一顺序调节测量组件3的电压，可以包括：
按照由小到大的顺序调节测量组件3的电压；
在本发明的实施例中，按照预设第二顺序调节测量组件3的电压，可以包括：
按照由大到小的顺序调节测量组件3的电压。
在本发明之一实施例中，预设时间可以为1min-10min；
在本发明的实施例中，保持对待测芯片施加最大电压可以为：保持步骤2中调至的最大电压。
在本发明的实施例中，调节测量组件3的电压范围可以为：-20V-20V。
在本发明的实施例中，电荷密度计算模块可以按下式确定半导体-氧化物深能级界面电荷密度Q：
Q＝COX·ΔVFB
上式中，COX为栅氧化层电容，ΔVFB为两次电容-电压曲线图在深耗尽区电压漂移量。
在本发明实施例中的待测芯片可以是半导体单芯片和/或整片晶圆。
实施例2
本发明提供了一种半导体-氧化物界面电荷测量仪，如图3所示，所述测量仪包括：光源1、探针测试装置2和测量组件3；
所述光源1，用于照射待测芯片；
所述探针测试装置2，用于承载待测芯片，并分别与待测芯片和测量组件3相连接；
所述测量组件3，与探针测试装置2连接，用于测量待测芯片的电容-电压曲线，还用于根据所述电容-电压曲线计算待测芯片的半导体-氧化物深能级界面电荷密度。
在发明的实施例中，所述探针测试装置2可以包括：载片台21、测试探针22和箱体4；
所述载片台21和测试探针22设于箱体4内部；
所述载片台21通过测试探针22与待测芯片相接触，所述载片台21还通过连接线与测量组件3进行连接；
其中，如图4所示，所述箱体4的顶部设有供光源1照射待测芯片的开口41。
所述箱体4可以包括箱体本体42和位于箱体本体顶部的箱体盖43，所述箱体盖43与箱体本体进行滑动连接，通过滑动控制所述箱体盖43的开启和关闭。
在本发明的实施例中，所述光源1可以位于所述探针测试装置2的载片台上方，并通过可调节高度支架5与探针测试装置2的箱体连接，通过可调节高度支架5可以调节光源1的高度。
在本发明的实施例中，箱体4的侧面可以设有供待测芯片进出的箱体侧门44。
在本发明的实施例中，光源1可以选用氙灯。
在本发明的实施例中，测量组件3可以设置于探针测试装置2的一侧，并通过连接线与探针测试装置2连接。
具体的，测量组件3，可以包括：
电容-电压曲线测量模块，用于通过调节测量组件3的电压对待测芯片进行电容-电压测试，并获得电容-电压曲线图；
电荷密度计算模块，用于根据电容-电压曲线图确定待测芯片的半导体-氧化物深能级界面电荷密度。
在本发明的实施例中，电容-电压曲线测量模块可以具体按照如下步骤获得电容-电压曲线图：
按照预设第一顺序调节测量组件3的电压，进行待测芯片的电容-电压测试，使电压从积累扫描至深耗尽，保存本次测试获得的电容-电压曲线图；
保持对待测芯片施加最大电压，同时开启光源1照射待测芯片，当达到预设时间后按照预设第二顺序调节测量组件3的电压，进行待测芯片的电容-电压测试，使电压从深耗尽扫描至积累，保存本次测试获得的电容-电压曲线图；
在本发明的实施例中，按照预设第一顺序调节测量组件3的电压，可以包括：
按照由小到大的顺序调节测量组件3的电压；
在本发明的实施例中，按照预设第二顺序调节测量组件3的电压，可以包括：
按照由大到小的顺序调节测量组件3的电压。
在本发明之一实施例中，预设时间可以为1min-10min；
在本发明的实施例中，保持对待测芯片施加最大电压可以为：保持步骤2中调至的最大电压。
在本发明的实施例中，调节测量组件3的电压范围可以为：-20V-20V。
在本发明的实施例中，电荷密度计算模块可以按下式确定半导体-氧化物深能级界面电荷密度Q：
Q＝COX·ΔVFB
上式中，COX为栅氧化层电容，ΔVFB为两次电容-电压曲线图在深耗尽区电压漂移量。
在本发明实施例中的待测芯片可以是半导体单芯片和/或整片晶圆。
实施例3
本发明提供了一种半导体-氧化物界面电荷的测量方法，如图5所示，所述方法包括：
步骤1：将待测芯片置于探针测试装置2的载片台21上，并将探针测试装置2的测试探针22扎上待测芯片；
步骤2：按照预设第一顺序调节测量组件3的电压，进行待测芯片的电容-电压测试，使电压从积累扫描至深耗尽，保存本次测试获得的电容-电压曲线图；
步骤3：保持对待测芯片施加最大电压，同时开启光源1照射待测芯片，当达到预设时间后按照预设第二顺序调节测量组件3的电压，进行待测芯片的电容-电压测试，使电压从深耗尽扫描至积累，保存本次测试获得的电容-电压曲线图；
步骤4：根据两次测试获得的电容-电压曲线图，确定待测芯片的半导体-氧化物深能级界面电荷密度。
在本发明的实施例中，所述步骤4中根据两次测试获得的电容-电压曲线图，确定待测芯片的半导体-氧化物深能级界面电荷密度，可以包括：
按下式确定半导体-氧化物深能级界面电荷密度Q：
Q＝COX·ΔVFB
上式中，COX为栅氧化层电容，ΔVFB为两次电容-电压曲线图在深耗尽区电压漂移量。
在本发明的实施例中，步骤2中按照预设第一顺序调节测量组件3的电压，可以包括：
按照由小到大的顺序调节测量组件3的电压；
在本发明的实施例中，步骤3中按照预设第二顺序调节测量组件3的电压，可以包括：
按照由大到小的顺序调节测量组件3的电压。
在本发明的实施例中，步骤3中的预设时间可以为1min-10min；
在本发明的实施例中，步骤3中的保持对待测芯片施加最大电压可以为：保持步骤2中调至的最大电压。
在本发明的实施例中，步骤2和步骤3中的调节测量组件3的电压范围可以为：-20V-20V。
在本发明的实施例中，步骤1可以具体包括：
将待测芯片放入探针测试装置2的载片台21上；
调节载片台上的测试探针22与待测芯片接触。
其中，待测芯片可以是带有MOS结构的芯片。
在本发明的实施例中，光源1的初始状态为关闭，在测量过程中依据上述步骤开启光源1，最后得到待测芯片的电荷密度后可以再关闭光源1。
在本发明实施例中的待测芯片可以是半导体单芯片和/或整片晶圆。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
Claims (15)
1.一种半导体-氧化物界面电荷测量仪，其特征在于，所述测量仪包括：光源(1)、探针测试装置(2)和测量组件(3)；
所述光源(1)，用于照射待测芯片；
所述探针测试装置(2)，用于承载待测芯片，并分别与待测芯片和测量组件(3)相连接；
所述测量组件(3)，与探针测试装置(2)连接，用于测量待测芯片的电容-电压曲线，还用于根据所述电容-电压曲线计算待测芯片的半导体-氧化物深能级界面电荷密度。
2.如权利要求1所述的测量仪，其特征在于，所述探针测试装置(2)包括载片台(21)和测试探针(22)；
所述载片台(21)上安装有测试探针(22)；
所述载片台(21)通过测试探针与待测芯片相接触，所述载片台(21)还通过连接线与测量组件(3)进行连接。
3.如权利要求2所述的测量仪，其特征在于，所述光源(1)位于探针测试装置(2)的载片台上方，并通过可调节高度支架(5)与探针测试装置(2)的载片台连接。
4.如权利要求2所述的方法，其特征在于，所述探针测试装置(2)还包括箱体(4)，所述载片台(21)和测试探针(22)设于箱体(4)内部；
所述箱体(4)的顶部设有供光源(1)照射待测芯片的开口(41)。
5.如权利要求4所述的测量仪，其特征在于，所述箱体(4)包括箱体本体(42)和位于箱体本体顶部的箱体盖(43)，所述箱体盖(43)与箱体本体进行滑动连接，通过滑动控制所述箱体盖(43)的开启和关闭。
6.如权利要求4所述的测量仪，其特征在于，所述光源(1)位于所述探针测试装置(2)的载片台上方，并通过可调节高度支架(5)与探针测试装置(2)的箱体连接。
7.如权利要求4所述的测量仪，其特征在于，所述箱体(4)的侧面设有供待测芯片进出的箱体侧门(44)。
8.如权利要求1所述的测量仪，其特征在于，所述光源(1)为氙灯。
9.如权利要求1所述的测量仪，其特征在于，所述测量组件(3)设置于所述探针测试装置(2)的一侧，并通过连接线与探针测试装置(2)连接。
10.如权利要求1所述测量仪，其特征在于，所述测量组件(3)，包括：
电容-电压曲线测量模块，用于通过调节测量组件(3)的电压对待测芯片进行电容-电压测试，并获得电容-电压曲线图；
电荷密度计算模块，用于根据电容-电压曲线图确定待测芯片的半导体-氧化物深能级界面电荷密度。
11.一种采用如权利要求1-10任一所述的测量仪对半导体-氧化物界面电荷的测量方法，其特征在于，所述方法包括：
步骤1：将待测芯片置于探针测试装置(2)上，并通过探针测试装置(2)实现测量组件(3)与待测芯片的连接；
步骤2：按照预设第一顺序调节测量组件(3)的电压，进行待测芯片的电容-电压测试，使电压从积累扫描至深耗尽，保存本次测试获得的电容-电压曲线图；
步骤3：保持对待测芯片施加最大电压，同时开启光源(1)照射待测芯片，当达到预设时间后按照预设第二顺序调节测量组件(3)的电压，进行待测芯片的电容-电压测试，使电压从深耗尽扫描至积累，保存本次测试获得的电容-电压曲线图；
步骤4：根据两次测试获得的电容-电压曲线图，确定待测芯片的半导体-氧化物深能级界面电荷密度。
12.如权利要求11所述的方法，其特征在于，所述步骤4中根据两次测试获得的电容-电压曲线图，确定待测芯片的半导体-氧化物深能级界面电荷密度，包括：
按下式确定半导体-氧化物深能级界面电荷密度Q：
Q＝COX·ΔVFB
上式中，COX为栅氧化层电容，ΔVFB为两次电容-电压曲线图在深耗尽区电压漂移量。
13.如权利要求11所述的方法，其特征在于，所述步骤2中按照预设第一顺序调节测量组件(3)的电压，包括：
按照由小到大的顺序调节测量组件(3)的电压；
所述步骤3中按照预设第二顺序调节测量组件(3)的电压，包括：
按照由大到小的顺序调节测量组件(3)的电压。
14.如权利要求11所述的方法，其特征在于，所述步骤3中的预设时间为1min-10min；
所述步骤3中的保持对待测芯片施加最大电压为：保持步骤2中调至的最大电压。
15.如权利要求11所述的方法，其特征在于，所述步骤2和步骤3中的调节测量组件(3)的电压范围为：-20V-20V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011514735.8A CN114646817A (zh) | 2020-12-21 | 2020-12-21 | 一种半导体-氧化物界面电荷测量仪及其测量方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011514735.8A CN114646817A (zh) | 2020-12-21 | 2020-12-21 | 一种半导体-氧化物界面电荷测量仪及其测量方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114646817A true CN114646817A (zh) | 2022-06-21 |
Family
ID=81991427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011514735.8A Pending CN114646817A (zh) | 2020-12-21 | 2020-12-21 | 一种半导体-氧化物界面电荷测量仪及其测量方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114646817A (zh) |
-
2020
- 2020-12-21 CN CN202011514735.8A patent/CN114646817A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6569691B1 (en) | Measurement of different mobile ion concentrations in the oxide layer of a semiconductor wafer | |
| US6395437B1 (en) | Junction profiling using a scanning voltage micrograph | |
| US6366861B1 (en) | Method of determining a wafer characteristic using a film thickness monitor | |
| JPH0744209B2 (ja) | 直線状定フォトン束光電圧測定値から少数担体拡散長を判定するための方法および装置 | |
| KR100929768B1 (ko) | 비-진동 접촉 전위차 센서와 제어되는 조명을 이용하는반도체 검사 시스템 및 장치 | |
| CN103792473A (zh) | 一种栅极开启电压的测量方法 | |
| KR100707585B1 (ko) | Ｍｏｓ 트랜지스터 소자의 정전용량-전압 특성을 이용한캐리어 농도 분포 측정 자동화 시스템 및 방법 | |
| TWI430379B (zh) | 使用從無振動接觸電位差感測器所得的資料之缺陷分類技術 | |
| US20230243766A1 (en) | Work function measurements for surface analysis | |
| CN114646817A (zh) | 一种半导体-氧化物界面电荷测量仪及其测量方法 | |
| US20150070045A1 (en) | Ultra fast transistor threshold voltage extraction | |
| US7488610B2 (en) | Insulator film characteristic measuring method and insulator film characteristic measuring apparatus | |
| US5760594A (en) | Contamination monitoring using capacitance measurements on MOS structures | |
| KR100319676B1 (ko) | 시료전류 스펙트로스코피 표면측정을 위한 방법 및 장치 | |
| Stradiotto et al. | On the fly characterization of charge trapping phenomena at GaN/dielectric and GaN/AlGaN/dielectric interfaces using impedance measurements | |
| WO2004055528A2 (en) | Apparatus and method for electrical characterization of semiconductors | |
| EP0869352A1 (en) | Method for detecting metallic contaminants in submicron silicon surface layers of a semiconductor wafer | |
| US20070159209A1 (en) | Method of measuring capacitance characteristics of a gate oxide in a mos transistor device | |
| CN100461362C (zh) | 提高超薄等离子体氮氧化硅电性测试准确性的方法 | |
| CN108680850B (zh) | 少子寿命检测装置及检测方法 | |
| KR102486957B1 (ko) | 산화물 반도체 박막 검사장치 | |
| US12027430B1 (en) | Semiconductor doping characterization method using photoneutralization time constant of corona surface charge | |
| KR102442512B1 (ko) | 트랩 사이트 정보의 판별 기능을 갖는 반도체 소자의 검사 방법 및 반도체 소자의 검사 장치 | |
| JP5638098B2 (ja) | 検査装置、及び検査条件取得方法 | |
| Herfurth et al. | A Guide to Accurate System Calibration and Data Extraction to Increase Significance of Spectral Photon Emission Microscopy Measurements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |