CN114584246B - 基于fpga的无线自组网时间同步方法、系统及介质 - Google Patents
基于fpga的无线自组网时间同步方法、系统及介质 Download PDFInfo
- Publication number
- CN114584246B CN114584246B CN202210197185.4A CN202210197185A CN114584246B CN 114584246 B CN114584246 B CN 114584246B CN 202210197185 A CN202210197185 A CN 202210197185A CN 114584246 B CN114584246 B CN 114584246B
- Authority
- CN
- China
- Prior art keywords
- time
- node
- synchronization
- station node
- current time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0673—Clock or time synchronisation among packet nodes using intermediate nodes, e.g. modification of a received timestamp before further transmission to the next packet node, e.g. including internal delay time or residence time into the packet
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/1607—Details of the supervisory signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
- H04W56/001—Synchronization between nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
- H04W56/004—Synchronisation arrangements compensating for timing error of reception due to propagation delay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W84/00—Network topologies
- H04W84/18—Self-organising networks, e.g. ad-hoc networks or sensor networks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了基于FPGA的无线自组网时间同步方法、系统及介质,涉及无线通信技术领域,其技术方案要点是:主站节点发送包含当前时间t0的syn时间帧;当从站节点接收到syn时间帧后,从syn时间帧中提取当前时间t0对从站节点的时间进行更新;从站节点发送包含当前时间t2的req时间帧;主站节点收到req时间帧后记录本节点的当前时间t3;主站节点发送包含当前时间t4和t3的ack时间帧;当从站节点收到ack时间帧后记录本节点当前时间t5,依据当前时间t2、t3、t4和t5计算得到传输时延,并进行时间补偿。本发明通过设计时间帧协议,节点之间的时间同步只需交互各自的时间信息,以减少时间同步的网络开销。
Description
技术领域
本发明涉及无线通信技术领域,更具体地说,它涉及基于FPGA的无线自组网时间同步方法、系统及介质。
背景技术
无线自组网是一种无中心、分布式自组的通信网络,不需要依靠固定通信网络基础设施,节点能够动态、随意加入和退出网络,且不破坏网络中其他节点的通信,因此具有良好的快速组网和抗摧毁性能。在基于TDMA的通信体制中,精确时间同步是无线自组网中正常通信的前提。而且时间同步的精度还将影响无线自组网系统定位和测距的精度。时间同步技术作为无线自组网的一项支撑性技术,具有很大的应用价值。
目前的时间同步方法主要有:网络时间协议(NTP)、RBS同步、DMTS同步、泛洪时间同步协议(FTSP)等。网络时间协议(NTP)主要应用于传统的静态拓扑架构网络中,对于动态拓扑架构无线自组网,其通信效率低,性能难以满足系统要求。RBS(Reference broadcastsynchronization)同步方法需要节点之间进行多次的数据交互,增加无线自组网的网络开销,导致业务数据的通信速率下降。DMTS(Delay Measurement Time Synchronization)同步方法未考虑节点设备的时钟频偏,时钟同步保持时间较短,所以同步精度较低,难以应用于高精度设备。泛洪时间同步协议(FTSP)是从DMTS中改进而来,降低了DMTS中的时延不确定性,但是其协议比较复杂,实现需要较大的资源开销。
因此,如何研究设计一种能够克服上述缺陷的基于FPGA的无线自组网时间同步方法、系统及介质是我们目前急需解决的问题。
发明内容
为解决现有技术中的不足,本发明的目的是提供基于FPGA的无线自组网时间同步方法、系统及介质,通过设计时间帧协议,节点之间的时间同步只需交互各自的时间信息,以减少时间同步的网络开销。
本发明的上述技术目的是通过以下技术方案得以实现的:
第一方面,提供了基于FPGA的无线自组网时间同步方法,包括以下步骤:
主站节点上电开始周期性的发送包含当前时间t0的syn时间帧;
当从站节点接收到syn时间帧后,从syn时间帧中提取当前时间t0对从站节点的时间进行更新;
从站节点发送包含当前时间t2的req时间帧;
主站节点收到req时间帧后记录本节点的当前时间t3;
主站节点发送包含当前时间t4和t3的ack时间帧;
当从站节点收到ack时间帧后记录本节点当前时间t5,依据当前时间t2、t3、t4和t5计算得到传输时延,并依据传输时延进行时间补偿以完成精同步。
进一步的,所述传输延迟的计算公式具体为:
其中,d表示传输延迟;t2表示第二次交互过程中从站节点发送信息的当前时间;t3表示第二次交互过程中主站节点接收信息的当前时间;t4表示第三次交互过程中主站节点发送信息的当前时间;t5表示第三次交互过程中从站节点接收信息的当前时间。
进一步的,基于FPGA的并行特性,所有收发均按分配的时隙进行,时间同步中的所有发送时刻均可设为本时隙的0时刻,传输延迟的计算公式具体为:
其中,d表示传输延迟;t3表示第二次交互过程中主站节点接收信息的当前时间;t5表示第三次交互过程中从站节点接收信息的当前时间。
进一步的,所述从站节点完成精同步后依据当前时间t2、t3、t4和t5计算得到主站节点和从站节点之间的时间偏差,并依据时间偏差进行时间补偿以完成时间校准,时间偏差的计算公式具体为:
其中,T表示时间偏差;t2表示第二次交互过程中从站节点发送信息的当前时间;t3表示第二次交互过程中主站节点接收信息的当前时间;t4表示第三次交互过程中主站节点发送信息的当前时间;t5表示第三次交互过程中从站节点接收信息的当前时间。
进一步的,基于FPGA的并行特性,所有收发均按分配的时隙进行,时间同步中的所有发送时刻均可设为本时隙的0时刻,从站节点完成精同步后依据当前时间t3和t5计算得到主站节点和从站节点之间的时间偏差,并依据时间偏差进行时间补偿以完成时间校准,时间偏差的计算公式具体为:
其中,T表示时间偏差;t3表示第二次交互过程中主站节点接收信息的当前时间;t5表示第三次交互过程中从站节点接收信息的当前时间。
进一步的,该自组网网络中的节点按照距离与主控节点的跳数划分等级;
主控节点的等级最高,网络中的其余节点距主控节点每增加一跳,等级加1;
各节点在收到等级高于本地的同步信息时对本地的时间信息进行更新。
进一步的,所述从站节点完成时间同步后更新为新的主站节点,并对优先等级低的从站节点进行时间同步处理;当主控节点失效后,自组网网络中的所有节点等级均同步更新。
进一步的,当所述从站节点在预设时间内未收到优先等级高的主站节点的同步信息时,被视为同步失败;
若首次同步失败,则降低从站节点的同步优先等级,以接收相对较低优先等级的主站节点的同步信息;
若连续3次同步失败,则进入断网状态,更新状态为未同步,优先等级降为最低,处于接收状态,等待再次重新入网。
第二方面,提供了基于FPGA的无线自组网时间同步系统,包括主站节点和从站节点;
所述主站节点配置有第一发送模块、第二接收模块和第三发送模块,从站节点配置有更新模块、第二发送模块和同步补偿模块;
所述第一发送模块,用于在主站节点上电开始周期性的发送包含当前时间t0的syn时间帧;
所述更新模块,用于在从站节点接收到syn时间帧后,从syn时间帧中提取当前时间t0对从站节点的时间进行更新;
所述第二发送模块,用于通过从站节点发送包含当前时间t2的req时间帧;
所述第二接收模块,用于在主站节点收到req时间帧后记录本节点的当前时间t3;
所述第三发送模块,用于通过主站节点发送包含当前时间t4和t3的ack时间帧;
所述同步补偿模块,用于在从站节点收到ack时间帧后记录本节点当前时间t5,依据当前时间t2、t3、t4和t5计算得到传输时延,并依据传输时延进行时间补偿以完成精同步。
第三方面,提供了一种计算机可读介质,其上存储有计算机程序,所述计算机程序被处理器执行可实现如第一方面中任意一项所述的基于FPGA的无线自组网时间同步方法。
与现有技术相比,本发明具有以下有益效果:
1、本发明提出的基于FPGA的无线自组网时间同步方法,设计了简单的时间帧协议,节点之间的时间同步只需交互各自的时间信息,以减少时间同步的网络开销;
2、本发明主要采RTT(Round-Trip Time)的方法来实现节点之间的传输延时和时钟偏差的计算,并进行补偿,利用多跳中继实现网络中各个节点的时间同步,其计算复杂度低,硬件实现简单,资源消耗少;
3、本发明基于FPGA的并行特性简化并实现了时间同步,其系统时钟越大,同步精度越高;
4、本发明利用划分时间同步优先级以及入网和退网流程维护的策略,实现无线自组网中节点可随时加入或退出当前通信网络。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解,构成本申请的一部分,并不构成对本发明实施例的限定。在附图中:
图1是本发明实施例中的整体流程图;
图2是本发明实施例中4级的自组网拓扑结构图;
图3是本发明实施例中多级网络的时间同步示意图;
图4是本发明实施例中退网流程示意图;
图5是本发明实施例中的系统框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面结合实施例和附图,对本发明作进一步的详细说明,本发明的示意性实施方式及其说明仅用于解释本发明,并不作为对本发明的限定。
实施例1
在同步的建立过程中,以主站节点的时钟作为时间基准,所有从站节点都将本地时钟同步到主站节点的时钟上,完成与主站节点的时间同步,这是TDMA组网通信的基础。本发明提出的基于FPGA的无线自组网时间同步方法,如图1所示,具体由以下步骤实现。
主站节点上电开始周期性的发送包含当前时间t0的syn时间帧。从站节点上电后,默认处于接收状态。当从站节点接收到syn时间帧后,从syn时间帧中提取当前时间t0对从站节点的时间进行更新,即t1等于t0。由于该时间信息存在由传输导致的延时,因此该从站节点此时仅获得了时间的粗同步,下一步从站节点通过发送信息来测量其与主站节点之间的传输时延,从而实现时间精同步。从站节点完成时间粗同步之后进入“半正常”的工作模式(即结束全收模式,开始按照预先约定的时隙分配开启正常收发),半正常工作模式已经按时隙工作,但因为尚未拥有准确时间,所以不能开始正常的业务通信。
在实现精同步的过程中,首先从站节点发送包含当前时间t2的req时间帧。主站节点收到req时间帧后,记录本节点当前时间t3,然后主站节点发送包含当前时间t4以及t3的ack时间帧。当从站节点收到ack时间帧后,记录本节点当前时间t5,然后可根得出传输时延,并进行时间补偿,完成精同步。
本发明在同步过程中与源节点的3次握手,可计算出当前的空间传输时延,并进行补偿,该方法消除了空间传输时延的误差,可实现更加精准的时间同步,可实现远距离通信的无线自组网系统。
在本实施例中,传输延迟的计算公式具体为:
其中,d表示传输延迟;t2表示第二次交互过程中从站节点发送信息的当前时间;t3表示第二次交互过程中主站节点接收信息的当前时间;t4表示第三次交互过程中主站节点发送信息的当前时间;t5表示第三次交互过程中从站节点接收信息的当前时间。
当从站节点完成时间同步之后,随着时间的推移,其时间与主站节点的偏差会逐渐增大,因此需要进行周期性的时间校准。在实现时间校准的过程中,首先从站节点发送包含主站当前时间t2的req时间帧。主站节点收到req时间帧后,记录下当前时间t3,然后主站节点发送包含当前时间t4以及t3的ack时间帧。当从站节点收到ack时间帧后,记录本节点当前时间t5,然后可根据公式得出两节点之间的时间偏差,并进行时间补偿,完成时间校准。
在本实施例中,时间偏差的计算公式具体为:
其中,T表示时间偏差。
基于FPGA的并行特性,其所有操作均严格按照本地系统时钟进行。因此,在时隙规划好之后,由于所有收发均按分配的时隙进行,时间同步中的所有发送时刻均可设为一个固定时刻。本发明中将发送时刻设置为本时隙的0时刻,该方法只需待同步节点进行两步判断,实现简单,其实现复杂度与当前网络节点数无关。
为此,作为一种可选的实施方式,传输延迟的计算公式可简化为:
同理,作为一种可选的实施方式,时间偏差的计算公式可简化为:
如图2所示,其为一个4级的自组网拓扑结构,网络中节点按照距离与主控节点的跳数划分了等级,主控节点的等级最高,为0级,其余网络中的节点距主控节点每增加一跳,等级加1,为了使全网时间基准都向主控节点靠齐,各节点只有在收到等级高于本地的同步信息时,才对本地的时间信息进行更新。
如图3所示,以节点0的时钟作为时间基准,即为根节点。根节点作为整个网络的时间基准,默认同步优先级最高(即为0,值越小,同步优先级越高),其他节点默认未同步,优先级设为最大值。同步优先级较高的节点可同步优先级较低的节点。
具体同步过程为:
a)根节点0上电后,默认身份为主站节点,同步优先级为0,开始周期性发送时间帧;
b)其他节点上电后,默认身份为从站节点,初始为接收状态,当收到根节点0的syn时间帧后,进行粗同步;
c)从节点粗同步完成后,通过精同步实现与0的时间同步,并更新同步优先级为1;
d)同步优先级为1的节点,可作为主站节点,开始周期性发送时间帧,以同步其他节点。被同步的节点,更新同步优先级为2。;
e)以此类推,可实现多节点网络的时间同步和链路连接;
f)一旦根节点失效,可由地面控制系统指定已入网其他节点为根节点,并更新同步优先级为最高。
由于各节点的在通信过程中可能处于运动状态,因此节点的移动会出现与当前主节点通信中断的情况,此时会进入退网及再入网的流程。
如图4所示,当非根节点的其他节点,在一定时间内未收到高优先等级的主站节点的同步信息时,被视为同步失败。首次同步失败,会降低其同步优先级,以便可以接收相对较低优先等级的主站节点的同步信息。若连续3次同步失败,则会进入断网状态,更新状态为未同步,优先级降为最低,处于接收状态,以便等待再次重新入网。
实施例2:基于FPGA的无线自组网时间同步系统,如图5所示,该系统用于实现实施例1中记载的同步方法,包括主站节点和从站节点。主站节点配置有第一发送模块、第二接收模块和第三发送模块,从站节点配置有更新模块、第二发送模块和同步补偿模块。
其中,第一发送模块,用于在主站节点上电开始周期性的发送包含当前时间t0的syn时间帧;更新模块,用于在从站节点接收到syn时间帧后,从syn时间帧中提取当前时间t0对从站节点的时间进行更新;第二发送模块,用于通过从站节点发送包含当前时间t2的req时间帧;第二接收模块,用于在主站节点收到req时间帧后记录本节点的当前时间t3;第三发送模块,用于通过主站节点发送包含当前时间t4和t3的ack时间帧;同步补偿模块,用于在从站节点收到ack时间帧后记录本节点当前时间t5,依据当前时间t2、t3、t4和t5计算得到传输时延,并依据传输时延进行时间补偿以完成精同步。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (4)
1.基于FPGA的无线自组网时间同步方法,其特征是,包括以下步骤:
主站节点上电开始周期性的发送包含当前时间t0的syn时间帧;
当从站节点接收到syn时间帧后,从syn时间帧中提取当前时间t0对从站节点的时间进行更新;
从站节点发送包含当前时间t2的req时间帧;
主站节点收到req时间帧后记录本节点的当前时间t3;
主站节点发送包含当前时间t4和t3的ack时间帧;
当从站节点收到ack时间帧后记录本节点当前时间t5,依据当前时间t2、t3、t4和t5计算得到传输时延,并依据传输时延进行时间补偿以完成精同步;
该自组网网络中的节点按照距离与主控节点的跳数划分等级;
主控节点的等级最高,网络中的其余节点距主控节点每增加一跳,等级加1;
各节点在收到等级高于本地的同步信息时对本地的时间信息进行更新;
所述从站节点完成时间同步后更新为新的主站节点,并对优先等级低的从站节点进行时间同步处理;当主控节点失效后,自组网网络中的所有节点等级均同步更新;
基于FPGA的并行特性,所有收发均按分配的时隙进行,时间同步中的所有发送时刻均可设为本时隙的0时刻,传输延迟的计算公式具体为:
其中,d表示传输延迟;t3表示第二次交互过程中主站节点接收信息的当前时间;t5表示第三次交互过程中从站节点接收信息的当前时间;
从站节点完成精同步后依据当前时间t3和t5计算得到主站节点和从站节点之间的时间偏差,并依据时间偏差进行时间补偿以完成时间校准,时间偏差的计算公式具体为:
其中,T表示时间偏差。
2.根据权利要求1所述的基于FPGA的无线自组网时间同步方法,其特征是,当所述从站节点在预设时间内未收到优先等级高的主站节点的同步信息时,被视为同步失败;
若首次同步失败,则降低从站节点的同步优先等级,以接收相对较低优先等级的主站节点的同步信息;
若连续3次同步失败,则进入断网状态,更新状态为未同步,优先等级降为最低,处于接收状态,等待再次重新入网。
3.基于FPGA的无线自组网时间同步系统,其特征是,包括主站节点和从站节点;
所述主站节点配置有第一发送模块、第二接收模块和第三发送模块,从站节点配置有更新模块、第二发送模块和同步补偿模块;
所述第一发送模块,用于在主站节点上电开始周期性的发送包含当前时间t0的syn时间帧;
所述更新模块,用于在从站节点接收到syn时间帧后,从syn时间帧中提取当前时间t0对从站节点的时间进行更新;
所述第二发送模块,用于通过从站节点发送包含当前时间t2的req时间帧;
所述第二接收模块,用于在主站节点收到req时间帧后记录本节点的当前时间t3;
所述第三发送模块,用于通过主站节点发送包含当前时间t4和t3的ack时间帧;
所述同步补偿模块,用于在从站节点收到ack时间帧后记录本节点当前时间t5,依据当前时间t2、t3、t4和t5计算得到传输时延,并依据传输时延进行时间补偿以完成精同步;
该自组网网络中的节点按照距离与主控节点的跳数划分等级;
主控节点的等级最高,网络中的其余节点距主控节点每增加一跳,等级加1;
各节点在收到等级高于本地的同步信息时对本地的时间信息进行更新;
所述从站节点完成时间同步后更新为新的主站节点,并对优先等级低的从站节点进行时间同步处理;当主控节点失效后,自组网网络中的所有节点等级均同步更新;
基于FPGA的并行特性,所有收发均按分配的时隙进行,时间同步中的所有发送时刻均可设为本时隙的0时刻,传输延迟的计算公式具体为:
其中,d表示传输延迟;t3表示第二次交互过程中主站节点接收信息的当前时间;t5表示第三次交互过程中从站节点接收信息的当前时间;
从站节点完成精同步后依据当前时间t3和t5计算得到主站节点和从站节点之间的时间偏差,并依据时间偏差进行时间补偿以完成时间校准,时间偏差的计算公式具体为:
其中,T表示时间偏差。
4.一种计算机可读介质,其上存储有计算机程序,其特征是,所述计算机程序被处理器执行可实现如权利要求1-2中任意一项所述的基于FPGA的无线自组网时间同步方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210197185.4A CN114584246B (zh) | 2022-03-01 | 2022-03-01 | 基于fpga的无线自组网时间同步方法、系统及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210197185.4A CN114584246B (zh) | 2022-03-01 | 2022-03-01 | 基于fpga的无线自组网时间同步方法、系统及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114584246A CN114584246A (zh) | 2022-06-03 |
CN114584246B true CN114584246B (zh) | 2023-08-15 |
Family
ID=81776196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210197185.4A Active CN114584246B (zh) | 2022-03-01 | 2022-03-01 | 基于fpga的无线自组网时间同步方法、系统及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114584246B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115276868A (zh) * | 2022-07-05 | 2022-11-01 | 交控科技股份有限公司 | 主备设备同步方法、装置及系统 |
CN115412126B (zh) * | 2022-08-29 | 2023-09-22 | 四川九洲电器集团有限责任公司 | 一种适用于tdma通信体制的抗干扰方法及装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2034629A1 (en) * | 2007-09-05 | 2009-03-11 | Technische Universität Kaiserlautern | Method, computer program product and system for the tick synchronization of nodes in a wireless multi-hop network |
CN103178987A (zh) * | 2012-07-12 | 2013-06-26 | 深圳市康必达中创科技有限公司 | 基于ZigBee无线技术的数字化变电站分布测试方法 |
CN103825695A (zh) * | 2014-03-11 | 2014-05-28 | 武汉迈信电气技术有限公司 | 基于powerlink的网络同步延时补偿方法 |
CN104105195A (zh) * | 2014-06-27 | 2014-10-15 | 山东大学(威海) | 一种基于时钟频率动态检测的大规模无线传感器网络时间同步器 |
CN104104495A (zh) * | 2013-05-06 | 2014-10-15 | 山东大学(威海) | 一种基于动态路径列表的无线传感器网络智能选路同步器 |
CN107171441A (zh) * | 2017-07-14 | 2017-09-15 | 国网山东省电力公司淄博供电公司 | 一种具有时钟同步和位置定位功能的电力信息网 |
CN113055117A (zh) * | 2021-04-25 | 2021-06-29 | 电子科技大学 | 一种无线分布式网络的时钟同步装置及方法 |
CN113055114A (zh) * | 2021-03-08 | 2021-06-29 | 东北大学 | 一种基于动态补偿与分级传递式的输油管网时间同步方法 |
CN114095304A (zh) * | 2022-01-24 | 2022-02-25 | 深圳市山龙智控有限公司 | 一种基于EtherCAT总线的节点间同步精度补偿方法及系统 |
-
2022
- 2022-03-01 CN CN202210197185.4A patent/CN114584246B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2034629A1 (en) * | 2007-09-05 | 2009-03-11 | Technische Universität Kaiserlautern | Method, computer program product and system for the tick synchronization of nodes in a wireless multi-hop network |
CN103178987A (zh) * | 2012-07-12 | 2013-06-26 | 深圳市康必达中创科技有限公司 | 基于ZigBee无线技术的数字化变电站分布测试方法 |
CN104104495A (zh) * | 2013-05-06 | 2014-10-15 | 山东大学(威海) | 一种基于动态路径列表的无线传感器网络智能选路同步器 |
CN103825695A (zh) * | 2014-03-11 | 2014-05-28 | 武汉迈信电气技术有限公司 | 基于powerlink的网络同步延时补偿方法 |
CN104105195A (zh) * | 2014-06-27 | 2014-10-15 | 山东大学(威海) | 一种基于时钟频率动态检测的大规模无线传感器网络时间同步器 |
CN107171441A (zh) * | 2017-07-14 | 2017-09-15 | 国网山东省电力公司淄博供电公司 | 一种具有时钟同步和位置定位功能的电力信息网 |
CN113055114A (zh) * | 2021-03-08 | 2021-06-29 | 东北大学 | 一种基于动态补偿与分级传递式的输油管网时间同步方法 |
CN113055117A (zh) * | 2021-04-25 | 2021-06-29 | 电子科技大学 | 一种无线分布式网络的时钟同步装置及方法 |
CN114095304A (zh) * | 2022-01-24 | 2022-02-25 | 深圳市山龙智控有限公司 | 一种基于EtherCAT总线的节点间同步精度补偿方法及系统 |
Non-Patent Citations (1)
Title |
---|
基于GPS的DMB-TH单频网时间同步系统研究;易雄书;《中国知网硕士电子期刊》(第12期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN114584246A (zh) | 2022-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114584246B (zh) | 基于fpga的无线自组网时间同步方法、系统及介质 | |
CN106452650B (zh) | 适用于多跳无线传感器网络的时钟同步频率偏移估计方法 | |
KR101523104B1 (ko) | Tdma 멀티-홉 무선 네트워크에서의 시간 동기화 방법 및 장치 | |
JP3771883B2 (ja) | 一対多データ通信網におけるデータの伝送方法および伝播遅延の補完方法 | |
CN110475336A (zh) | 一种实现网络同步的方法及装置 | |
CN103905135B (zh) | 实现时间同步的方法、设备和系统 | |
CN111490844B (zh) | 一种时钟同步方法、装置及电子设备 | |
CN103595494B (zh) | 一种适用于无线自组网的无中心时分多址同步方法 | |
WO2014101669A1 (zh) | 时间同步方法及系统 | |
WO2017101528A1 (zh) | 一种时钟链路切换方法、装置及基站 | |
CN102769504B (zh) | 一种1588系统及其实现同步的方法 | |
KR20080015479A (ko) | 시분할 다중 접속 방법을 애드-혹 멀티호핑 무선네트워크에 구현하는 방법 및 시스템 | |
CN113055117A (zh) | 一种无线分布式网络的时钟同步装置及方法 | |
WO2015196685A1 (zh) | 时钟同步方法及装置 | |
CN108322932A (zh) | 基于csma-tdma的无线自组织网络节点同步方法 | |
CN107548147B (zh) | 一种无线自组织网络无外时钟网同步算法 | |
CN107959537B (zh) | 一种状态同步方法及装置 | |
WO2018098791A1 (zh) | 适用于多跳无线传感器网络的时钟同步频率偏移估计方法 | |
CN111885725B (zh) | 一种远距离tdma移动自组织网络节点同步接入方法及设备 | |
So et al. | MTSF: A timing synchronization protocol to support synchronous operations in multihop wireless networks | |
CN111614424B (zh) | 一种子网融合方法、装置、节点及存储介质 | |
CN111885694A (zh) | 空中自组织网络时间同步系统 | |
CN107888315B (zh) | 一种时间同步方法 | |
US20230024329A1 (en) | Apparatus and method for supporting precision time synchronization protocol of stealth clock type | |
CN102348276A (zh) | 一种自组织网络中进行同步的方法和设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |