CN114582395A - 一种非易失的多态电化学存储器及其加工方法 - Google Patents

一种非易失的多态电化学存储器及其加工方法 Download PDF

Info

Publication number
CN114582395A
CN114582395A CN202210212715.8A CN202210212715A CN114582395A CN 114582395 A CN114582395 A CN 114582395A CN 202210212715 A CN202210212715 A CN 202210212715A CN 114582395 A CN114582395 A CN 114582395A
Authority
CN
China
Prior art keywords
electrode
grid
sandwich structure
source electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210212715.8A
Other languages
English (en)
Inventor
马伟
王世杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN202210212715.8A priority Critical patent/CN114582395A/zh
Publication of CN114582395A publication Critical patent/CN114582395A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0019—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising bio-molecules
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非易失的多态电化学存储器及其加工方法，存储器包括设置在衬底上的源极、漏极、栅极与电解质层；源极作为底电极，漏极作为顶电极，在源极与漏极之间设置聚合物半导体沟道形成一个正立的三明治结构；栅极设置在三明治结构的侧面，栅极与衬底的表面之间设置聚合物半导体沟道；电解质层由上至下将栅极、三明治结构及栅极与三明治结构之间的空隙覆盖和填充；栅极连接写入脉冲电路，漏极接读取脉冲电路，通过获得读取电流，计算得到存储电导值。加工方法包括使用溶液加工法沉积聚合物半导体沟道、增强沟道的沟道结晶，以及使用反应离子刻蚀法打开沟道。本发明能够在单一器件上实现多模拟态非易失存储，写入准确，结构简单，加工成本较低。

Description

一种非易失的多态电化学存储器及其加工方法
技术领域
本发明属于微电子技术领域，具体涉及一种非易失的多态电化学存储器及其加工方法。
背景技术
人工智能技术一直是世界各国的战略研究重点，然而，目前支撑人工智能计算的硬件部分仍是基于互补金属-氧化物-硅基半导体场效应晶体管(CMOS)的计算机系统，现有的计算机系统面临如下的技术瓶颈：(1)硬件运算效率受限；(2)算法受限，目前计算机使用的算法依然基于传统的冯·诺依曼架构，以顺序方式运行，相比于人脑神经网络的平行数据处理方法，效率较低；(3)由于数据存储单元和数据处理单元(CPU)物理分离，数据的不断调用、存储和传输很大程度上导致了该系统具有能耗高和效率低的问题。
与之相比，人工神经网络(ANN)技术基于人脑的高效、低能耗计算与存储方式，可以为人工智能提供和人脑相媲美的运算和记忆能力，即脱离传统的计算-存储分离的冯·诺依曼架构，实现真正的计算-存储一体化，是实现高级人工智能应用的基础，也是目前各国争相研究的重点战略方向。目前，绝大多数神经网络的构建是通过计算机模拟或者两端非易失性忆阻器阵列来构建人工神经网络ANN以及卷积神经网络CNN，这些忆阻器包括氧化还原忆阻器(ReRAMs)、相变材料忆阻器(PCMs)等，然而这些双端器件主要存在以下问题：有效态数少(＜6-bit)，电导更新随机性极大，这些严重影响了神经网络的计算效率。
基于这些缺陷，研究者开发了三端的浮栅晶体管存储器(FG)和电化学存储器(ECRAM)。对于这些三端器件，虽然写入精度得到了提升，但其分别存在以下难以克服的问题：
对于浮栅存储器，其问题在于写入线性度差，写入电压较高(一般大于5V)，同时其浮栅结构也导致加工复杂度大大提高；而对于大多数的电化学忆阻器，其非易失性的必要条件之一是栅极和沟道之间的强制开路，这一条件往往需要其栅极上集成其他器件或电路(例如开关电路、场效应晶体管、导电桥存储器等)来满足，因此大大降低了其集成度，并带来了加工不兼容的问题。鉴于以上情况，业界迫切需要一种写入随机性低、线性度高、存储比特数高、存储时间长而稳定且加工成本较低的存储器用于高性能存算一体硬件。
发明内容
本发明的目的在于针对上述现有技术中的问题，提供一种非易失的多态电化学存储器及其加工方法，该存储器具有特殊的器件结构以及全新的聚合物链段-离子相互作用机理，能够在单一器件上实现多模拟态非易失存储，写入准确，结构简单，加工成本较低。
为了实现上述目的，本发明有如下的技术方案：
第一方面，提供一种非易失的多态电化学存储器，包括衬底以及设置在衬底上的源极、漏极、栅极与电解质层；所述的源极作为底电极，所述的漏极作为顶电极，在源极与漏极之间设置聚合物半导体沟道形成一个正立的三明治结构；所述的栅极设置在三明治结构的侧面，栅极与衬底的表面之间设置聚合物半导体沟道；所述的电解质层由上至下将栅极、三明治结构及栅极与三明治结构之间的空隙覆盖和填充；所述的栅极连接写入脉冲电路，所述的漏极连接读取脉冲电路，通过获得读取电流，以欧姆定律计算得到存储电导值。
作为优选，所述三明治结构中的源极与漏极在空间中呈90°交叉布置。
作为优选，所述源极与漏极之间的聚合物半导体沟道的长度为30nm～80nm，宽度为10μm～300μm，厚度为10μm～300μm，所述栅极与衬底之间的聚合物半导体沟道的长度为10μm～300μm，宽度10μm～300μm，厚度30nm～80nm；所述栅极的长度为10μm～300μm，宽度为10μm～300μm。
作为优选，所述源极、漏极以及栅极均采用可极化惰性电极，可极化惰性电极包括金与氧化铟锡中的任一种。
作为优选，所述的聚合物半导体沟道采用具有高结晶性的聚合物半导体材料形成，所述具有高结晶性的聚合物半导体材料包括PDPP3T、PBTTT、PTBT-p、P(g2T-TT)和BBL中的任一种。
第二方面，提供一种所述非易失的多态电化学存储器的加工方法，包括以下步骤：
在洁净的衬底上沉积金属形成源极；
使用溶液加工法在源极以及源极侧面的衬底表面沉积有机半导体制备聚合物半导体沟道；
通过高温退火工艺增强聚合物半导体沟道的沟道结晶；
在源极以及源极侧面的聚合物半导体沟道上沉积金属分别形成漏极与栅极，漏极与栅极在水平方向上留有间隙；
使用反应离子刻蚀法打开漏极与栅极之间的聚合物半导体沟道；
制备电解质层，使电解质层由上至下将栅极、三明治结构及栅极与三明治结构之间的空隙覆盖和填充，完成所述非易失的多态电化学存储器的加工。
优选的，所述的溶液加工法包括溶液剪切加工法和溶液旋涂法中的任一种；
所述的溶液剪切加工法包括：
在预热温度为30℃-50℃的源极以及源极侧面的衬底表面前端滴加有机半导体溶液，使单晶硅片与源极以及源极侧面的衬底表面之间保持宽度为100μm～300μm的狭缝，操纵所述单晶硅片以1mm/s～40mm/s的速度刮过有机半导体溶液，形成均匀的聚合物薄膜；
所述的旋涂法包括：
将有机半导体溶液滴加在源极以及源极侧面的衬底表面上，立即以1000rpm-3000rpm的转速旋转形成均匀的聚合物薄膜；
再将溶液剪切加工法和溶液旋涂法形成的聚合物薄膜置于真空环境内使溶剂完全挥发。
优选的，所述的高温退火工艺将制备好的聚合物半导体沟道在惰性气体或真空氛围内进行高温退火；
所述的反应离子刻蚀法直接利用漏极和栅极作为掩模进行刻蚀，刻蚀气体为氧气，流量为20sccm，刻蚀功率为10W～20W，刻蚀时间为180s～210s。
优选的，所述制备电解质层过程中，采用介质材料：室温离子液体：丙酮按1:4:7的质量比混匀，并以点胶机进行滴加，将栅极、三明治结构及栅极与三明治结构之间的空隙覆盖和填充，然后置于真空环境中使丙酮完全挥发形成固态的电解质层。
优选的，所述的介质材料包括聚(偏二氟乙烯-co-六氟丙烯)以及聚甲基丙烯酸甲酯-聚苯乙烯-聚甲基丙烯酸甲酯中的任意一种；
所述的室温离子液体包括1-乙基-3-甲基咪唑啉双三氟甲基磺酰基亚胺、1-丁基-3-基咪唑啉双三氟甲基磺酰亚胺以及三丁基甲基铵双三氟甲磺酰亚胺中的任意一种。
相较于现有技术，本发明至少具有如下的有益效果：
该非易失的多态电化学存储器是一种新颖的垂直结构电化学存储器，其具有特殊的器件结构以及全新的聚合物链段-离子相互作用机理，可在单一器件上实现多模拟态非易失存储。与传统的两端存储器(忆阻器)相比，该器件的写入更准确，随机性低，有效存储态数更多；与传统的三端浮栅晶体管存储器相比，该器件写入也更准确、线性，且结构更简单，加工成本低；而与现有的三端电化学随机存储器相比，该器件的栅极无需与其他器件集成即可实现本征非易失性，其写入精度与最先进的三端电化学存储器相近，存储时间更长且较稳定，例如其存储稳定性可以与目前报道的最先进的异质两端相变忆阻器媲美，而写入准确性和线性度远高于其，这是之前技术所从未达到的，以上优势使得本发明非常适合构建高性能的存算一体硬件，包括作为神经网络全连层的人工神经突触，以及作为卷积神经网络的卷积核。
附图说明
图1为本发明非易失的多态电化学存储器的结构示意图；
图2为本发明非易失的多态电化学存储器的俯视电镜图；
图3为本发明非易失的多态电化学存储器加工方法流程图；
图4为本发明实例在空气氛围内测试的器件性能，其中：
图(a)为转移特性曲线；图(b)为电导保持能力曲线；
图(c)为存储状态数为1024电压脉冲控制的电导连续写入/擦除过程统计图；
图(d)为存储状态数为50电压脉冲控制的电导连续写入/擦除过程统计图；
图(e)为电流脉冲控制的电导连续写入/擦除过程统计图；
图(f)为不同幅值的电压脉冲控制的电导连续写入过程统计图。
具体实施方式
下面结合附图及实施例对本发明做进一步的详细说明。
实施例1
请参阅图1，本发明实施例非易失的多态电化学存储器，包括衬底1以及设置在衬底1上的源极2、漏极4、栅极5与电解质层6；其中，源极2作为底电极，漏极4作为顶电极，在源极2与漏极4之间设置聚合物半导体沟道3形成一个正立的三明治结构。这一三明治结构中的源极2与漏极4在空间中呈90°交叉布置，如图2所示。而栅极5设置在三明治结构的侧面，栅极5与衬底1的表面之间设置聚合物半导体沟道3，电解质层6由上至下将栅极5、三明治结构及栅极5与三明治结构之间的空隙覆盖和填充。使用时，给栅极5连接写入脉冲电路，漏极4连接读取脉冲电路，通过获得读取电流，以欧姆定律计算得到存储电导值。
在一种可能的实施方式中，源极2与漏极4之间的聚合物半导体沟道3的长度为30nm～80nm，宽度为10μm～300μm，厚度为10μm～300μm；栅极5与衬底1之间的聚合物半导体沟道3的长度为10μm～300μm，宽度10μm～300μm，厚度30nm～80nm。栅极5的长度为10μm～300μm，宽度为10μm～300μm。同时，源极2、漏极4以及栅极5均采用可极化惰性电极，可极化惰性电极包括但不仅限于金(Au)与氧化铟锡(ITO)中的任一种。聚合物半导体沟道3采用具有高结晶性的聚合物半导体材料形成，具有高结晶性的聚合物半导体材料包括但不仅限于PDPP3T、PBTTT、PTBT-p、P(g2T-TT)和BBL中的任一种。
本发明非易失的多态电化学存储器为侧栅垂直晶体管结构，具有极高深长比和分子链段排列高度有序的沟道，使其对写入的栅电压脉冲或栅电流脉冲表现出本征非易失性，无需额外器件集成便可实现多个(＞1024，10-bit)非易失性电导状态的准确(写入噪声σ/△GDS＜7.5％)、线性(写入非线性度小于0.2)写入与长期稳定存储(＞20000s)。该存储器制备简单，便于形成大规模交叉阵列。将多个相同的存储器进行集成为阵列，可硬件实现高性能人工神经网络(ANN)、卷积神经网络(CNN)等，执行神经形态计算功能。
实施例2
参见图3，本发明所述非易失的多态电化学存储器的加工方法，包括以下步骤：
在洁净的衬底1上沉积金属形成源极2；
使用溶液加工法在源极2以及源极2侧面的衬底1表面沉积有机半导体制备聚合物半导体沟道3；
通过高温退火工艺增强聚合物半导体沟道3的沟道结晶；
在源极2以及源极2侧面的聚合物半导体沟道3上沉积金属分别形成漏极4与栅极5，漏极4与栅极5在水平方向上留有间隙；
使用反应离子刻蚀法打开漏极4与栅极5之间的聚合物半导体沟道3；
制备电解质层6，使电解质层6由上至下将栅极5、三明治结构及栅极5与三明治结构之间的空隙覆盖和填充，完成所述非易失的多态电化学存储器的加工。
在一种实施方式当中，有机半导体制备聚合物半导体沟道3的形成方法要求能够形成均匀、无针孔、高结晶度的薄膜，故溶液加工法包括溶液剪切加工法和溶液旋涂法中的任一种；
其中，溶液剪切加工法包括：
在预热温度为30℃-50℃的源极2以及源极2侧面的衬底1表面前端滴加有机半导体溶液，使单晶硅片与源极2以及源极2侧面的衬底1表面之间保持宽度为100μm～300μm的狭缝，操纵单晶硅片以1mm/s～40mm/s的速度刮过有机半导体溶液，形成均匀的聚合物薄膜；
旋涂法包括：
将有机半导体溶液滴加在源极2以及源极2侧面的衬底1表面上，立即以1000rpm-3000rpm的转速旋转形成均匀的聚合物薄膜；
对于两种方法，均需将形成的聚合物薄膜置于真空环境内1h使溶剂完全挥发。
在一种实施方式当中，高温退火工艺将制备好的聚合物半导体沟道3在惰性气体或真空氛围内进行高温退火，制备好的聚合物半导体沟道3经过高温退火工艺使得有机半导体在退火时分子排列更加紧凑、有序，从而使得聚合物半导体沟道3获得高结晶度，
为了实现去除多余的有机半导体以打开沟道，采用反应离子刻蚀方法除去多余的有机半导体，反应离子刻蚀法直接利用漏极4和栅极5作为掩模进行刻蚀，不需要额外的掩模板，刻蚀气体为氧气，流量为20sccm，刻蚀功率为10W～20W，刻蚀时间为180s～210s。
在一种实施方式当中，制备电解质层6过程中，采用介质材料：室温离子液体：丙酮按1:4:7的质量比混匀，并以点胶机进行滴加，将栅极5、三明治结构及栅极5与三明治结构之间的空隙覆盖和填充，然后置于真空环境中使丙酮完全挥发形成固态的电解质层6。
更进一步的，所采用的介质材料具有高离子电导、高电学和热稳定性，且应为疏水材料，以抑制水分对空气中器件性能的影响，介质材料包括但不仅限于聚(偏二氟乙烯-co-六氟丙烯)(PVDF-HFP)或聚甲基丙烯酸甲酯-聚苯乙烯-聚甲基丙烯酸甲酯(PMMA-PS-PMMA)。
所采用的室温离子液体在常温下应为液体，具有较宽的电化学窗口(±2V vs.Ag/AgCl)和高离子电导率，且应为疏水性离子液体，以抑制水分对空气中器件性能的影响，室温离子液体包括但不仅限于1-乙基-3-甲基咪唑啉双三氟甲基磺酰基亚胺(EMIMTFSI)、1-丁基-3-基咪唑啉双三氟甲基磺酰亚胺(BMIMTFSI)、三丁基甲基铵双三氟甲磺酰亚胺(TBMATFSI)。
实施例3
本发明非易失的多态电化学存储器具体加工方法如下：
步骤1，对刚性Si/SiO2或柔性的衬底1进行清洗：将衬底1依次置于肥皂水或洗洁精，超纯水，丙酮，异丙醇超声清洗各30分钟；
步骤2，源极2由掩模真空蒸镀或光刻法或电子束直写形成在清洗干净的衬底1上：首先以0.01nm/s沉积5nm铬或者钛作为粘附层，以增强上层金与衬底的结合力，之后以0.1nm/s的速度沉积45nm金；
步骤3，配制聚合物半导体溶液，搅拌过夜，对于不同的结晶聚合物半导体，其优选的溶剂与溶液浓度不同，具体如下：
PDPP3T：氯苯/邻二氯苯，5mg/ml-10mg/ml，视分子量而定；
PTBT-p：氯苯，18mg/ml-24mg/ml，视分子量而定；
P(g2T-TT)：氯仿，5mg/ml-10mg/ml，视分子量而定；
BBL：甲磺酸，5mg/ml-10mg/ml，视分子量而定；
充分溶解后，使用溶液剪切加工或者旋涂法沉积聚合物半导体沟道3，对于溶液剪切加工法：在预热温度30℃-50℃的基底前端滴加适量有机半导体溶液，单晶硅片与基底之间狭缝宽度100μm-300μm，操纵单晶硅片以1mm/s-40mm/s的速度刮过溶液，形成均匀的有机半导体薄膜，其膜厚(即沟道长度)同时取决于基底温度(负相关)、狭缝宽度(正相关)以及刮涂速度(在该速度范围内基本成正相关)；对于旋涂法：将溶液滴加在衬底之上，立即以1000rpm-3000rpm的转速旋转60s形成均匀的聚合物薄膜。
为保证宽的电导调制范围和高速写入，膜厚应尽可能小，但当小于30nm时沟道的本本征电阻(关态电阻)有较大程度的降低，将会压缩可存储电导状态数，因此应控制聚合物半导体膜厚在30nm-80nm之间，之后将形成的薄膜置于真空环境内1h使溶剂完全挥发；
步骤4，在氮气或真空氛围内，将薄膜置于热台上退火，给予聚合物链段足够的能量，使其重新排列，增强其结晶，以增大离子脱嵌的势垒，提高存储时间和稳定性，对于不同的结晶聚合物半导体，其优选的退火温度和时间不同，具体如下：
PDPP3T：150℃，15min-30min；
PTBT-p：200℃，1h；
P(g2T-TT)：140℃，30min；
BBL：140℃，2h；
步骤5，使用掩模真空蒸镀沉积漏极4以及栅极5：以0.01nm/s的速度沉积10nm金，再以0.1nm/s的速度沉积60nm金；
步骤6，使用反应离子刻蚀法(RIE)，直接利用漏极4作为掩模进行刻蚀形成沟道图案，刻蚀气体为氧气，气体流量为20sccm，真空度为20mbar，刻蚀时间约180s-210s，；
步骤7，将介质材料：室温离子液体：丙酮按1:4:7的质量比混匀并以点胶机滴加在源极和漏极交叉点处，并覆盖沟道和栅极，置于真空环境中1h使丙酮完全挥发形成固态电解质层。其中优选的介质材料为：聚(偏二氟乙烯-co-六氟丙烯)(PVDF-HFP)、聚甲基丙烯酸甲酯-聚苯乙烯-聚甲基丙烯酸甲酯(PMMA-PS-PMMA)中的其中一种；优选的室温离子液体为1-乙基-3-甲基咪唑啉双三氟甲基磺酰基亚胺(EMIMTFSI)、1-丁基-3-基咪唑啉双三氟甲基磺酰亚胺(BMIMTFSI)、三丁基甲基铵双三氟甲磺酰亚胺(TBMATFSI)中的其中一种。
本发明非易失的多态电化学存储器具体的写入和读取方法如下：
执行写入/擦除作时，如图4中的图(c)至图(f)所示，若采用栅压写入法，对栅极施加幅度±(1.2～2.6)V，宽度200μs-200ms的栅压脉冲，其中写入采用负栅压，擦除过程采用正栅压，以使得离子嵌入沟道或从沟道中脱出，写入效果如图4中的图(c)与图(d)所示，可见该存储器写入精度高，线性度好，其中栅压幅值与电导改变量成良好的线性关系，如图4中的图(f)所示；若采用栅流写入法，对栅极施加幅度为±(20～200)nA，宽度为20ms的栅流脉冲，写入效果如图4中的图(e)所示，可见存储状态之间存在一一对应的可重构关系；
执行读取操作时，栅极可断路或者接地，对漏极施加Vread＝0.01V～0.1V的读取电压脉冲，获得读取电流Iread，以欧姆定律G＝Iread/Vread计算获得存储电导值。
图4当中的图(a)为转移特性曲线，包括沟道电流-栅压，栅流-栅压关系，均成中心对称关系，表明该存储器具有本征的非易失性；图(b)为电导保持能力曲线，可见多个不同的电导状态均可长时间保持，内插图表明每个电导状态均可保持20000秒以上，且电导漂移小；图(c)为电压脉冲控制的电导连续写入/擦除过程统计图，存储状态数为1024，可见其相比于现有的电化学存储器，电导可调制范围大，有效态数多；图(d)也为电压脉冲控制的电导连续写入/擦除过程统计图，存储状态数为50，可见其写入线性度好，写入准确度高；图(e)为电流脉冲控制的电导连续写入/擦除过程统计图，可见存储状态之间存在一一对应的可重构关系，连续进行2500次写入、擦除，存储器性能几乎无任何变化。图(f)为不同幅值的电压脉冲控制的电导连续写入过程统计图，可见电导改变量与脉冲幅值成线性关系，由此可以在神经网络训练中通过控制脉冲幅值精准控制电导(突触权重)的改变量，提升网络训练效率。
本发明存储器的工作机理为：当栅压脉冲幅度高于一定的阈值时，驱动力较大，固态电解质中的离子发生电迁移，克服一定的势垒，进入聚合物分子排列紧密规整的结晶相区，并嵌入其中。当栅压撤去后，由两个必要条件保证存储的非易失性：(1)聚合物链段排列极为规则而紧密，与嵌入沟道的离子具有较强的相互作用力，使得离子脱嵌需要克服很大的势垒；(2)对于一般的有机电化学晶体管器件，导致其电导易失性的原因在于栅压撤去后，沟道和电解质中的正负离子电荷不平衡，由此形成反向电场导致离子脱嵌，由于本晶体管存储器的沟道深长比极大(d/L＞2000)，导致沿沟道纵深方向的电势分布变得极为平坦，由此导致较小的反向电场，使得离子难以克服势垒而脱嵌。这两个条件保证了电导的非易失性，形成类似于神经突触的突触权重长期记忆，实现稳定非易失存储。同时，由于本存储器采用本征聚合物半导体作为沟道(沟道)，且具备极高的沟道深长比，使得其电导的调制范围很大(＞10倍)这一数值显著优于现有的电化学存储器，使其可存储的有效电导状态数更高。
本发明单个存储器的性能指标如下：
①存储数据量：可区分的电导状态数＞1024个(10-bit)，存储电导动态范围＞10倍；
②存储稳定性：电导状态保持时间＞20000s，电导漂移γ<0.008，其中γ满足能量条件：(t/t0)γ＝Rt/R0，R与R0分别为存储器沟道在t0时刻和t时刻的阻值；
③存储精度：电导写入的非线性度＜0.2，写入信噪比(△GDS/σ)2＞179，其中△GDS为写入时电导更新的平均值，σ为标准差，且电导更新量随脉冲幅值有良好的线性关系；
④写入耐久性：至少可经受2000次写入和擦除事件而无明显性能衰减。
除了以上性能指标，本发明存储器具有以下特点：
①可溶液法加工，加工简单且成本低；
②容易构建交叉阵列，拓展为存储器阵列和神经网络；
③由于沟道材料和电解质均具备本征柔性，可制备柔性或可拉伸器件；
④依靠本征非易失性进行存储，无需与其他器件或电路集成(例如场效应晶体管、开关电路)来使得栅极和沟道强制开路，即可实现多态非易失性存储，具有高集成度；
⑤可用栅电流脉冲或栅电压脉冲分别进行写入和擦除，当使用电流脉冲写入、擦除时，可以获得可重构的存储状态，且写入和擦除几乎是完全线性对称的。
以上所述的仅仅是本发明的较佳实施例，并不用以对本发明的技术方案进行任何限制，本领域技术人员应当理解的是，在不脱离本发明精神和原则的前提下，该技术方案还可以进行若干简单的修改和替换，这些修改和替换也均属于权利要求书所涵盖的保护范围之内。

Claims (10)

1.一种非易失的多态电化学存储器，其特征在于，包括衬底(1)以及设置在衬底(1)上的源极(2)、漏极(4)、栅极(5)与电解质层(6)；所述的源极(2)作为底电极，所述的漏极(4)作为顶电极，在源极(2)与漏极(4)之间设置聚合物半导体沟道(3)形成一个正立的三明治结构；所述的栅极(5)设置在三明治结构的侧面，栅极(5)与衬底(1)的表面之间设置聚合物半导体沟道(3)；所述的电解质层(6)由上至下将栅极(5)、三明治结构及栅极(5)与三明治结构之间的空隙覆盖和填充；所述的栅极(5)连接写入脉冲电路，所述的漏极(4)连接读取脉冲电路，通过获得读取电流，以欧姆定律计算得到存储电导值。
2.根据权利要求1所述非易失的多态电化学存储器，其特征在于，所述三明治结构中的源极(2)与漏极(4)在空间中呈90°交叉布置。
3.根据权利要求2所述非易失的多态电化学存储器，其特征在于，所述源极(2)与漏极(4)之间的聚合物半导体沟道(3)的长度为30nm～80nm，宽度为10μm～300μm，厚度为10μm～300μm，所述栅极(5)与衬底(1)之间的聚合物半导体沟道(3)的长度为10μm～300μm，宽度10μm～300μm，厚度30nm～80nm；所述栅极(5)的长度为10μm～300μm，宽度为10μm～300μm。
4.根据权利要求1所述非易失的多态电化学存储器，其特征在于，所述源极(2)、漏极(4)以及栅极(5)均采用可极化惰性电极，可极化惰性电极包括金与氧化铟锡中的任一种。
5.根据权利要求1所述非易失的多态电化学存储器，其特征在于，所述的聚合物半导体沟道(3)采用具有高结晶性的聚合物半导体材料形成，所述具有高结晶性的聚合物半导体材料包括PDPP3T、PBTTT、PTBT-p、P(g2T-TT)和BBL中的任一种。
6.一种如权利要求1-5中任一项所述非易失的多态电化学存储器的加工方法，其特征在于，包括以下步骤：
在洁净的衬底(1)上沉积金属形成源极(2)；
使用溶液加工法在源极(2)以及源极(2)侧面的衬底(1)表面沉积有机半导体制备聚合物半导体沟道(3)；
通过高温退火工艺增强聚合物半导体沟道(3)的沟道结晶；
在源极(2)以及源极(2)侧面的聚合物半导体沟道(3)上沉积金属分别形成漏极(4)与栅极(5)，漏极(4)与栅极(5)在水平方向上留有间隙；
使用反应离子刻蚀法打开漏极(4)与栅极(5)之间的聚合物半导体沟道(3)；
制备电解质层(6)，使电解质层(6)由上至下将栅极(5)、三明治结构及栅极(5)与三明治结构之间的空隙覆盖和填充，完成所述非易失的多态电化学存储器的加工。
7.根据权利要求6所述的加工方法，其特征在于，所述的溶液加工法包括溶液剪切加工法和溶液旋涂法中的任一种；
所述的溶液剪切加工法包括：
在预热温度为30℃-50℃的源极(2)以及源极(2)侧面的衬底(1)表面前端滴加有机半导体溶液，使单晶硅片与源极(2)以及源极(2)侧面的衬底(1)表面之间保持宽度为100μm～300μm的狭缝，操纵所述单晶硅片以1mm/s～40mm/s的速度刮过有机半导体溶液，形成均匀的聚合物薄膜；
所述的旋涂法包括：
将有机半导体溶液滴加在源极(2)以及源极(2)侧面的衬底(1)表面上，立即以1000rpm-3000rpm的转速旋转形成均匀的聚合物薄膜；
再将溶液剪切加工法和溶液旋涂法形成的聚合物薄膜置于真空环境内使溶剂完全挥发。
8.根据权利要求6所述的加工方法，其特征在于，所述的高温退火工艺将制备好的聚合物半导体沟道(3)在惰性气体或真空氛围内进行高温退火；
所述的反应离子刻蚀法直接利用漏极(4)和栅极(5)作为掩模进行刻蚀，刻蚀气体为氧气，流量为20sccm，刻蚀功率为10W～20W，刻蚀时间为180s～210s。
9.根据权利要求6所述的加工方法，其特征在于，所述制备电解质层(6)过程中，采用介质材料：室温离子液体：丙酮按1:4:7的质量比混匀，并以点胶机进行滴加，将栅极(5)、三明治结构及栅极(5)与三明治结构之间的空隙覆盖和填充，然后置于真空环境中使丙酮完全挥发形成固态的电解质层(6)。
10.根据权利要求9所述的加工方法，其特征在于，所述的介质材料包括聚(偏二氟乙烯-co-六氟丙烯)以及聚甲基丙烯酸甲酯-聚苯乙烯-聚甲基丙烯酸甲酯中的任意一种；
所述的室温离子液体包括1-乙基-3-甲基咪唑啉双三氟甲基磺酰基亚胺、1-丁基-3-基咪唑啉双三氟甲基磺酰亚胺以及三丁基甲基铵双三氟甲磺酰亚胺中的任意一种。
CN202210212715.8A 2022-03-04 2022-03-04 一种非易失的多态电化学存储器及其加工方法 Pending CN114582395A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210212715.8A CN114582395A (zh) 2022-03-04 2022-03-04 一种非易失的多态电化学存储器及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210212715.8A CN114582395A (zh) 2022-03-04 2022-03-04 一种非易失的多态电化学存储器及其加工方法

Publications (1)

Publication Number Publication Date
CN114582395A true CN114582395A (zh) 2022-06-03

Family

ID=81777787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210212715.8A Pending CN114582395A (zh) 2022-03-04 2022-03-04 一种非易失的多态电化学存储器及其加工方法

Country Status (1)

Country Link
CN (1) CN114582395A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117580368A (zh) * 2024-01-16 2024-02-20 中国人民解放军国防科技大学 一种电解质栅晶体管人工突触及其制备方法和应用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117580368A (zh) * 2024-01-16 2024-02-20 中国人民解放军国防科技大学 一种电解质栅晶体管人工突触及其制备方法和应用
CN117580368B (zh) * 2024-01-16 2024-04-19 中国人民解放军国防科技大学 一种电解质栅晶体管人工突触及其制备方法和应用

Similar Documents

Publication Publication Date Title
Dai et al. Recent advances in transistor‐based artificial synapses
Yin et al. Emerging 2D memory devices for in‐memory computing
US5272359A (en) Reversible non-volatile switch based on a TCNQ charge transfer complex
Guo et al. From memristive materials to neural networks
Jo Nanoscale memristive devices for memory and logic applications
Choi et al. Energy-efficient three-terminal SiOx memristor crossbar array enabled by vertical Si/graphene heterojunction barristor
KR102167125B1 (ko) 크로스바 메모리 구조를 이용한 뉴로모픽 소자
Fuller et al. Redox transistors for neuromorphic computing
CN109148683A (zh) 一种基于黑磷和黑磷氧化物的范德华异质结忆阻器
Zhang et al. Towards an universal artificial synapse using MXene-PZT based ferroelectric memristor
Satapathi et al. Halide-perovskite-based memristor devices and their application in neuromorphic computing
CN114582395A (zh) 一种非易失的多态电化学存储器及其加工方法
Tang et al. Ultralow power consumption and large dynamic range synaptic transistor based on α-In2Se3 nanosheets
Wang et al. Laterally coupled 2D MoS 2 synaptic transistor with ion gating
Aziz et al. A flexible nickel phthalocyanine resistive random access memory with multi-level data storage capability
Li et al. Synaptic and gradual conductance switching behaviors in CeO2/Nb–SrTiO3 heterojunction memristors for electrocardiogram signal recognition
Xia et al. 2D-material-based volatile and nonvolatile memristive devices for neuromorphic computing
Kim et al. Dielectric-engineered high-speed, low-power, highly reliable charge trap flash-based synaptic device for neuromorphic computing beyond inference
US9312484B2 (en) Memory structure and preparation method thereof
WO2014101344A1 (zh) 一种具备多阻态特性的二阶忆阻器及其调制方法
Guo et al. High-performance neuromorphic computing and logic operation based on a self-assembled vertically aligned nanocomposite SrTiO3: MgO film memristor
Xu et al. Li‐ion‐based electrolyte‐gated transistors with short write‐read delay for neuromorphic computing
Nikam et al. Exploring the Cutting‐Edge Frontiers of Electrochemical Random Access Memories (ECRAMs) for Neuromorphic Computing: Revolutionary Advances in Material‐to‐Device Engineering
Cabaret et al. Electro-grafted organic memristors: Properties and prospects for artificial neural networks based on STDP
Liu et al. Proton-assisted redox-based three-terminal memristor for synaptic device applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination