CN114564761A - 电路设计方法和相关电路 - Google Patents
电路设计方法和相关电路 Download PDFInfo
- Publication number
- CN114564761A CN114564761A CN202011367509.1A CN202011367509A CN114564761A CN 114564761 A CN114564761 A CN 114564761A CN 202011367509 A CN202011367509 A CN 202011367509A CN 114564761 A CN114564761 A CN 114564761A
- Authority
- CN
- China
- Prior art keywords
- circuit
- attack detection
- detection circuits
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请提出一种电路设计方法和相关电路，该电路设计方法用来产生一电路，该方法包括：在特定电路单元的周围设置多个攻击检测电路，其中该特定电路单元位于该电路中；依据该些攻击检测电路的数量决定该电路所需的多个备用晶胞的数量；以及依据该些备用晶胞的数量将该些备用晶胞摆放于该电路中。
Description
技术领域
本申请内容系关于电路设计方法，尤指一种在有攻击检测电路的情况下摆放备用晶胞的方法和相关电路。
背景技术
为了防止芯片受到黑客攻击，在芯片内部会设置许多攻击检测电路，攻击检测电路的数量越多，越能提供足够的保护，但占用的面积也越大，造成成本的上升。因此，如何在不增加成本的情况下提供芯片相同程度的保护，已成为本领域亟需解决的问题。
发明内容
本申请公开一种电路设计方法，用来产生一电路，该方法包括：在特定电路单元的周围设置多个攻击检测电路，其中该特定电路单元位于该电路中；依据该些攻击检测电路的数量决定该电路所需的多个备用晶胞的数量；以及依据该些备用晶胞的数量将该些备用晶胞摆放于该电路中。
本申请公开一种电路，包括：特定电路单元；多个攻击检测电路，设置于该特定电路单元的周围；以及多个备用晶胞，其中该些备用晶胞的数量是依据该些攻击检测电路的数量决定。
上述电路设计方法和相关电路可降低备用晶胞，因此节省芯片的面积。
附图说明
图1中示出了电路的布局图的示意图。
图2为本申请的电路的实施例的示意图。
图3为攻击检测电路的实施例的示意图。
图4为利用攻击检测电路进行ECO的第一实施例的示意图。
图5为利用攻击检测电路进行ECO的第二实施例的示意图。
具体实施方式
本申请提出一种电路设计方法，其步骤说明于图1至图2及图4至图5。在图1中示出了电路100的布局图的示意图。电路100包含了特定电路单元102，特定电路单元102是需要被保护的电路，例如特定电路单元102是加解密电路。为了防止黑客将电路100的封装打开后以探针从外界改变或存取特定电路单元102的数据，可以在电路100中设置多个攻击检测电路104，这样一来，当黑客攻击改变了任何一个攻击检测电路104，便会被检测到。攻击检测电路104的数量越多，越容易检测到黑客的攻击，然为成本考虑，攻击检测电路104仍须谨慎配置，一种配置方式是尽量将攻击检测电路104放置在特定电路单元102的周围，如图1所示。在本实施例中，攻击检测电路104等距地围绕特定电路单元102，但本申请不以此为限。
接着，电路100中还会加入多个备用晶胞(spare cell)202，如图2所示，其目的在于当电路100制作成芯片后，当发现设计上的错误或想改变设计时，能够利用多个备用晶胞202中的一部分并搭配改变绕线以完成设计变更，即工程变更指令(Engineering ChangeOrder，ECO)。
攻击检测电路104和备用晶胞202同属预防性的设计，本申请结合两者以降低电路100的面积。一般来说，芯片中备用晶胞会均匀地设置，且数量会依照该芯片的面积或该芯片中的总晶胞数而定，例如将面积或总晶胞数乘上固定比例，因此面积越大或总晶胞数越多，所设置的备用晶胞202数量也越多。本申请将攻击检测电路104视为可在需要时被当作备用晶胞202来使用，例如攻击检测电路104中的各种晶胞可在需要时被当作备用晶胞202来使用，因此，在图2中设置备用晶胞202时，会依据攻击检测电路104的数量和位置来决定电路100所需的备用晶胞202的数量和位置。具体来说，要决定实际所需设置的备用晶胞202的数量前，可以先依照电路100的面积及/或电路100中的总晶胞数(例如电路100中不含攻击检测电路104和备用晶胞202的所有晶胞的数量)来决定原本应该需要的备用晶胞202的数量N1，由于本申请中攻击检测电路104可在需要时被当作备用晶胞使用，因此实际上在决定备用晶胞202的数量N2时，会依据攻击检测电路104的数量N3决定数量N2。本申请中数量N2一定会少于数量N1，因此可以减少电路100的面积以降低成本。
举例来说，假设图2中原本应该需要的备用晶胞202的数量N1为30，但由于部分区域(即特定电路单元102的周围区域)已被数量N2为10个的攻击检测电路104的范围涵盖，表示该些区域需要进行ECO时可以就近使用攻击检测电路104，因此该些区域不需再重复设置备用晶胞，所以只需在其他未被攻击检测电路104的范围涵盖的区域设置备用晶胞202即可。在本实施例中，可以将数量N1减去数量N2即可得到实际所需再设置的备用晶胞202的数量N3为20。只需20个备用晶胞202搭配10个攻击检测电路104即可符合ECO的需求，较原本应该需要的备用晶胞202的数量30，节省了10个备用晶胞202。
图3为攻击检测电路104的实施例的示意图。每一攻击检测电路104都不会耦接至特定电路单元102。每一攻击检测电路104中的正反器1042的数据输入端D耦接至输出端Q，当电路100操作在正常状态时，正反器1042会在重置后保持在特定电平，例如低逻辑电平(1′b0)或高逻辑电平(1′b1)，判断电路1044耦接至正反器1042，用来判断正反器1042的电平受是否保持在该特定电平。当判断电路1044发现正反器1042的电平转变为不同于该特定电平时，即判定电路100受到黑客的物理性侵入而误触正反器1042并改变该特定电平，判断电路1044可以对应地通知电路100所在的系统的上层，由该上层来控制电路100进入非正常状态，或直接通过电路100中的控制电路(未示出于图中)来使电路100进入非正常状态。应注意的是，图3仅为示意，攻击检测电路104的实施方式不以此为限，只要可达到相同或相似的功能即可。
图2中的电路100可以被据以实现为芯片，该芯片在测试或实际使用时，可能会发现电路100当初设计时有设计上的瑕疵，或想要增加新的功能时，可对电路100进行ECO。若需要改动的电路位于某一攻击检测电路104附近，便可利用该某一攻击检测电路104进行ECO。当需要改动的电路位于某一备用晶胞202附近时，便可利用该某一备用晶胞202进行ECO。或可同时利用一个或多个攻击检测电路104及一个或多个备用晶胞202进行ECO。
图4为利用攻击检测电路104进行ECO的第一实施例的示意图。在图4中，需要使用正反器1042来帮助修改电路100，其方式为先将正反器1042和判断电路1044之间的连接线断开，再将正反器1042的数据输入端D和输出端Q之间的连接线断开，此时正反器1042的数据输入端D和输出端Q即可依需求通过新增的连接线分别连接至电路100中的其他元件402和404。应注意的是，图4仅为范例，在某些实施例中，依据所需要的设计变化方式，亦可能需要将正反器1042和重置信号RST及时钟输入信号CLK断开并另外连接到其他元件。
图5为利用攻击检测电路104进行ECO的第二实施例的示意图。在图5中，需要使用判断电路1044中的某种元件(例如多任务器508)来帮助修改电路100，其方式为先将多任务器508的第一输入端、第二输入端及输出端和原本其所连接的元件之间的连接线断开，再依需求通过新增的连接线来将多任务器508的第一输入端、第二输入端及输出端分别连接至电路100中的其他元件502、504和506。应注意的是，图5仅为范例，实际上可以利用判断电路1044中的任何元件来进行ECO。
上文的叙述简要地提出了本申请某些实施例的特征，而使得本申请所属技术领域普通技术人员能够更全面地理解本申请内容的多种态样。本申请所属技术领域普通技术人员当可明了，其可轻易地利用本申请内容作为基础，来设计或更动其他制程与结构，以实现与此处该实施方式相同的目的和/或达到相同的优点。应了解到，在本申请的方法流程图中所提及的步骤，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行。此外，上述各个模块或方法步骤，可依据设计者的需求，借由硬件、软件或是固件来实现。本申请所属技术领域普通技术人员应当明白，这些均等的实施方式仍属于本申请内容的精神与范围，且其可进行各种变更、替代与更动，而不会悖离本申请内容的精神与范围。
【符号说明】
100：电路
102：特定电路单元
104：攻击检测电路
202：备用晶胞
1042：正反器
1044：判断电路
402、404、502、504、506：元件
508：多任务器。
Claims (10)
1.一种电路设计方法，用来产生一电路，该方法包括：
在特定电路单元的周围设置多个攻击检测电路，其中该特定电路单元位于该电路中；
依据该些攻击检测电路的数量决定该电路所需的多个备用晶胞的数量；以及
依据该些备用晶胞的数量将该些备用晶胞摆放于该电路中。
2.如权利要求1所述的电路设计方法，其中该些攻击检测电路不耦接至该特定电路单元。
3.如权利要求2所述的电路设计方法，其中该些攻击检测电路中的每一个包括正反器及判断电路电连接至该正反器。
4.如权利要求3所述的电路设计方法，另包括：
使该些攻击检测电路的其中一攻击检测电路的该正反器和该判断电路之间的连接断开。
5.如权利要求4所述的电路设计方法，另包括：
将该些攻击检测电路的该其中一攻击检测电路的该正反器电连接至该电路中的第一元件，其中该第一元件不属于该些攻击检测电路的该其中一攻击检测电路的该判断电路。
6.如权利要求4所述的电路设计方法，另包括：
将该些攻击检测电路的该其中一攻击检测电路的该判断电路电连接至该电路中的第二元件，其中该第二元件并非该些攻击检测电路的该其中一攻击检测电路的该正反器。
7.一种电路，包括：
特定电路单元；
多个攻击检测电路，设置于该特定电路单元的周围；以及
多个备用晶胞，其中该些备用晶胞的数量是依据该些攻击检测电路的数量决定。
8.如权利要求7所述的电路，其中该些攻击检测电路不耦接至该特定电路单元。
9.如权利要求8所述的电路，其中该些攻击检测电路中的每一个包括正反器及对应该正反器的判断电路电连接至该正反器。
10.如权利要求9所述的电路，其中各攻击检测电路的该正反器在正常状态下被保持在特定电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011367509.1A CN114564761A (zh) | 2020-11-27 | 2020-11-27 | 电路设计方法和相关电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011367509.1A CN114564761A (zh) | 2020-11-27 | 2020-11-27 | 电路设计方法和相关电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114564761A true CN114564761A (zh) | 2022-05-31 |
Family
ID=81711705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011367509.1A Pending CN114564761A (zh) | 2020-11-27 | 2020-11-27 | 电路设计方法和相关电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114564761A (zh) |
-
2020
- 2020-11-27 CN CN202011367509.1A patent/CN114564761A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11686771B2 (en) | Chip, chip testing method and electronic device | |
| US20200257798A1 (en) | Interference detection device and detection sensitivity adjusting method thereof | |
| US20140101500A1 (en) | Circuits and methods for functional testing of integrated circuit chips | |
| US9003559B2 (en) | Continuity check monitoring for microchip exploitation detection | |
| CN107942240B (zh) | Fpga芯片中dsp模块的功能测试方法及装置 | |
| US8195995B2 (en) | Integrated circuit and method of protecting a circuit part of an integrated circuit | |
| US11411749B2 (en) | System and method for performing netlist obfuscation for a semiconductor device | |
| US7308631B2 (en) | Wrapper serial scan chain functional segmentation | |
| US9021323B1 (en) | Test techniques and circuitry | |
| US10215808B2 (en) | Scan test circuit, scan test method, and method of designing scan test circuit | |
| CN114564761A (zh) | 电路设计方法和相关电路 | |
| US8560932B2 (en) | Digital system and a method for error detection thereof | |
| JP2013045407A (ja) | 半導体装置 | |
| US11914706B2 (en) | Circuit design method and associated circuit | |
| US7516375B2 (en) | Methods and systems for repairing an integrated circuit device | |
| US7089471B2 (en) | Scan testing mode control of gated clock signals for flip-flops | |
| EP0933644B1 (en) | Device scan testing | |
| JP5618792B2 (ja) | エラー検出修復装置 | |
| US11482992B2 (en) | Clock sweeping system | |
| US8225154B2 (en) | Low power design using a scan bypass multiplexer as an isolation cell | |
| CN104216857B (zh) | 多工切换装置及其切换方法 | |
| US7861197B2 (en) | Method of verifying design of logic circuit | |
| CN104715786A (zh) | 执行电子装置中存储器界面校准的方法、相关装置以及相关存储器控制器 | |
| WO2020240241A1 (en) | Memory device having an enhanced esd protection and a secure access from a testing machine | |
| JP2007114163A (ja) | マルチチップパッケージｌｓｉ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |