CN114550780A - 存储器中编程或擦除操作的恢复 - Google Patents
存储器中编程或擦除操作的恢复 Download PDFInfo
- Publication number
- CN114550780A CN114550780A CN202111366895.7A CN202111366895A CN114550780A CN 114550780 A CN114550780 A CN 114550780A CN 202111366895 A CN202111366895 A CN 202111366895A CN 114550780 A CN114550780 A CN 114550780A
- Authority
- CN
- China
- Prior art keywords
- resume
- command
- memory
- memory component
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 265
- 238000011084 recovery Methods 0.000 title abstract description 26
- 238000012545 processing Methods 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims description 77
- 239000000872 buffer Substances 0.000 claims description 28
- 230000004044 response Effects 0.000 claims description 17
- 230000008569 process Effects 0.000 description 61
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 238000004590 computer program Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请涉及存储器中编程或擦除操作的恢复。一种系统包含存储器组件和处理装置,所述处理装置与所述存储器组件以操作方式耦合以在由所述存储器组件执行的编程或擦除操作暂停时将读取命令发送到所述存储器组件。以操作方式与所述存储器组件耦合的所述处理装置可接着向所述存储器组件发送自动恢复命令以在所述读取命令执行之后自动恢复所述编程或擦除操作的执行。
Description
技术领域
本公开的实施例总体上涉及存储器子系统,且更具体地说,涉及存储器中编程或擦除操作的恢复。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说,主机系统可利用存储器子系统以在存储器装置处存储数据以及从存储器装置检索数据。
发明内容
在一个方面,本申请涉及一种系统,其包括:存储器组件;处理装置,其与所述存储器组件以操作方式耦合以进行以下操作:在由所述存储器组件执行的编程或擦除操作暂停时向所述存储器组件发送读取命令;以及向所述存储器组件发送自动恢复命令以在所述读取命令执行之后自动恢复所述编程或擦除操作的执行。
在另一方面,本申请涉及一种方法,其包括:在由存储器组件执行的编程或擦除操作暂停时由所述存储器组件接收读取命令;由所述存储器组件确认已接收到恢复继续命令;以及由所述存储器组件响应于确认已接收所述恢复继续命令且满足恢复所述编程或擦除操作的检查点而恢复所述编程或擦除操作的执行。
在另一方面,本申请涉及一种包括指令的非暂时性计算机可读存储媒体,所述指令在由处理装置执行时使所述处理装置进行以下操作:在由存储器组件执行的编程或擦除操作暂停时向所述存储器组件发送读取命令;向所述存储器组件发送自动恢复命令以在所述读取命令执行之后自动恢复所述编程或擦除操作的执行;执行所述读取命令;在所述读取命令已由所述存储器组件执行之后,向所述存储器组件发送恢复继续命令;以及响应于发送所述恢复继续命令和已满足恢复所述编程或擦除操作的检查点而恢复所述编程或擦除操作的所述执行。
附图说明
根据下文给出的详细描述和本公开的各种实施例的附图,将更充分地理解本公开。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2是根据本公开的一些实施例的恢复存储器中的编程或擦除操作的过程的流程图。
图3是根据本公开的一些实施例的恢复存储器中的编程或擦除操作的过程的流程图。
图4是根据本公开的一些实施例的恢复存储器中的编程或擦除操作的过程的流程图。
图5是根据本公开的一些实施例的恢复存储器中的编程或擦除操作的过程的流程图。
图6是根据本公开的一些实施例的恢复存储器中的编程或擦除操作的实例方法的流程图。
图7是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的各方面涉及恢复存储器中的编程或擦除操作。存储器子系统可以是存储系统、存储装置、存储器模块或这些的组合。存储器子系统的实例是例如固态驱动器(SSD)的存储系统。下文结合图1描述存储装置和存储器模块的实例。通常,主机系统可利用包含一或多个组件(例如,存储数据的存储器装置)的存储器子系统。主机系统可提供数据以存储于存储器子系统处,且可请求从存储器子系统检索数据。
可将读取命令发送到存储器子系统的存储装置且由所述存储装置执行,同时暂停正由存储器装置执行的另一存储器操作(例如,编程、擦除或其它存储器操作)。在常规存储器子系统中,读取命令可自动地触发另一操作的恢复,从而引起存储器子系统中的页缓冲器资源的消耗。举例来说,用于恢复另一存储器操作的相同页缓冲器资源还可能用于执行读取命令(例如,传送读取数据),从而在执行读取命令与执行另一存储器操作之间产生冲突。传统上,存储器子系统可能不具有在读取数据传送的同时支持另一存储器操作的恢复的资源。
本公开的各方面通过将自动恢复命令发送到存储器组件(例如,存储装置)以使得直到接收到自动恢复命令且执行读取命令才恢复另一存储器操作而解决以上及其它不足。还可在已执行读取命令之后在将要使用页缓冲器资源时发送恢复继续命令。恢复继续可响应于是否已满足恢复存储器操作的检查点而恢复存储器操作。
自动恢复命令允许在另一存储器操作暂停且不存在足够的页缓冲器资源来执行读取命令和所述另一存储器操作两者时执行读取命令。由此,发出读取命令将不会自动地触发存储器操作的恢复,且因此,可更高效地使用页缓冲器资源。恢复继续命令还允许页缓冲器资源的更有效使用,因为页缓冲器资源直到使用时才被激活。在一些实施例中,在已执行读取命令之后,所述恢复继续命令可暂停存储器操作,直到达到检查点为止。响应于对页缓冲器资源的请求,触发检查点。因此,页缓冲器资源直到请求时才使用。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体,例如一或多个易失性存储器装置(例如,存储器装置140)、一或多个非易失性存储器装置(例如,存储器装置130),或此类装置的组合。
存储器子系统110可以是存储装置、存储器模块,或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM),和各种类型的非易失性双列直插式存储器模块(NVDIMM)。存储器子系统110可包含存储数据的一或多个存储器组件。存储器组件可例如为非易失性存储器组件和易失性存储器组件。通常,主机系统可利用存储器子系统110以在存储器组件处存储数据以及从存储器组件检索数据。
计算系统100可以是计算装置,例如台式计算机、笔记本电脑、服务器、网络服务器、移动装置、载具(例如,飞机、无人机、火车、汽车或其它运输工具)、具有物联网(IoT)功能的装置、嵌入式计算机(例如,包含在载具、工业设备或联网商用装置中的嵌入式计算机),或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中,主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用,“耦合到”或“与…耦合”通常是指组件之间的连接,所述连接可以是间接通信连接或直接通信连接(例如不具有居间组件),无论有线或无线,包含例如电连接、光学连接、磁连接等连接。
主机系统120可包含处理器芯片组和由所述处理器芯片组执行的软件栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如,SSD控制器)和存储协议控制器(例如,PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110,以例如将数据写入到存储器子系统110和从存储器子系统110读取数据。
主机系统120可通过物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、小型计算机系统接口(SCSI)、双数据速率(DDR)存储器总线、双列直插式存储器模块(DIMM)接口(例如,支持双数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、双数据速率(DDR)、低功率双数据速率(LPDDR),或任何其它接口。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时,主机系统120还可利用NVM高速(NVMe)接口来存取组件(例如存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据以及其它信号的接口。图1说明存储器子系统110以作为实例。一般来说,主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如,存储器装置140)可以是但不限于随机存取存储器(RAM),例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置的实例(例如,存储器装置130)包含“与非”(NAND)型快闪存储器。存储器装置130中的每一者可包含一或多个存储器单元阵列。存储器单元可包含每单元可存储一个位的单层级单元(SLC)、每单元可存储两个位的多层级单元(MLC)(例如,每单元可存储三个位的三层级单元(TLC)、每单元可存储四个位的四层级单元(QLC)和/或每单元可存储五个位的五层级单元(PLC)等)。如本文所使用,术语多层级单元用于指代经配置以每单元存储多于一个位的单元(例如,MLC、TLC、QLC、PLC等)。在一些实施例中,特定存储器组件可包含存储器单元的SLC部分以及MLC部分、TLC部分、QLC部分和/或PLC部分。存储器单元中的每一者可存储由主机系统120使用的一或多个数据位。此外,存储器装置130的存储器单元可被分组为存储器页或存储器块,其可指用于存储数据的存储器组件的单元。
尽管描述了例如NAND型存储器(例如,2D NAND、3D NAND)等非易失性存储器组件,但存储器装置130可基于任何其它类型的非易失性存储器或存储装置,例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM),以及非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外,与许多基于快闪的存储器相比,交叉点非易失性存储器可执行就地写入操作,其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。
存储器子系统控制器115(或为简单起见,控制器115)可与存储器装置130通信以执行操作,例如在存储器装置130处读取数据、写入数据或擦除数据,以及其它此类操作。存储器子系统控制器115可包含硬件,例如一或多个集成电路和/或离散组件、缓冲存储器,或其组合。硬件可包含具有专用(即,硬译码)逻辑的数字电路系统以执行本文所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如,现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
存储器子系统控制器115可包含处理装置,所述处理装置包含经配置以执行存储在本地存储器119中的指令的一或多个处理器(例如,处理器117)。在所说明的实例中,存储器子系统控制器115的本地存储器119包含经配置以存储指令的嵌入式存储器,所述指令用于执行各种过程、操作、逻辑流以及例程以控制存储器子系统110的操作,包含处理存储器子系统110与主机系统120之间的通信。
在一些实施例中,本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。尽管将图1中的实例存储器子系统110说明为包含存储器子系统控制器115,但在本公开的另一实施例中,存储器子系统110不包含存储器子系统控制器115,且可能改为依靠(例如由外部主机或由与存储器子系统分开的处理器或控制器提供的)外部控制。
通常,存储器子系统控制器115可从主机系统120接收命令或操作,且可将所述命令或操作转换成指令或适当的命令,以实现对存储器装置130和/或存储器装置140的期望存取。存储器子系统控制器115可负责其它操作,例如耗损均衡操作、无用单元收集操作、错误检测和纠错码(ECC)操作、加密操作、高速缓存操作和与存储器装置130相关联的逻辑地址(例如,逻辑块地址(LBA)、名称空间)和物理地址(例如,物理块地址、物理媒体位置等)之间的地址转译。存储器子系统控制器115还可包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换为命令指令,以存取存储器装置130和/或存储器装置140,以及将与存储器装置130和/或存储器装置140相关联的响应转换为用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中,存储器子系统110可包含高速缓存或缓冲器(例如DRAM)和地址电路系统(例如行解码器和列解码器),所述地址电路系统可接收来自存储器子系统控制器115的地址,且解码所述地址以存取存储器装置130和/或存储器装置140。
在一些实施例中,存储器装置130包含结合存储器子系统控制器115操作以在存储器装置130的一或多个存储器单元上执行操作的本地媒体控制器135。外部控制器(例如,存储器子系统控制器115)可在外部管理存储器装置130(例如,对存储器装置130执行媒体管理操作)。在一些实施例中,存储器装置130是受管理存储器装置,其为与在同一存储器装置封装内进行媒体管理的本地控制器(例如,本地控制器135)组合的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
存储器子系统110可包含自动恢复组件113。尽管图1中未展示以免使各图混淆不清,但自动恢复组件113可包含各种电路系统以有助于继续暂停存储器操作(例如,编程或擦除操作),除非存储器装置130接收到自动恢复命令。举例来说,发送到存储器装置的读取命令的执行将不会触发存储器装置130恢复暂停的编程或擦除操作,除非所述存储器装置已接收到自动恢复命令,如本文中将进一步描述。自动恢复组件113可包含呈ASIC、FPGA、状态机和/或可允许自动恢复组件113编排和/或执行本文中所描述的操作的其它逻辑电路系统的形式的专用电路系统。
存储器子系统110还可包含恢复继续组件116。尽管图1中未展示以免使各图混淆不清,但恢复继续组件116可包含各种电路系统以有助于确认已由存储器装置130接收到恢复继续命令。举例来说,存储器装置130可响应于在满足恢复操作的检查点之前或之后接收到恢复继续命令而恢复对存储器操作(例如,编程或擦除操作)的执行,如本文中将进一步描述。检查点可对应于正寻求执行存储器操作的页缓冲器资源。恢复继续组件116可包含呈ASIC、FPGA、状态机和/或可允许恢复继续组件116编排和/或执行本文中所描述的操作的其它逻辑电路系统的形式的专用电路系统。
在一些实施例中,存储器子系统控制器115包含自动恢复组件113和恢复继续组件116的至少一部分。举例来说,存储器子系统控制器115可包含处理器117(处理装置),其经配置以执行存储在本地存储器119中的指令以用于执行本文所描述的操作。在一些实施例中,自动恢复组件113和恢复继续组件116是主机系统110、应用程序或操作系统的部分。
举例来说,控制器115可在由存储器装置130执行的编程或擦除操作暂停时将读取命令发送到存储器装置130,且自动恢复组件113可将自动恢复命令发送到存储器装置130以在读取命令执行之后自动恢复编程或擦除操作的执行。自动恢复命令可在读取命令被发送到存储器装置130之前或之后由自动恢复组件113发送。例如,可在读取命令的执行期间的任何时间发送自动恢复命令。相比于其中自动恢复命令在读取命令之前发送到存储器装置130的实例,在其中自动恢复命令在读取命令发送到存储器装置130之后发送到存储器装置130的一个实例中,存储器装置130被给予更长周期来执行读取命令。暂停的编程或擦除操作的执行可仅在读取命令的执行之后恢复,且可在暂停的编程或擦除操作的执行已恢复时(例如,与编程或擦除操作的执行同时)将读取命令的执行期间读取的数据传送到控制器115。
编程或擦除操作执行的恢复可以是临时的。举例来说,存储器装置130可确认是否已从恢复继续组件116接收到恢复继续命令。存储器装置130可响应于确认已接收到恢复继续且已满足恢复操作的检查点而恢复(例如,继续恢复)编程或擦除操作的执行。恢复操作的检查点可对应于例如由存储器装置130使用的页缓冲器资源的量。可在存储器装置130已确认其是否已接收到恢复继续命令之前或之后发送恢复继续命令。例如,恢复继续命令的确认可响应于存储器装置130正使用的页缓冲器资源。在其中在存储器装置130确认已接收到恢复继续命令且恢复操作的检查点尚未满足之后发送恢复继续命令的实例中,存储器装置130可暂停编程或擦除操作的执行。可响应于接收到恢复继续命令而恢复暂停的编程或擦除操作。
在编程或擦除操作的暂停期间,存储器装置130可确保接收到的读取命令不会在确认是否已接收到恢复继续命令之前触发编程或擦除操作的完全恢复。举例来说,存储器装置130可在已发送自动恢复命令之后、在对读取命令的执行期间的数据进行传送时且在恢复继续组件116发送恢复继续命令之前临时恢复编程或擦除操作的执行。读取命令的执行和编程或擦除操作的执行可连续发生以增大存储器组件的带宽效率,且直到存储器装置130已接收到自动恢复命令时才会并行发生。在自动恢复组件113未发送自动恢复命令的情况下,可能不会恢复编程或擦除操作。
图2是根据本公开的一些实施例的恢复存储器中的编程或擦除操作的过程202的流程图。过程202可由处理逻辑执行,所述处理逻辑可包含硬件(例如,处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如,在处理装置上运行或执行的指令),或其组合。在一些实施例中,通过和/或利用图1的自动恢复组件113来执行过程202。尽管以特定顺序或次序来展示,但除非另有指定,否则可修改过程的次序。因此,所说明实施例仅应理解为实例,且所说明过程可以不同次序执行,且一些过程可并行地执行。另外,在各种实施例中可省去一或多个过程。因此,并非在每个实施例中都需要所有过程。其它过程流是可能的。
计算系统可包含存储器组件(例如图1的存储器装置130)和处理装置(例如图1的控制器115),以及其它组件。存储器组件可包含读取缓冲器、写入缓冲器、存储器阵列222和/或输入/输出(I/O)装置221。
在过程202中,可在读取命令223经由I/O装置221从处理装置发送到阵列222时暂停编程或擦除操作。读取命令可由存储器阵列222接收且执行224。举例来说,数据225可从阵列222读取且经由I/O装置221发送到处理装置。然而,在读取命令的执行224之后,暂停的编程或擦除操作并不自动恢复。此外,尽管图2中未展示,但可以类似方式将多个读取命令从处理装置发送到存储器阵列222以供执行。
为了使编程或擦除操作从其暂停状态恢复,可在发送最后一个读取命令227之前经由I/O装置221将自动恢复命令226从处理装置发送到存储器阵列222。自动恢复命令226可发信号给阵列222,使得所述阵列可在已执行228最后一个读取命令之后自动恢复暂停的编程或擦除操作的执行。存储器阵列222可执行228最后一个读取命令且经由I/O装置221将读取数据237发送回到处理装置。接着,可在执行最后一个读取命令之后由存储器阵列222恢复229暂停的编程或擦除操作的执行。例如,可仅在执行228在发送自动恢复命令226之后发送的最后一个读取命令227之后才恢复暂停的编程或擦除操作的执行。此外,可在读取数据237经由I/O装置221发送到处理装置的同时恢复229暂停的编程或擦除操作的执行。
图3是根据本公开的一些实施例的恢复存储器中的编程或擦除操作的过程333的流程图。过程333可由处理逻辑执行,所述处理逻辑可包含硬件(例如,处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如,在处理装置上运行或执行的指令),或其组合。在一些实施例中,通过和/或利用图1的自动恢复组件113来执行过程333。尽管以特定顺序或次序来展示,但除非另有指定,否则可修改过程的次序。因此,所说明实施例仅应理解为实例,且所说明过程可以不同次序执行,且一些过程可并行地执行。另外,在各种实施例中可省去一或多个过程。因此,并非在每个实施例中都需要所有过程。其它过程流是可能的。
如图3中所展示,过程333可涉及输入/输出(I/O)装置341,其可类似于图2中所说明的输入/输出(I/O)装置221。过程333还可涉及存储器阵列342,其可类似于图2的存储器阵列222。
在过程341中,可在读取命令343经由I/O装置341从处理装置发送到存储器阵列342时暂停编程或擦除操作。读取命令可由存储器阵列342接收且执行344。举例来说,数据345可从阵列342读取且经由I/O装置341发送到处理装置。然而,在读取命令的执行344之后,暂停的编程或擦除操作并不自动恢复。此外,尽管图2中未展示,但可以类似方式经由I/O装置341将多个读取命令发送到存储器阵列342以供执行。
为了使编程或擦除操作从其暂停状态恢复,可在将最后一个读取命令346发送到存储器阵列342之后经由I/O装置341将自动恢复命令347发送到存储器阵列342。自动恢复命令347可发信号给阵列342,以在已执行348最后一个读取命令之后自动恢复暂停的编程或擦除操作的执行。存储器阵列342可执行348最后一个读取命令且经由I/O装置341将读取数据334发送回到处理装置。相比于自动恢复命令在最后一个读取命令之前发送(例如,如图2中所说明),可由存储器阵列342在更长时间里执行348最后一个读取命令346,因为最后一个读取命令346可在一发送之后就被执行。此外,可在最后一个读取命令的执行348期间的任一点处将自动恢复命令347发送到阵列342。接着,可在执行最后一个读取命令346之后由存储器阵列342恢复349暂停的编程或擦除操作的执行。例如,可仅在执行348在发送自动恢复命令347之前发送的最后一个读取命令346之后才恢复暂停的编程或擦除操作的执行。此外,可在读取数据334经由I/O装置341发送到处理装置的同时恢复349暂停的编程或擦除操作的执行。
图4是根据本公开的一些实施例的恢复存储器中的编程或擦除操作的过程450的流程图。过程450可由处理逻辑执行,所述处理逻辑可包含硬件(例如,处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如,在处理装置上运行或执行的指令),或其组合。在一些实施例中,通过和/或利用图1的恢复继续组件116来执行过程450。尽管以特定顺序或次序来展示,但除非另有指定,否则可修改过程的次序。因此,所说明实施例仅应理解为实例,且所说明过程可以不同次序执行,且一些过程可并行地执行。另外,在各种实施例中可省去一或多个过程。因此,并非在每个实施例中都需要所有过程。其它过程流是可能的。
如图4中所展示,过程450可涉及输入/输出(I/O)装置451,其可类似于分别在图2和图3中所说明的I/O装置221和I/O装置341。过程450还可涉及存储器阵列452,其可类似于分别在图2和图3中的存储器阵列222和存储器阵列342。
计算系统可包含存储器组件(例如,图1的存储器装置130)和处理装置(例如,图1的控制器115),以及其它组件。存储器组件可包含读取缓冲器、写入缓冲器、存储器阵列452和/或输入/输出(I/O)装置451。
在过程450中,可在读取命令454经由I/O装置451从处理装置发送到存储器阵列452时暂停编程或擦除操作。自动恢复命令453可伴随最后一个读取命令454到存储器阵列452。自动恢复命令453可结合(例如伴随)发送到存储器阵列452的读取命令454一起发送。自动恢复命令453可发信号给存储器阵列452,以在已执行455读取命令454之后自动恢复暂停的编程或擦除操作的执行。读取命令454可由I/O装置451发送以供执行。存储器阵列452可执行455读取命令454且经由I/O装置451将读取数据456发送回到处理装置。如图4中所说明,在读取命令454之前发送自动恢复命令453。然而,实施例不限于此,且在另一实施例中,可在读取命令454之后发送自动恢复命令453。
在读取命令454已执行455之后且在读取数据456经由I/O装置451发送到处理装置时,可由存储器阵列452临时恢复暂停的编程或擦除操作457-1的执行。在已将读取数据456发送到处理装置之后,可经由I/O装置451将恢复继续命令458从处理装置发送到存储器阵列452。由此,读取命令454的执行455和编程或擦除操作457-1的执行连续地发生,使得两者并不同时发生。
在过程451中,在满足检查点之前发送恢复继续命令458。在确认已满足检查点之后,存储器阵列452可继续执行编程或擦除操作457-2。所述检查点可对应于存储器阵列452对页缓冲器资源的请求。例如,所述检查点可对应于正使用、请求或待使用的页缓冲器资源的量。读取命令454的执行455和编程或擦除操作457的执行连续发生可增大页缓冲器资源的管理效率以及带宽效率。例如,可直到满足检查点时才激活页缓冲器资源。
图5是根据本公开的一些实施例的恢复存储器中的编程或擦除操作的过程570的流程图。过程570可由处理逻辑执行,所述处理逻辑可包含硬件(例如,处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如,在处理装置上运行或执行的指令),或其组合。在一些实施例中,通过和/或利用图1的恢复继续组件116来执行过程570。尽管以特定顺序或次序来展示,但除非另有指定,否则可修改过程的次序。因此,所说明实施例仅应理解为实例,且所说明过程可以不同次序执行,且一些过程可并行地执行。另外,在各种实施例中可省去一或多个过程。因此,并非在每个实施例中都需要所有过程。其它过程流是可能的。
如图5中所展示,过程570可涉及输入/输出(I/O)装置571,其可类似于分别在图2、图3和图4中所说明的I/O装置221、I/O装置341和I/O装置451。过程570还可涉及存储器阵列572,其也可类似于分别在图2、图3和图4中的存储器阵列222、存储器阵列342和存储器阵列452。
在过程570中,可在读取命令574经由I/O装置571从处理装置发送到存储器阵列572时暂停编程或擦除操作。处理装置可将自动恢复命令573连同读取命令574一起发送到存储器阵列572。自动恢复命令573可发信号给存储器阵列572,以在已执行575读取命令574之后自动恢复暂停的编程或擦除操作的执行。读取命令574可由I/O装置571发送以供执行。存储器阵列572可执行575读取命令574,且经由I/O装置571将读取数据576发送到处理装置。如图5中所说明,在读取命令574之前发送自动恢复命令573。然而,实施例不限于此,且在另一实施例中,可在读取命令574之后发送自动恢复命令573。
在读取命令574已执行575之后且在读取数据576经由I/O装置571发送到处理装置时,可通过存储器阵列572临时恢复暂停的编程或擦除操作577-1的执行。在读取数据576已发送到处理装置之后,可经由I/O装置571将恢复继续命令578从处理装置发送到存储器阵列572。例如,读取数据576可继续发送到处理装置,直到接收到恢复继续命令578为止。
在过程570中,在满足检查点之后发送恢复继续命令578。在确认已满足检查点之后但在接收恢复继续命令578之前,存储器阵列572可临时暂停579编程或擦除操作。所述检查点可对应于存储器阵列572对页缓冲器资源的请求。例如,所述检查点可对应于正使用、请求或待使用的页缓冲器资源的量。一旦满足检查点且接收到恢复继续命令578,则存储器阵列572可继续577-2编程或擦除操作。即,仅响应于满足检查点且接收到恢复继续命令578而继续577-2编程或擦除操作。
图6是根据本公开的一些实施例的恢复存储器中的编程或擦除操作的实例方法660的流程图。方法660可由处理逻辑执行,所述处理逻辑可包含硬件(例如,处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如,在处理装置上运行或执行的指令),或其组合。在一些实施例中,通过和/或利用图1的恢复继续组件116和/或图7的恢复继续组件716来执行方法660。尽管以特定顺序或次序来展示,但除非另有指定,否则可修改过程的次序。因此,所说明实施例仅应理解为实例,且所说明过程可以不同次序执行,且一些过程可并行地执行。另外,在各种实施例中可省去一或多个过程。因此,并非在每个实施例中都需要所有过程。其它过程流是可能的。
在操作662处,存储器组件在由存储器组件执行的编程或擦除操作暂停时接收读取命令。例如,处理装置(例如,图1中所说明的处理器117)可将读取命令发送到存储器组件。存储器组件可在编程或擦除操作暂停时接收读取命令。接收到的读取命令不会自动恢复暂停的编程或擦除操作。
在操作664处,存储器组件确认已接收到恢复继续命令。在一个实施例中,可在接收到恢复继续命令之后确认所述恢复继续命令。在另一实施例中,存储器组件可在接收到恢复继续命令之前试图确认是否已接收到恢复继续命令。可在执行最后一个读取命令之后将恢复继续命令发送到存储器组件。
在操作666处,存储器组件响应于确认已接收到恢复继续命令且已满足恢复编程或擦除操作的检查点而恢复编程或擦除操作的执行。可在执行最后一个读取命令之后由存储器组件临时恢复暂停的编程或擦除操作。可在执行最后一个读取命令之后由存储器组件接收恢复继续命令。如果恢复继续命令在满足检查点之前发送,则编程或擦除操作的恢复可继续。如果在满足检查点之后发送恢复继续命令,则编程或擦除操作的恢复将在满足检查点后临时暂停,但可接着在发送恢复继续命令后继续。所述检查点可对应于存储器阵列对页缓冲器资源的请求。例如,所述检查点可对应于正使用、请求或待使用的页缓冲器资源的量。一旦满足检查点且确认已事先接收到恢复继续命令,则可恢复编程或擦除操作。例如,可仅响应于满足检查点且接收到恢复继续命令而恢复编程或擦除操作。
图7是本公开的实施例可在其中操作的实例计算机系统701的框图。举例来说,图7说明计算机系统701的实例机器,在所述计算机系统内可执行指令集,以用于使所述机器执行本文中所论述的任何一或多个方法。在一些实施例中,计算机系统701可对应于包含、耦合到或利用存储器子系统(例如,图1的存储器子系统110)的主机系统(例如,图1的主机系统120)或可用以执行控制器的操作(例如,执行操作系统以执行对应于图1的自动恢复组件113和恢复继续组件116的操作)。在替代实施例中,机器可连接(例如联网)到LAN、内联网、外联网和/或互联网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的能力进行操作。
所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络路由器、交换机或桥接器,或能够(依序或以其它方式)执行指定待由所述机器采取的动作的指令集的任何机器。此外,尽管说明了单个机器,但还应认为术语“机器”包含分别或共同地执行一组(或多组)指令以执行本文所论述的任何一或多个方法的任何机器集合。
实例计算机系统701包含处理装置702、主存储器704(例如,只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM),例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器706(例如,快闪存储器、静态随机存取存储器(SRAM)等)以及数据存储系统718,它们经由总线730彼此通信。
处理装置702表示一或多个通用处理装置,例如微处理器、中央处理单元等。更具体地说,处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器,或实施其它指令集的处理器,或实施指令集的组合的处理器。处理装置702还可以是一或多个专用处理装置,例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置702可执行用于执行本文所论述的操作和步骤的指令726。计算机系统701还可包含网络接口装置708以通过网络720通信。
数据存储系统718可包含机器可读存储媒体724(也称为计算机可读媒体),其上存储有体现本文所描述的任何一或多个方法或功能的一或多组指令726或软件。指令726还可在其由计算机系统701执行的期间完全或至少部分地驻存在主存储器704内和/或处理装置702内,主存储器704和处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718和/或主存储器704可对应于图1的存储器子系统110。
在一个实施例中,指令726包含用以实施对应于自动恢复组件713和恢复继续组件716的功能的指令。尽管在实例实施例中将机器可读存储媒体724展示为单个媒体,但术语“机器可读存储媒体”应被认为包含存储一组或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行且使机器执行本公开的任何一或多个方法的指令集的任何媒体。因此,应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体以及磁性媒体。
已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域中的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。算法在此处以及通常被认为是产生期望的结果的操作的自洽序列。所述操作是要求对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时,已证明主要出于通用的原因将这些信号称为位、值、元素、符号、字符、项、数字等是方便的。
然而,应牢记,所有这些和类似术语应与适当物理量相关联,且仅仅是应用于这些量的方便标签。本公开可能参考计算机系统或类似电子计算装置的动作和过程,其操控且将计算机系统的寄存器和存储器内表示为物理(电子)量的数据变换成类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
本公开还涉及用于执行本文中的操作的设备。此设备可出于既定目的而专门构造,或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中,例如但不限于任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适合存储电子指令的任何类型的媒体,各个媒体耦合到计算机系统总线。
本文中呈现的算法和显示在本质上不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用,或可证明构建更专用设备以执行所述方法是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。另外,未参考任何特定编程语言来描述本公开。应了解,可使用各种编程语言来实施本文中所描述的本公开的教示。
本公开可提供为计算机程序产品或软件,其可包含机器可读媒体,所述机器可读媒体上存储有指令,所述指令可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程。机器可读媒体包含用于以机器(例如,计算机)可读的形式存储信息的任何机制。在一些实施例中,机器可读(例如,计算机可读)媒体包含机器(例如,计算机)可读存储媒体,例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。
在前述说明书中,已参考其特定实例实施例描述了本公开的实施例。应显而易见的是,可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此,应在说明性意义上而非限制性意义上看待说明书和附图。
Claims (18)
1.一种系统(100),其包括:
存储器组件;
处理装置(702),其与所述存储器组件以操作方式耦合以进行以下操作:
在由所述存储器组件执行的编程或擦除操作暂停时向所述存储器组件发送读取命令(223、227、343、346、454、574);以及
向所述存储器组件发送自动恢复命令(226、347、453、573)以在所述读取命令(223、227、343、346、454、574)执行之后自动恢复所述编程或擦除操作的执行。
2.根据权利要求1所述的系统,其中在将所述读取命令发送到所述存储器组件之前将所述自动恢复命令发送到所述存储器组件。
3.根据权利要求1所述的系统,其中在将所述读取命令发送到所述存储器组件之后将所述自动恢复命令发送到所述存储器组件。
4.根据权利要求3所述的系统,其中:
在所述读取命令之后发送的所述自动恢复命令在所述读取命令的所述执行期间的任何时间发送;且
与在所述读取命令被发送到所述存储器组件之前向所述存储器组件发送所述自动恢复命令相比,在所述读取命令被发送到所述存储器组件之后向所述存储器组件发送所述自动恢复命令时,所述读取命令在所述存储器组件中执行更长周期。
5.根据权利要求1所述的系统,其中在所述读取命令的执行期间从所述存储器组件读取的数据在已恢复执行所述编程或擦除操作时传送到所述处理装置。
6.根据权利要求1至3中任一项所述的系统,其中所述存储器组件经配置以在接收到所述自动恢复命令之后仅在执行所述读取命令之后才恢复所述编程或擦除操作的执行。
7.一种方法(660),其包括:
在由存储器组件执行的编程或擦除操作暂停时由所述存储器组件接收读取命令(223、227、343、346、454、574);
由所述存储器组件确认已接收到恢复继续命令(458、578);以及
由所述存储器组件响应于确认已接收所述恢复继续命令(458、578)且满足恢复所述编程或擦除操作的检查点而恢复所述编程或擦除操作的执行。
8.根据权利要求7所述的方法,其还包括由所述存储器组件在确认已接收到所述恢复继续命令之前接收所述恢复继续命令。
9.根据权利要求7所述的方法,其还包括由所述存储器组件在确认已接收到所述恢复继续命令之后接收所述恢复继续命令。
10.根据权利要求9所述的方法,其还包括:
由所述存储器组件响应于在确认接收所述恢复继续命令之后接收到所述恢复继续命令且恢复所述编程或擦除操作的所述检查点尚未满足而暂停所述编程或擦除操作的执行;以及
响应于接收到所述恢复继续命令而恢复所述编程或擦除操作暂停的所述执行。
11.根据权利要求7所述的方法,其还包括响应于所述存储器组件的页缓冲器资源正被使用而确认已接收到所述恢复继续命令。
12.根据权利要求11所述的方法,其还包括将恢复所述编程或擦除操作的所述检查点与正使用的所述存储器组件的页缓冲器资源的量相对应。
13.一种包括指令(726)的非暂时性计算机可读存储媒体(724),所述指令在由处理装置(702)执行时使所述处理装置(702)进行以下操作:
在由存储器组件执行的编程或擦除操作暂停时向所述存储器组件发送读取命令(223、227、343、346、454、574);
向所述存储器组件发送自动恢复命令(226、347、453、573)以在所述读取命令(223、227、343、346、454、574)执行之后自动恢复所述编程或擦除操作的执行;
执行所述读取命令(223、227、343、346、454、574);
在所述读取命令(223、227、343、346、454、574)已由所述存储器组件执行之后,向所述存储器组件发送恢复继续命令(458、578);以及
响应于发送所述恢复继续命令(458、578)和已满足恢复所述编程或擦除操作的检查点而恢复所述编程或擦除操作的所述执行。
14.根据权利要求13所述的非暂时性计算机可读存储媒体,其中所述指令在执行时使所述处理器在发送所述恢复继续命令之前在所述读取命令的执行之后临时恢复所述编程或擦除操作的所述执行。
15.根据权利要求14所述的非暂时性计算机可读存储媒体,其中所述指令在执行时使所述处理器在临时恢复所述编程或擦除操作的所述执行时从执行的所述读取命令接收数据。
16.根据权利要求13所述的非暂时性计算机可读存储媒体,其中在未将所述自动恢复命令发送到所述存储器组件的情况下不恢复所述编程或擦除操作的所述执行。
17.根据权利要求13所述的非暂时性计算机可读存储媒体,其中所述读取命令的所述执行和所述编程或擦除操作的所述执行连续地发生。
18.根据权利要求17所述的非暂时性计算机可读存储媒体,其中所述读取命令的所述执行和所述编程或擦除操作的所述执行并行地发生会增大所述存储器组件的带宽效率。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/102,876 US11456039B2 (en) | 2020-11-24 | 2020-11-24 | Resumption of program or erase operations in memory |
US17/102,876 | 2020-11-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114550780A true CN114550780A (zh) | 2022-05-27 |
Family
ID=81658518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111366895.7A Pending CN114550780A (zh) | 2020-11-24 | 2021-11-18 | 存储器中编程或擦除操作的恢复 |
Country Status (2)
Country | Link |
---|---|
US (3) | US11456039B2 (zh) |
CN (1) | CN114550780A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090225603A1 (en) * | 2006-01-31 | 2009-09-10 | Jin-Young Chun | Reprogrammable Nonvolatile Memory Devices and Methods |
US20120167100A1 (en) * | 2010-12-23 | 2012-06-28 | Yan Li | Manual suspend and resume for non-volatile memory |
US20120179860A1 (en) * | 2009-06-10 | 2012-07-12 | Francesco Falanga | Suspension of memory operations for reduced read latency in memory arrays |
US20150221381A1 (en) * | 2014-02-03 | 2015-08-06 | Sang-Wan Nam | Memory system including nonvolatile memory device an erase method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9223514B2 (en) | 2009-09-09 | 2015-12-29 | SanDisk Technologies, Inc. | Erase suspend/resume for memory |
US9021158B2 (en) | 2009-09-09 | 2015-04-28 | SanDisk Technologies, Inc. | Program suspend/resume for memory |
US9443600B2 (en) | 2013-03-28 | 2016-09-13 | Intel Corporation | Auto-suspend and auto-resume operations for a multi-die NAND memory device to reduce peak power consumption |
JP2019029045A (ja) * | 2017-07-26 | 2019-02-21 | 東芝メモリ株式会社 | 半導体記憶装置 |
-
2020
- 2020-11-24 US US17/102,876 patent/US11456039B2/en active Active
-
2021
- 2021-11-18 CN CN202111366895.7A patent/CN114550780A/zh active Pending
-
2022
- 2022-09-23 US US17/951,754 patent/US11763900B2/en active Active
-
2023
- 2023-09-18 US US18/369,479 patent/US20240006001A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090225603A1 (en) * | 2006-01-31 | 2009-09-10 | Jin-Young Chun | Reprogrammable Nonvolatile Memory Devices and Methods |
US20120179860A1 (en) * | 2009-06-10 | 2012-07-12 | Francesco Falanga | Suspension of memory operations for reduced read latency in memory arrays |
US20120167100A1 (en) * | 2010-12-23 | 2012-06-28 | Yan Li | Manual suspend and resume for non-volatile memory |
US20150221381A1 (en) * | 2014-02-03 | 2015-08-06 | Sang-Wan Nam | Memory system including nonvolatile memory device an erase method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20240006001A1 (en) | 2024-01-04 |
US11456039B2 (en) | 2022-09-27 |
US20230018681A1 (en) | 2023-01-19 |
US11763900B2 (en) | 2023-09-19 |
US20220165340A1 (en) | 2022-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11669451B2 (en) | Multi-plane switching of non-volatile memory | |
US11604749B2 (en) | Direct memory access (DMA) commands for noncontiguous source and destination memory addresses | |
CN113590023A (zh) | 在多平面存储器装置的单独平面上存储区名称空间中的区 | |
CN113093990B (zh) | 存储器子系统处的数据块切换 | |
CN115552531A (zh) | 共享字线上的存储器存取冲突管理 | |
US20230195350A1 (en) | Resequencing data programmed to multiple level memory cells at a memory sub-system | |
US11740987B2 (en) | Automatic chip initialization retry | |
US20220283735A1 (en) | Enabling memory access transactions for persistent memory | |
US11720490B2 (en) | Managing host input/output in a memory system executing a table flush | |
CN113590022B (zh) | 用于存储器装置的系统和方法 | |
US11403228B2 (en) | Memory device page program sequence | |
US20230129363A1 (en) | Memory overlay using a host memory buffer | |
US11763900B2 (en) | Resumption of program or erase operations in memory | |
US11934686B2 (en) | Data reordering at a memory subsystem | |
US11635900B2 (en) | Memory sub-system signature generation | |
US11656938B2 (en) | Preemptive read verification after hardware write back | |
US11868642B2 (en) | Managing trim commands in a memory sub-system | |
CN113495695B (zh) | 用于存取命令的高速缓存标识符 | |
US11941291B2 (en) | Memory sub-system command fencing | |
US11693597B2 (en) | Managing package switching based on switching parameters | |
US11221949B2 (en) | Multi state purgatory for media management for a memory subsystem | |
US20240231703A1 (en) | Memory sub-system command fencing | |
CN115729858A (zh) | 存储器中用于数据分享的散列操作 | |
CN113126899A (zh) | 完全多平面操作启用 | |
CN115698944A (zh) | 经由调制复位信号向存储器系统通知主机事件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20220527 |
|
WD01 | Invention patent application deemed withdrawn after publication |