CN114529001A - 量子算法的指标评估方法、装置、终端及存储介质 - Google Patents
量子算法的指标评估方法、装置、终端及存储介质 Download PDFInfo
- Publication number
- CN114529001A CN114529001A CN202011198438.7A CN202011198438A CN114529001A CN 114529001 A CN114529001 A CN 114529001A CN 202011198438 A CN202011198438 A CN 202011198438A CN 114529001 A CN114529001 A CN 114529001A
- Authority
- CN
- China
- Prior art keywords
- quantum
- graph
- node
- fault
- redundancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004422 calculation algorithm Methods 0.000 title claims abstract description 108
- 238000011156 evaluation Methods 0.000 title claims abstract description 76
- 238000004891 communication Methods 0.000 claims abstract description 96
- 230000001808 coupling effect Effects 0.000 claims abstract description 37
- 239000002096 quantum dot Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 23
- 238000004364 calculation method Methods 0.000 claims description 16
- 230000008878 coupling Effects 0.000 claims description 16
- 238000010168 coupling process Methods 0.000 claims description 16
- 238000005859 coupling reaction Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 9
- 238000004590 computer program Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 6
- 238000012163 sequencing technique Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
本申请实施例提供一种量子算法的指标评估方法、装置、终端及存储介质，通过计算目标量子算法的量子连通图谱的耦合效果参数，其中量子连通图谱包括多个图谱节点以及两个图谱节点之间的连线，图谱节点用于表示目标量子算法中的逻辑比特，连线用于表示两个逻辑比特之间的量子比特逻辑门，然后计算每个图谱节点的优先级参数，以及所述量子芯片在模拟故障条件下的故障冗余度，并根据目标量子算法的量子连通图谱的耦合效果参数、每个图谱节点的优先级参数和所述量子芯片在模拟故障条件下的故障冗余度，确定目标量子算法的量子连通图谱的指标评估结果。如此，能够有效评估量子芯片的算法运行效果，以便于后续对量子芯片的设计提供数据支持。
Description
技术领域
本申请涉及量子计算技术领域，具体而言，涉及一种量子算法的指标评估方法、装置、终端及存储介质。
背景技术
随着量子计算技术的普及，实施量子计算的量子芯片，成为了研究的重点对象。量子芯片相对较传统的集成芯片，具有强大的并行计算能力，且并行计算能力随着量子芯片的位数(量子比特数)呈指数式提升。
相关技术中，量子算法是在量子线路中进行模拟，并需要在量子芯片上运行的用于实施量子计算的方法。当量子算法编译到量子芯片上时，通常会基于预先生成的量子算法的量子连通图谱对量子芯片的结构进行设计，因此在算法应用之前，如何有效评估量子芯片的算法运行效果，以便于后续对量子芯片的设计提供数据支持，是亟待解决的技术问题。
发明内容
基于现有设计的不足，本申请提供一种量子算法的指标评估方法、装置、终端及存储介质，能够有效评估量子芯片的算法运行效果，以便于后续对量子芯片的设计提供数据支持。
根据本申请的第一方面，提供一种量子算法的指标评估方法，所述方法包括：
计算目标量子算法的量子连通图谱的耦合效果参数，所述量子连通图谱包括多个图谱节点以及两个图谱节点之间的连线，其中，所述图谱节点用于表示所述目标量子算法中的逻辑比特，所述连线用于表示两个所述逻辑比特之间的量子比特逻辑门；
计算每个所述图谱节点的优先级参数，以及所述量子芯片在模拟故障条件下的故障冗余度；
根据所述目标量子算法的量子连通图谱的耦合效果参数、每个图谱节点的优先级参数和所述量子芯片在模拟故障条件下的故障冗余度，确定所述目标量子算法的量子连通图谱的指标评估结果。
在第一方面的一种可能的实施方式中，所述计算目标量子算法的量子连通图谱的耦合效果参数的步骤，包括：
计算每个所述图谱节点与其它图谱节点在量子芯片上的距离，以及每个图谱节点与其它图谱节点在所述量子连通图谱中的连线权重；
将每个图谱节点与其它图谱节点在量子芯片上的距离，与对应的其它图谱节点在所述量子连通图谱中的连线权重的乘积之和，确定为所述目标量子算法的量子连通图谱的耦合效果参数。
在第一方面的一种可能的实施方式中，计算每个图谱节点与其它图谱节点在所述量子连通图谱中的连线权重的步骤，包括：
计算每个图谱节点与其它图谱节点之间施加的量子比特逻辑门的数量，获得量子连通图谱中的连线权重。
在第一方面的一种可能的实施方式中，所述计算每个所述图谱节点的优先级参数的步骤，包括：
计算穿过每个图谱节点上施加的量子比特逻辑门的数量，获得每个所述图谱节点的优先级参数。
在第一方面的一种可能的实施方式中，所述计算每个所述图谱节点的优先级参数，以及所述量子芯片在模拟故障条件下的故障冗余度的步骤，包括：
在基于所述量子连通图谱在量子芯片上运行所述目标量子算法的过程中，基于预先配置的故障比特数量随机在所述量子芯片中加入故障比特，并检测所述故障比特之外的其余量子比特能否正常工作，基于检测结果获得所述量子芯片在模拟故障条件下的第一故障冗余度。
在第一方面的一种可能的实施方式中，所述计算每个所述图谱节点的优先级参数，以及所述量子芯片在模拟故障条件下的故障冗余度的步骤，还包括：
对任意两个需要执行两比特门的图谱节点，获取该两个图谱节点在量子连通图谱中的所有连通路径，并计算所述所有连通路径的距离，分别将所述所有连通路径的距离求倒后进行加和运算，获得所述量子芯片在模拟故障条件下的第二故障冗余度。
在第一方面的一种可能的实施方式中，所述计算每个所述图谱节点的优先级参数，以及所述量子芯片在模拟故障条件下的故障冗余度的步骤，还包括：
计算每个图谱节点与其它图谱节点在所述量子连通图谱中的最短连通路径；
获取穿过每个关键图谱节点的最短连通路径的总数量，作为第三故障冗余度，其中，所述关键图谱节点为优先级参数大于设定优先级参数的图谱节点；
基于所述第一故障冗余度、所述第二故障冗余度以及所述第三故障冗余度获得所述量子芯片在模拟故障条件下的故障冗余度。
在第一方面的一种可能的实施方式中，所述计算每个图谱节点与其它图谱节点在所述量子连通图谱中的最短连通路径的步骤，包括：
针对每个图谱节点，初始化赋予该图谱节点与其它图谱节点在所述量子连通图谱中的第一距离为0、第一节点权重为1；
对于每一个与该图谱节点相邻的其它第一图谱节点，赋予每个第一图谱节点与该图谱节点之间的第二距离为所述第一距离加1、第二节点权重为所述第一节点权重，并将所述第一图谱节点到该图谱节点之间的连线构成的路径标记为该图谱节点与该第一图谱节点间的最短连通路径；
对于每一个与所述第一图谱节点相邻的第二图谱节点，赋予所述第二图谱节点的第三距离为所述第二距离加1、第三节点权重为所述第二节点权重，并将所述第二图谱节点到所述第一图谱节点、所述第一图谱节点到该图谱节点之间的连线构成的路径标记为该图谱节点与该第二图谱节点间的最短连通路径。
在第一方面的一种可能的实施方式中，所述根据所述目标量子算法的量子连通图谱的耦合效果参数、每个图谱节点的优先级参数和所述量子芯片在模拟故障条件下的故障冗余度，确定所述目标量子算法的量子连通图谱的指标评估结果的步骤，包括：
将目标量子算法的量子连通图谱的耦合效果参数与预设耦合指标评估条件进行匹配，获得耦合指标评估结果；
将每个图谱节点的优先级参数按照大小顺序进行排序，获得优先级指标评估结果；以及
将量子芯片的故障冗余度与预设冗余度评估条件进行匹配，获得故障冗余性指标评估结果。
根据本申请的第二方面，提供一种量子算法的指标评估装置，所述装置包括：
第一计算模块，用于计算目标量子算法的量子连通图谱的耦合效果参数，所述量子连通图谱包括多个图谱节点以及两个图谱节点之间的连线，其中，所述图谱节点用于表示所述目标量子算法中的逻辑比特，所述连线用于表示两个所述逻辑比特之间的量子比特逻辑门；
第二计算模块，用于计算每个所述图谱节点的优先级参数，以及所述量子芯片在模拟故障条件下的故障冗余度；
确定模块，用于根据所述目标量子算法的量子连通图谱的耦合效果参数、每个图谱节点的优先级参数和所述量子芯片在模拟故障条件下的故障冗余度，确定所述目标量子算法的量子连通图谱的指标评估结果。
根据本申请的第三方面，提供一种计算机终端，包括机器可读存储介质和处理器，所述机器可读存储介质中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行第一方面或者第一方面中任意一种可能的实施方式所述的量子算法的指标评估方法。
根据本申请的第四方面，提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，当所述计算机程序被计算机执行时，实现第一方面或者第一方面中任意一种可能的实施方式所述的量子算法的指标评估方法。
基于上述任一方面，本申请通过计算目标量子算法的量子连通图谱的耦合效果参数，其中量子连通图谱包括多个图谱节点以及两个图谱节点之间的连线，图谱节点用于表示目标量子算法中的逻辑比特，连线用于表示两个逻辑比特之间的量子比特逻辑门，然后计算每个图谱节点的优先级参数，以及所述量子芯片在模拟故障条件下的故障冗余度，并根据目标量子算法的量子连通图谱的耦合效果参数、每个图谱节点的优先级参数和所述量子芯片在模拟故障条件下的故障冗余度，确定目标量子算法的量子连通图谱的指标评估结果。如此，能够有效评估量子芯片的算法运行效果，以便于后续对量子芯片的设计提供数据支持。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1示出了本申请实施例所提供的量子算法的指标评估方法的流程示意图；
图2示出了图1中所示的步骤S110的子步骤流程示意图；
图3示出了图1中所示的步骤S120的子步骤流程示意图；
图4示出了本申请实施例所提供的量子算法的指标评估装置的功能模块示意图；
图5示出了本申请实施例所提供的用于实现上述量子算法的指标评估的计算机终端的组件结构示意框图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，应当理解，本申请中附图仅起到说明和描述的目的，并不用于限定本申请的保护范围。另外，应当理解，示意性的附图并未按实物比例绘制。本申请中使用的流程图示出了根据本申请实施例的一些实施例实现的操作。
应该理解，流程图的操作可以不按顺序实现，没有逻辑的上下文关系的步骤可以反转顺序或者同时实施。此外，本领域技术人员在本申请内容的指引下，可以向流程图添加一个或多个其它操作，也可以从流程图中移除一个或多个操作。
请参照图1，示出了本申请实施例提供的量子算法的指标评估方法的交互流程示意图，应当理解，在其它实施例中，本实施例的量子算法的指标评估方法其中部分步骤的顺序可以根据实际需要相互交换，或者其中的部分步骤也可以省略或删除。该量子算法的指标评估方法的详细步骤介绍如下。
步骤S110，计算目标量子算法的量子连通图谱的耦合效果参数。
本实施例中，量子连通图谱可以包括多个图谱节点以及两个图谱节点之间的连线，图谱节点可以用于表示目标量子算法中的逻辑比特，连线可以用于表示两个逻辑比特之间的量子比特逻辑门。
其中，该量子连通图谱可以基于该目标量子算法中的逻辑比特以及任意两个量子比特上施加的量子比特逻辑门的次数获得。其中，量子比特可以是指一种可以同时处于基态|0>、激发态|1>以及叠加态(α|0>+β|1>)的的物理体系。在数学上，量子比特可以由希尔伯特空间上的态矢量表示。量子线路是通过同时操纵若干个量子比特实现的。
量子线路是量子程序的一种表示形式，可以由一连串初始位于|0>态的量子比特以及后续的若干个量子逻辑门组成，由测量操作作为结尾(不一定每个比特都需要被测量)。通常，每个量子程序可以最终被分解为只由基本量子逻辑门序列构成的量子程序。此外，量子比特逻辑门可以是指一些可逆的幺正变换，可以用于操纵若干个量子比特，让这些量子比特向目标态演化，演化最终态即为量子计算的结果。
本实施例中，相关技术中的量子芯片通常属于二维结构，而量子比特之间的耦合通常是通过具体的耦合结构(例如电容、电感、谐振腔等)实现的，因此量子连通图谱的耦合效果参数可以用于表征后续量子芯片中对应的量子比特之间的实际耦合结构的耦合效果。
步骤S120，计算每个图谱节点的优先级参数，以及量子芯片在模拟故障条件下的故障冗余度。
本实施例中，每个图谱节点的优先级参数可以用于表征该图谱节点对应的量子比特在参与量子算法运算过程中的优先级价值。具体的，每个图谱节点的优先级参数可以表征该图谱节点上施加的量子比特逻辑门的数量。例如，对于一个量子芯片而言，可能会出现若干个施加的量子比特逻辑门的数量比其它节点都多的图谱节点，这些图谱节点的优先级显然比其它图谱节点更为重要，也即这些图谱节点的优先级参数相较于其它图谱节点排序更靠前。基于此，图谱节点的优先级参数会给出一个矢量来描述各个图谱节点的优先级，这个矢量可以给后续量子芯片的加工过程给予一定指导。例如，如果某个图谱节点优先级高，那么在进行量子芯片的加工时，可以着重保证此图谱节点对应的量子比特的保真度，而其它图谱节点对应的量子比特的参数的工艺要求则可以相对降低。
此外在本实施例中，考虑到在量子芯片的制造过程中，可能会出现个别量子比特失效的故障情况，在出现故障后，如果量子芯片能够有一定的故障冗余度，例如能够有其它的量子比特代替故障比特，则说明该量子芯片的容错率高，并且故障冗余度大。
步骤S130，根据目标量子算法的量子连通图谱的耦合效果参数、每个图谱节点的优先级参数和量子芯片在模拟故障条件下的故障冗余度，确定目标量子算法的量子连通图谱的指标评估结果。
本实施例中，在获得目标量子算法的量子连通图谱的耦合效果参数、每个图谱节点的优先级参数和量子芯片在模拟故障条件下的故障冗余度之后，可以按照预先设计的指标评估规则生成目标量子算法的量子连通图谱的指标评估结果，具体的指标评估规则可以基于实际设计需求进行灵活配置。
基于上述步骤，本实施例通过计算目标量子算法的量子连通图谱的耦合效果参数，其中量子连通图谱包括多个图谱节点以及两个图谱节点之间的连线，图谱节点用于表示目标量子算法中的逻辑比特，连线用于表示两个逻辑比特之间的量子比特逻辑门，然后计算每个图谱节点的优先级参数，以及量子芯片在模拟故障条件下的故障冗余度，并根据目标量子算法的量子连通图谱的耦合效果参数、每个图谱节点的优先级参数和量子芯片在模拟故障条件下的故障冗余度，确定目标量子算法的量子连通图谱的指标评估结果。如此，能够有效评估量子芯片的算法运行效果，以便于后续对量子芯片的设计提供数据支持。
在一种可能的实施方式中，对于步骤S110，关于目标量子算法的量子连通图谱的耦合效果参数的一种计算方式，请结合参阅图2，可以通过以下子步骤来实现，详细描述如下。
子步骤S111，计算每个图谱节点与其它图谱节点在量子芯片上的距离，以及每个图谱节点与其它图谱节点在量子连通图谱中的连线权重。
例如在本实施例中，可以计算每个图谱节点与其它图谱节点之间施加的量子比特逻辑门的数量，从而获得量子连通图谱中的连线权重。
子步骤S112，将每个图谱节点与其它图谱节点在量子芯片上的距离，与对应的其它图谱节点在量子连通图谱中的连线权重的乘积之和，确定为目标量子算法的量子连通图谱的耦合效果参数。
在一种可能的实施方式中，对于步骤S120，关于每个图谱节点的优先级参数，以及量子芯片在模拟故障条件下的故障冗余度的计算方式，请结合参阅图3，可以通过以下示例性的子步骤来实现，详细描述如下。
子步骤S121，计算每个图谱节点上施加的量子比特逻辑门的数量，获得每个图谱节点的优先级参数。
本实施例中，每个图谱节点的优先级参数可以等于每个图谱节点上施加的量子比特逻辑门的总数量，其中，量子比特逻辑门可以是单量子比特逻辑门、两量子比特逻辑门以及其他量子比特逻辑门。
具体的，在量子连通图谱中，需要计算单个图谱节点与通过连线连接的其他每个图谱节点上施加的量子比特逻辑门的数量，并求和，作为该图谱节点的优先级参数。
在接下来的步骤中，将对量子芯片在模拟故障条件下的故障冗余度进行说明：
子步骤S122，在基于量子连通图谱在量子芯片上运行目标量子算法的过程中，基于预先配置的故障比特数量随机在量子芯片中加入故障比特，并检测故障比特之外的其余量子比特能否正常工作，基于检测结果获得量子芯片在模拟故障条件下的第一故障冗余度。
例如，若预先配置的故障比特数量为2，那么可以随机在量子芯片中加入两个故障比特，即随机将量子芯片中的任意两个量子比特假设定义为故障比特，这两个随机定义的故障比特无法处于正常工作状态下，此时则检测这些故障比特之外的其余量子比特是否能够正常工作，也即这些故障比特之外的其余量子比特是否存在其它连通路径能够进行耦合工作，从而获得检测结果。检测结果中可以包括正常工作下的量子比特数量，从而获得量子芯片在模拟故障条件下的第一故障冗余度，可以理解的是，第一故障冗余度越高，那么量子芯片的比特冗余性越好，性能更优。
再例如，在进一步的一种可能的实施方式中，继续参见子步骤S123，对任意两个需要执行两比特门的图谱节点，获取该两个图谱节点在量子连通图谱中的所有连通路径，并计算所有连通路径的距离，分别将所有连通路径的距离求倒后进行加和运算，获得量子芯片在模拟故障条件下的第二故障冗余度。
例如，第二故障冗余度的计算公式如下：
再例如，在进一步的一种可能的实施方式中，继续参见子步骤S124，计算每个图谱节点与其它图谱节点在量子连通图谱中的最短连通路径。
子步骤S125，获取穿过每个关键图谱节点的最短连通路径的总数量，作为第三故障冗余度。
本实施例中，关键图谱节点可以理解为在参与量子算法过程中优先级较高的图谱节点，例如可以为优先级参数大于设定优先级参数的图谱节点，该预设优先级参数可以依据实际设计需求进行灵活配置，在此不作具体限定。
在一种可能的实现方式中，对于子步骤S124中，针对每个图谱节点，可以初始化赋予该图谱节点与其它图谱节点在量子连通图谱中的第一距离ds为0、第一节点权重ws为1。
在此基础上，对于每一个与该图谱节点相邻的其它第一图谱节点，可以赋予每个第一图谱节点与该图谱节点之间的第二距离为第一距离加1、第二节点权重为第一节点权重，并将第一图谱节点到该图谱节点之间的连线构成的路径标记为该图谱节点与该第一图谱节点间的最短连通路径。如，对于每一个与该图谱节点s相邻的其它第一图谱节点i，第二距离di＝ds+1，第二节点权重wi＝ws＝1，把所有图谱节点s>其它第一图谱节点i标记为这两个图谱节点间的最短连通路径。
进一步地，对于每一个与第一图谱节点相邻的第二图谱节点，赋予第二图谱节点的第三距离为第二距离加1、第三节点权重为第二节点权重，并将第二图谱节点到第一图谱节点、第一图谱节点到该图谱节点之间的连线构成的路径标记为该图谱节点与该第二图谱节点间的最短连通路径。如，对于每一个与第一图谱节点i相邻的第二图谱节点j，如果第二图谱节点j没有被赋予第三距离，就赋予第三距离dj＝di+1和第三节点权重wj＝wi，把s>......>i>j标记为从s到j的一条最短连通路径。
子步骤S126，基于第一故障冗余度、第二故障冗余度以及第三故障冗余度获得量子芯片在模拟故障条件下的故障冗余度。
在本申请实施例中，量子芯片在模拟故障条件下的故障冗余度，可以在第一故障冗余度、第二故障冗余度以及第三故障冗余度则一选择，也可以组合后进行加权求和，例如可以仅选择第一故障冗余度、第二故障冗余度或者第三故障冗余度作为量子芯片在模拟故障条件下的故障冗余度，或者对第一故障冗余度和第二故障冗余度进行加权求和后获得量子芯片在模拟故障条件下的故障冗余度，或者对第一故障冗余度和第三故障冗余度进行加权求和后获得量子芯片在模拟故障条件下的故障冗余度，或者对第二故障冗余度和第三故障冗余度进行加权求和后获得量子芯片在模拟故障条件下的故障冗余度，或者对第一故障冗余度、第二故障冗余度以及第三故障冗余度进行加权求和后获得量子芯片在模拟故障条件下的故障冗余度，均应当在本申请的保护范围内。其中，故障冗余度越大，则表示量子芯片的容错率越高。
在一种可能的实施方式中，对于步骤S130，可以将目标量子算法的量子连通图谱的耦合效果参数与预设耦合指标评估条件进行匹配，获得耦合指标评估结果。例如，预设耦合指标评估条件可以是各类耦合指标标签的耦合效果参数范围，当目标量子算法的量子连通图谱的耦合效果参数与任意一个预设耦合指标评估条件匹配时，可以获得该目标量子算法的量子连通图谱的耦合指标标签，从而便于芯片设计人员参考耦合效果情况。
同时，可以将每个图谱节点的优先级参数按照大小顺序进行排序，获得优先级指标评估结果，从而便于芯片设计人员参照优先级指标评估结果来针对性地设计量子芯片中的每个量子比特的工艺过程。
此外，可以将量子芯片的故障冗余度与预设冗余度评估条件进行匹配，获得故障冗余性指标评估结果。例如，预设冗余度评估条件可以是各类冗余度标签的故障冗余度范围，当量子芯片的故障冗余度与任意一个预设冗余度评估条件匹配时，可以获得该量子芯片的冗余度标签，从而便于芯片设计人员参考故障冗余情况。
基于同一发明构思，请参阅图4，示出了本申请实施例提供的量子算法的指标评估装置110的功能模块示意图，本实施例可以根据上述的方法实施例对量子算法的指标评估装置110进行功能模块的划分。例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。比如，在采用对应各个功能划分各个功能模块的情况下，图4示出的量子算法的指标评估装置110只是一种装置示意图。其中，量子算法的指标评估装置110可以包括第一计算模块111、第二计算模块112以及确定模块113，下面分别对该量子算法的指标评估装置110的各个功能模块的功能进行详细阐述。
第一计算模块111，用于计算目标量子算法的量子连通图谱的耦合效果参数，量子连通图谱包括多个图谱节点以及两个图谱节点之间的连线，其中，图谱节点用于表示目标量子算法中的逻辑比特，连线用于表示两个逻辑比特之间的量子比特逻辑门。可以理解，该第一计算模块111可以用于执行上述步骤S110，关于该第一计算模块111的详细实现方式可以参照上述对步骤S110有关的内容。
第二计算模块112，用于计算每个图谱节点的优先级参数，以及量子芯片在模拟故障条件下的故障冗余度。可以理解，该第二计算模块112可以用于执行上述步骤S120，关于该第二计算模块112的详细实现方式可以参照上述对步骤S120有关的内容。
确定模块113，用于根据目标量子算法的量子连通图谱的耦合效果参数、每个图谱节点的优先级参数和量子芯片在模拟故障条件下的故障冗余度，确定目标量子算法的量子连通图谱的指标评估结果。可以理解，该确定模块113可以用于执行上述步骤S130，关于该确定模块113的详细实现方式可以参照上述对步骤S130有关的内容。
在一种可能的实施方式中，第一计算模块111具体用于：
计算每个图谱节点与其它图谱节点在量子芯片上的距离，以及每个图谱节点与其它图谱节点在量子连通图谱中的连线权重；
将每个图谱节点与其它图谱节点在量子芯片上的距离，与对应的其它图谱节点在量子连通图谱中的连线权重的乘积之和，确定为目标量子算法的量子连通图谱的耦合效果参数。
在一种可能的实施方式中，第一计算模块111具体用于：
计算每个图谱节点与其它图谱节点之间施加的量子比特逻辑门的数量，获得量子连通图谱中的连线权重。
在一种可能的实施方式中，第二计算模块112具体用于：
计算穿过每个图谱节点上施加的量子比特逻辑门的数量，获得每个图谱节点的优先级参数。
在一种可能的实施方式中，第二计算模块112具体用于：
在基于量子连通图谱在量子芯片上运行目标量子算法的过程中，基于预先配置的故障比特数量随机在量子芯片中加入故障比特，并检测故障比特之外的其余量子比特能否正常工作，基于检测结果获得量子芯片在模拟故障条件下的第一故障冗余度。
在一种可能的实施方式中，第二计算模块112具体用于：
对任意两个需要执行两比特门的图谱节点，获取该两个图谱节点在量子连通图谱中的所有连通路径，并计算所有连通路径的距离，分别将所有连通路径的距离求倒后进行加和运算，获得量子芯片在模拟故障条件下的第二故障冗余度。
在一种可能的实施方式中，第二计算模块112具体用于：
计算每个图谱节点与其它图谱节点在量子连通图谱中的最短连通路径；
获取穿过每个关键图谱节点的最短连通路径的总数量，作为第三故障冗余度，其中，关键图谱节点为优先级参数大于设定优先级参数的图谱节点；
基于第一故障冗余度、第二故障冗余度以及第三故障冗余度获得量子芯片在模拟故障条件下的故障冗余度。
在一种可能的实施方式中，第二计算模块112具体用于：
针对每个图谱节点，初始化赋予该图谱节点与其它图谱节点在量子连通图谱中的第一距离为0、第一节点权重为1；
对于每一个与该图谱节点相邻的其它第一图谱节点，赋予每个第一图谱节点与该图谱节点之间的第二距离为第一距离加1、第二节点权重为第一节点权重，并将第一图谱节点到该图谱节点之间的连线构成的路径标记为该图谱节点与该第一图谱节点间的最短连通路径；
对于每一个与第一图谱节点相邻的第二图谱节点，赋予第二图谱节点的第三距离为第二距离加1、第三节点权重为第二节点权重，并将第二图谱节点到第一图谱节点、第一图谱节点到该图谱节点之间的连线构成的路径标记为该图谱节点与该第二图谱节点间的最短连通路径
在一种可能的实施方式中，确定模块113具体用于：
将目标量子算法的量子连通图谱的耦合效果参数与预设耦合指标评估条件进行匹配，获得耦合指标评估结果；
将每个图谱节点的优先级参数按照大小顺序进行排序，获得优先级指标评估结果；以及
将量子芯片的故障冗余度与预设冗余度评估条件进行匹配，获得故障冗余性指标评估结果。
基于同一发明构思，请参阅图5，示出了本申请实施例提供的用于执行上述量子算法的指标评估方法的计算机终端100的结构示意框图，该计算机终端100可以包括量子算法的指标评估装置110、机器可读存储介质120和处理器130。
本实施例中，机器可读存储介质120与处理器130均位于计算机终端100中且二者分离设置。然而，应当理解的是，机器可读存储介质120也可以是独立于计算机终端100之外，且可以由处理器130通过总线接口来访问。可替换地，机器可读存储介质120也可以集成到处理器130中，例如，可以是高速缓存和/或通用寄存器。
量子算法的指标评估装置110可以包括存储在机器可读存储介质120的软件功能模块(例如图4中所示的第一计算模块111、第二计算模块112以及确定模块113)，当处理器130执行量子算法的指标评估装置110中的软件功能模块时，以实现前述方法实施例提供的量子算法的指标评估方法。
由于本申请实施例提供的计算机终端100是上述计算机终端100执行的量子算法的指标评估方法实施例的另一种实现形式，且计算机终端100可用于执行上述方法实施例提供的量子算法的指标评估方法，因此其所能获得的技术效果可参考上述方法实施例，在此不再赘述。
以上所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。通常在附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，在附图中提供的本申请的实施例的详细描述并非旨在限制本申请的保护范围，而仅仅是表示本申请的选定实施例。因此，本申请的保护范围应以权利要求的保护范围为准。此外，基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下可获得的所有其它实施例，都应属于本申请保护的范围。
Claims (10)
1.一种量子算法的指标评估方法，其特征在于，所述方法包括：
计算目标量子算法的量子连通图谱的耦合效果参数，所述量子连通图谱包括多个图谱节点以及两个图谱节点之间的连线，其中，所述图谱节点用于表示所述目标量子算法中的逻辑比特，所述连线用于表示两个所述逻辑比特之间的量子比特逻辑门；
计算每个所述图谱节点的优先级参数，以及所述量子芯片在模拟故障条件下的故障冗余度；
根据所述目标量子算法的量子连通图谱的耦合效果参数、每个图谱节点的优先级参数和所述量子芯片在模拟故障条件下的故障冗余度，确定所述目标量子算法的量子连通图谱的指标评估结果。
2.根据权利要求1所述的量子算法的指标评估方法，其特征在于，所述计算目标量子算法的量子连通图谱的耦合效果参数的步骤，包括：
计算每个所述图谱节点与其它图谱节点在量子芯片上的距离，以及每个图谱节点与其它图谱节点在所述量子连通图谱中的连线权重；
将每个图谱节点与其它图谱节点在量子芯片上的距离，与对应的其它图谱节点的连线权重的乘积之和，确定为所述目标量子算法的量子连通图谱的耦合效果参数。
3.根据权利要求1所述的量子算法的指标评估方法，其特征在于，计算所述量子芯片在模拟故障条件下的故障冗余度的步骤，包括：
在基于所述量子连通图谱在量子芯片上运行所述目标量子算法的过程中，基于预先配置的故障比特数量随机在所述量子芯片中加入故障比特，并检测所述故障比特之外的其余量子比特能否正常工作，基于检测结果获得所述量子芯片在模拟故障条件下的第一故障冗余度。
4.根据权利要求3所述的量子算法的指标评估方法，其特征在于，计算所述量子芯片在模拟故障条件下的故障冗余度的步骤，还包括：
对任意两个需要执行两比特门的图谱节点，获取该两个图谱节点在量子连通图谱中的所有连通路径，并计算所述所有连通路径的距离，分别将所述所有连通路径的距离求倒后进行加和运算，获得所述量子芯片在模拟故障条件下的第二故障冗余度。
5.根据权利要求4所述的量子算法的指标评估方法，其特征在于，所述基于所述第一故障冗余度和所述第二故障冗余度获得所述量子芯片在模拟故障条件下的故障冗余度的步骤，包括：
计算每个图谱节点与其它图谱节点在所述量子连通图谱中的最短连通路径；
获取穿过每个关键图谱节点的最短连通路径的总数量，作为第三故障冗余度，其中，所述关键图谱节点为优先级参数大于设定优先级参数的图谱节点；
基于所述第一故障冗余度、所述第二故障冗余度以及所述第三故障冗余度获得所述量子芯片在模拟故障条件下的故障冗余度。
6.根据权利要求5所述的量子算法的指标评估方法，其特征在于，所述计算每个图谱节点与其它图谱节点在所述量子连通图谱中的最短连通路径的步骤，包括：
针对每个图谱节点，初始化赋予该图谱节点与其它图谱节点在所述量子连通图谱中的第一距离为0、第一节点权重为1；
对于每一个与该图谱节点相邻的其它第一图谱节点，赋予每个第一图谱节点与该图谱节点之间的第二距离为所述第一距离加1、第二节点权重为所述第一节点权重，并将所述第一图谱节点到该图谱节点之间的连线构成的路径标记为该图谱节点与该第一图谱节点间的最短连通路径；
对于每一个与所述第一图谱节点相邻的第二图谱节点，赋予所述第二图谱节点的第三距离为所述第二距离加1、第三节点权重为所述第二节点权重，并将所述第二图谱节点到所述第一图谱节点、所述第一图谱节点到该图谱节点之间的连线构成的路径标记为该图谱节点与该第二图谱节点间的最短连通路径。
7.根据权利要求1-6中任意一项所述的量子算法的指标评估方法，其特征在于，所述根据所述目标量子算法的量子连通图谱的耦合效果参数、每个图谱节点的优先级参数和所述量子芯片在模拟故障条件下的故障冗余度，确定所述目标量子算法的量子连通图谱的指标评估结果的步骤，包括：
将目标量子算法的量子连通图谱的耦合效果参数与预设耦合指标评估条件进行匹配，获得耦合指标评估结果；
将每个图谱节点的优先级参数按照大小顺序进行排序，获得优先级指标评估结果；以及
将所述量子芯片的故障冗余度与预设冗余度评估条件进行匹配，获得故障冗余性指标评估结果。
8.一种量子算法的指标评估装置，其特征在于，所述装置包括：
第一计算模块，用于计算目标量子算法的量子连通图谱的耦合效果参数，所述量子连通图谱包括多个图谱节点以及两个图谱节点之间的连线，其中，所述图谱节点用于表示所述目标量子算法中的逻辑比特，所述连线用于表示两个所述逻辑比特之间的量子比特逻辑门；
第二计算模块，用于计算每个所述图谱节点的优先级参数，以及所述量子芯片在模拟故障条件下的故障冗余度；
确定模块，用于根据所述目标量子算法的量子连通图谱的耦合效果参数、每个图谱节点的优先级参数和所述量子芯片在模拟故障条件下的故障冗余度，确定所述目标量子算法的量子连通图谱的指标评估结果。
9.一种计算机终端，其特征在于，包括机器可读存储介质和处理器，所述机器可读存储介质中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行权利要求1-7中任意一项中所述的量子算法的指标评估方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，当所述计算机程序被计算机执行时，实现权利要求1-7中任意一项中所述的量子算法的指标评估方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011198438.7A CN114529001B (zh) | 2020-10-31 | 2020-10-31 | 量子算法的指标评估方法、装置、终端及存储介质 |
| US18/029,569 US11934919B2 (en) | 2020-09-30 | 2021-09-29 | Method, apparatus, terminal and storage medium for quantum topology graph optimization |
| PCT/CN2021/121735 WO2022068880A1 (zh) | 2020-09-30 | 2021-09-29 | 一种量子拓扑图优化方法、装置、终端及存储介质 |
| EP21874535.4A EP4224377A1 (en) | 2020-09-30 | 2021-09-29 | Quantum topology graph optimization method and apparatus, terminal, and storage medium |
| US18/434,090 US20240289663A1 (en) | 2020-09-30 | 2024-02-06 | Method, apparatus, terminal and storage medium for quantum topology graph optimization |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011198438.7A CN114529001B (zh) | 2020-10-31 | 2020-10-31 | 量子算法的指标评估方法、装置、终端及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114529001A true CN114529001A (zh) | 2022-05-24 |
| CN114529001B CN114529001B (zh) | 2024-02-06 |
Family
ID=81618987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011198438.7A Active CN114529001B (zh) | 2020-09-30 | 2020-10-31 | 量子算法的指标评估方法、装置、终端及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114529001B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024025328A1 (ko) * | 2022-07-27 | 2024-02-01 | 주식회사 큐심플러스 | 양자정보기술 시스템 설계/검증 및 사용자 이용 편의성 향상 처리 장치 및 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034133A (zh) * | 2010-12-16 | 2011-04-27 | 浙江工业大学 | 一种基于量子神经网络的多因素系统的综合评价方法 |
| CN103582949A (zh) * | 2011-06-14 | 2014-02-12 | 国际商业机器公司 | 用于量子信息处理的固定耦合量子系统的模块化阵列 |
| US20190340532A1 (en) * | 2018-05-02 | 2019-11-07 | IonQ, Inc. | Quantum computer simulator characterization |
| CN111625438A (zh) * | 2020-06-01 | 2020-09-04 | 上海海事大学 | 基于量子遗传算法的复杂系统可靠性评估方法 |
-
2020
- 2020-10-31 CN CN202011198438.7A patent/CN114529001B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034133A (zh) * | 2010-12-16 | 2011-04-27 | 浙江工业大学 | 一种基于量子神经网络的多因素系统的综合评价方法 |
| CN103582949A (zh) * | 2011-06-14 | 2014-02-12 | 国际商业机器公司 | 用于量子信息处理的固定耦合量子系统的模块化阵列 |
| US20190340532A1 (en) * | 2018-05-02 | 2019-11-07 | IonQ, Inc. | Quantum computer simulator characterization |
| CN111625438A (zh) * | 2020-06-01 | 2020-09-04 | 上海海事大学 | 基于量子遗传算法的复杂系统可靠性评估方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024025328A1 (ko) * | 2022-07-27 | 2024-02-01 | 주식회사 큐심플러스 | 양자정보기술 시스템 설계/검증 및 사용자 이용 편의성 향상 처리 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114529001B (zh) | 2024-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116109121B (zh) | 基于大数据分析的用户需求挖掘方法及系统 | |
| CN116109630B (zh) | 基于传感器采集和人工智能的图像分析方法及系统 | |
| CN114124567A (zh) | 基于大数据漏洞挖掘的云服务处理方法及人工智能系统 | |
| CN116028886A (zh) | 一种基于bim的数据处理方法、系统及云平台 | |
| Li et al. | Constraint-based causal structure learning with consistent separating sets | |
| JP7554194B2 (ja) | 訓練装置、推定装置、訓練方法、推定方法、プログラム及びコンピュータ読み取り可能な非一時的記憶媒体 | |
| CN114529001B (zh) | 量子算法的指标评估方法、装置、终端及存储介质 | |
| KR102132077B1 (ko) | 설비 데이터의 이상 정도 평가 방법 | |
| CN113946983A (zh) | 产品可靠性薄弱环节评估方法、装置和计算机设备 | |
| US8402421B2 (en) | Method and system for subnet defect diagnostics through fault compositing | |
| CN114529002B (zh) | 量子连通图谱的聚团划分方法、装置、终端及存储介质 | |
| Lê et al. | A novel variable ordering heuristic for BDD-based K-terminal reliability | |
| CN114492811B (zh) | 量子连通图谱的优化方法、装置、终端及存储介质 | |
| Jahed-Motlagh et al. | Fault tolerance and detection in chaotic computers | |
| JP2022124240A (ja) | 診断パターン生成方法及び計算機 | |
| CN114511089B (zh) | 量子连通图谱的连通度优化方法、装置、终端及存储介质 | |
| JP7410476B2 (ja) | ハードウエアトロイ検出方法、ハードウエアトロイ検出装置及びハードウエアトロイ検出用プログラム | |
| Viktoros et al. | Compact fault dictionaries for efficient sensor fault diagnosis in IoT-enabled CPSs | |
| CN114253853A (zh) | 一种基于网络谱的软件故障定位方法 | |
| Deligiannis et al. | Evaluating the Reliability of Integer Multipliers With Respect to Permanent Faults | |
| Drechsler et al. | Genetic Alogrithms in Computer Aided Design of Integrated Circuits | |
| Hahanov et al. | Similarity–Difference Analysis and Matrix Fault Diagnosis of SoC-components | |
| US7650579B2 (en) | Model correspondence method and device | |
| US20230108103A1 (en) | Fault criticality assessment using neural twins | |
| WO2023132066A1 (ja) | 分散計算方法、分散計算装置及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Kong Weicheng Inventor before: Kong Weicheng |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 230000, floor 6, E2 building, phase II, innovation industrial park, No. 2800, innovation Avenue, high tech Zone, Hefei, Anhui Province Patentee after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd. Country or region after: China Address before: 230000, floor 6, E2 building, phase II, innovation industrial park, No. 2800, innovation Avenue, high tech Zone, Hefei, Anhui Province Patentee before: ORIGIN QUANTUM COMPUTING COMPANY, LIMITED, HEFEI Country or region before: China |