CN114518950A - 一种内存管理的方法、设备及系统 - Google Patents

一种内存管理的方法、设备及系统 Download PDF

Info

Publication number
CN114518950A
CN114518950A CN202011299392.8A CN202011299392A CN114518950A CN 114518950 A CN114518950 A CN 114518950A CN 202011299392 A CN202011299392 A CN 202011299392A CN 114518950 A CN114518950 A CN 114518950A
Authority
CN
China
Prior art keywords
operator
memory
operators
allocated
exclusive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011299392.8A
Other languages
English (en)
Inventor
钱良芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202011299392.8A priority Critical patent/CN114518950A/zh
Priority to PCT/CN2021/097826 priority patent/WO2022105187A1/zh
Publication of CN114518950A publication Critical patent/CN114518950A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/52Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/52Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G06F9/526Mutual exclusion algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本申请公开了一种内存管理的方法,应用于人工智能技术领域,该方法包括获取人工智能模型的计算图,该计算图包括多个算子和至少一条边,其中,每条边用于表示多个算子中两个算子之间的输入关系或输出关系;按照多个算子中每个算子对内存需求从大到小的顺序,依次为每个算子分配内存,其中,第一算子的内存地址与第二算子的内存地址存在重叠,且第二算子不是第一算子的互斥算子,其中,第一算子的互斥算子的内存不能被第一算子复用。本申请技术方案由于可以复用非互斥算子的内存,因此可以提高已分配内存的利用率,还可以降低该计算图所占用的内存的峰值需求。

Description

一种内存管理的方法、设备及系统
技术领域
本申请涉及计算机技术领域,具体涉及一种内存管理的方法、设备及系统。
背景技术
随着互联网的发展,人工智能(artificial intelligence,AI)发展迅猛,AI模型被应用到各种产品和服务中。一般的,AI模型是采用深度神经网络或卷积神经网络进行模型构造,然后使用训练样本对构造好的模型进行训练,从而得到可以在应用场景中进行推理的AI模型的。
AI模型可以转换为计算图,一个计算图中会包括多个算子和多条边,每条边会关联两个算子,该边也用于表示所关联的两个算子之间的输入/输出关系。在AI推理过程中,端侧需要按照计算图中各算子的执行顺序逐个计算,每一个算子都有输入数据和输出数据,比如卷积算子,就是将输入的数据进行卷积计算后输出。因此,对应每一个算子都需要一块内存来存放相应的输出数据,并且这个输出数据作为下一个与之关联的算子的输入数据。若不对这些算子的内存进行管理,正在执行的算子无法获知从哪里调度输入数据,也无法确定输出数据在内存中应该存放的位置,造成数据错乱,无法完成推理,目前,针对计算图中的每一个算子都分配一块内存,造成了内存资源的浪费。
发明内容
本申请实施例提供一种内存管理的方法,用于提高内存利用率。本申请还提供了相应的装置、计算机可读存储介质、计算机程序产品等。
本申请第一方面提供一种内存管理的方法,该方法应用于人工智能技术中,该方法包括:获取人工智能模型的计算图,计算图包括多个算子和至少一条边,其中,每条边用于表示多个算子中两个算子之间的输入关系或输出关系;按照多个算子中每个算子对内存需求从大到小的顺序,依次为每个算子分配内存,其中,第一算子的内存地址与第二算子的内存地址存在重叠,且第二算子不是第一算子的互斥算子,其中第一算子的互斥算子的内存不能被第一算子复用。换句话说,在为第一算子或第二算子分配内存时,从非互斥的且已经分配内存的算子的内存中划出全部或部分内存作为第一算子或第二算子的内存。应理解的是,这里的“第一算子”和“第二算子”是为表述方便,给多个算子中的两个非互斥算子的代称。
可选地,上述第一方面中,在为多个算子分配内存前,还可以确定多个算子之间的互斥关系,也就是确定每个算子的互斥算子。
需要说明的是,前述步骤之间的顺序不以文字记载顺序为局限,比如多个算子之间的互斥关系可以是在前述分配内存之前就确定的,在分配内存的时候利用确定出来的互斥关系进行内存分配。也可以是在前述分配内存的过程中,执行到第一算子的时候再确定该第一算子的互斥算子。即,前述确定互斥算子的步骤可以是在分配内存之前执行,也可以是在分配内存的过程中执行。第一个被分配内存的算子,也就是内存需求最大的算子,可以不需要确定它的互斥算子,但它有可能在后续被确定为其它算子的互斥算子。该第一方面所提供的内存管理的方法可以由训练人工智能模型的服务器来执行,也可以由使用该人工智能模型的终端设备来执行。人工智能模型指的是服务器训练好的可以应用于推理过程的AI模型。AI模型可以是应用于智能制造、智能交通、智能家居、智能医疗、智能安防、自动驾驶,平安城市,智能终端等各领域。执行该方法的设备可以是除了是上述列举的服务器或终端设备,还可以是虚拟机(virtual machine,VM)或容器(container)。
AI模型中会包括多个计算单元,如:卷积单元、池化单元或合并单元等各种类型用于执行相应计算的单元,每个计算单元可以称为一个“算子”。AI模型的执行逻辑也就是每个计算单元执行的先后顺序。AI模型中的计算单元以及计算单元之间的输入或输出关系可以用图来表达,该图称为“计算图”。该计算图中会包括AI模型中的所有算子,在计算图中,两个算子之间的输入关系或输出关系用“边”来表示。在计算图中,通过一条边连接的两个算子具有依赖关系,该依赖关系指的是一个算子向该边连接的另一个算子输出数据,另一个算子接收该一个算子输入的数据,因此,该依赖关系也描述为两个算子具有输入关系或输出关系。
因为计算图中各算子是按顺序执行的,在执行到在后算子时,可能执行顺序在前的在前算子的内存已经清空。这样,在后算子就可以使用在前算子的全部或部分内存,但有些在前算子的内存是不能被在后算子使用的,这些内存不能被在后算子使用的在前算子就称为该在后算子的互斥算子。也可以将互斥算子理解为在内存使用上与第一算子相互排斥的算子,互斥算子的内存不能被第一算子使用。
本申请中,在为计算图中的多个算子分配内存时,按照大内存优先原则,即先为内存需求最大的算子分配内存,然后按照各算子内存需求递减的顺序,依次为计算图中的各算子分配内存。
本申请中,第一算子和第二算子的内存地址存在重叠包括部分重叠或全部重叠。若第一算子的内存需求小于第二算子的内存需求,则第二算子的内存是先于第一算子分配的。这样,在为第一算子分配内存时,若第二算子不是该第一算子的互斥算子,那么该第一算子可以使用该第二算子的内存,则可以将该第二算子的内存分配给该第一算子。因为第一算子在第二算子之后分配内存,所以第一算子的内存需求小于或等于该第二算子的内存需求。若该第一算子的内存需求与该第二算子的内存需求相同,则将该第二算子的内存全部分配给该第一算子,这样,第一算子的内存地址与该第二算子的内存地址全部重叠。若该第二算子的内存需求小于该第二算子的内存需求,则从该第二算子的内存中分出部分内存给该第一算子,这样,第一算子的内存地址与该第二算子的内存地址部分重叠。反之,若第一算子的内存需求大于第二算子的内存需求,则第一算子的内存是先于第二算子分配的。这样,在为第二算子分配内存时的执行过程可以参考上述为第一算子分配内存的执行过程进行理解,只是需要将第二算子替换为第一算子,将第一算子替换为第二算子。
由上述第一方面的方案可知,在为计算图中的算子分配内存时,可以从与该算子不互斥,且已分配内存的算子中为该算子分配内存,这样,不需要再为该算子单独申请内存,可以提高已分配内存的利用率,还可以降低该计算图所占用的内存的峰值需求。
在第一方面的一种可能的实现方式中,互斥算子包括与第一算子具有输入关系或输出关系的算子。
该种可能的实现方式中,因为通过同一条边连接的两个算子,输出数据的算子需要内存存储该输出输入,而接收数据的算子需要从输出数据的算子的内存中读取数据,并存入自己的内存中,因此,这两个算子的内存不能复用,这样,这两个具有输入关系或输出关系的算子也就成为了互斥算子。该种可能的实现方式提供的互斥算子的思想,这样,可以避免算子间在复用内存时出现互相干扰的情况。
在一种可能的实现方式中,互斥算子还包括以下两种算子中的至少一种;以下两种算子包括:计算图中与第一算子所在的第一分支并列的第二分支上的算子,以及在执行顺序上位于第一算子之前的网络输出算子,网络输出算子为与计算图中的其他算子有输入关系,且没有输出关系的算子。
该种可能的实现方式中,在计算图中经常会有并列的多个分支,并列的分支指的是从一个算子分出的多支,这些分支也可能又在另一个算子处聚合。当然,这些分支也可以不在另一算子聚合,本申请中,这些分支无论是否聚合都不影响多个分支称为并列分支。网络输出算子指的是整个计算图的输出算子。因为并列分支的算子都在各自并行执行计算过程,都会使用到内存,所以,并列分支上的算子的内存不能复用,而网络输出算子需要一直保存自己的输出结果,所以,该网络输出算子的内存也不能被其他算子复用。这样,该种可能的实现方式中,考虑到了多种互斥算子的情况,有利于提高推理过程的准确度。
在一种可能的实现方式中,上述步骤:按照多个算子中每个算子对内存需求从大到小的顺序,依次为每个算子分配内存,包括:第一算子是多个算子中内存需求最大的算子,则按照第一算子的内存需求,为第一算子申请内存。
该种可能的实现方式中,内存需求最大的算子为第一个分配内存的算子,因此,不存在复用其他算子的内存的可能性,所以,直接为该内存需求最大的算子申请内存即可。
在一种可能的实现方式中,上述步骤:按照多个算子中每个算子对内存需求从大到小的顺序,依次为每个算子分配内存,包括:第一算子不是多个算子中内存需求最大的算子,则获取已分配内存的每个算子的内存地址;从已分配内存的非互斥算子的内存中为第一算子分配内存,非互斥算子为多个算子中除第一算子的互斥算子之外的算子,非互斥算子包括第二算子。
该种可能的实现方式中,若该第一算子不是内存需求最大的算子,则说明该第一算子不是第一个分配内存的算子,这时,针对该计算图已经分配了一些内存,可以先考虑已分配的内存中是否有该第一算子可复用的内存。若已分配的内存中有该第一算子的非互斥算子的内存,则可以从该非互斥算子的内存中为该第一算子分配内存,这样,实现了对已分配内存的复用,又不会影响到内存中存储的数据,提高了内存的利用率。
在一种可能的实现方式中,上述步骤:从已分配内存的非互斥算子的内存中为第一算子分配内存,包括:已分配内存的非互斥算子的剩余内存满足第一算子的内存需求,则从非互斥算子的剩余内存中为第一算子分配对应内存需求的内存,非互斥算子的剩余内存为非互斥算子被分配的总内存或为非互斥算子的总内存中被第三算子占用后剩余的内存,所述第三算子为在第一算子之前被分配内存,且与非互斥算子不互斥的算子。
该种可能的实现方式中,因为在前分配的算子的内存需求较大,在后分配的算子的内存需求较小,所以可能会出现在前分配的一个算子的内存被多个在后分配的算子复用的情况,若该在前分配的非互斥算子的剩余内存能满足第一算子的内存需求,则可以直接分配。本申请中,在后分配内存的算子的内存可以是从一个已分配的非互斥算子的内存中分配的,也可以是从多个已分配的非互斥算子的内存中分配的,该在后分配的算子的内存可以零散分布在多个非互斥算子的内存中。这样,可以尽可能多的复用已分配的内存,进一步提高内存的利用率。
在一种可能的实现方式中,该方法还包括:已分配内存的非互斥算子的剩余内存不满足第一算子的内存需求,则将剩余内存分配给第一算子,并再为第一算子申请余量内存,余量内存的值为第一算子的内存需求与非互斥算子的剩余内存的差值。
该种可能的实现方式中,若在前分配的非互斥算子的剩余内存不能满足第一算子的内存需求,则可以先将该剩余内存分配完,再申请不足部分的内存,这样可以尽可能多的复用已分配的内存,进一步提高内存的利用率。
在一种可能的实现方式中,该方法还包括:向终端设备发送多个算子中每个算子的内存地址,每个算子的内存地址指示终端设备使用人工智能模型执行数据推理时每个算子所使用的内存。
该种可能的实现方式中,若该内存管理的过程是由用于模型训练的服务器来完成,则可以将每个算子对应的内存地址发送给该终端设备,这样,终端设备在执行推理的过程中,可以根据每个算子的内存地址使用相应的内存。该种方案可以节省终端设备为执行每个算子的内存管理所消耗的资源。
本申请第二方面提供一种内存管理的装置,该内存管理的装置具有实现上述第一方面或第一方面任意一种可能实现方式的方法的功能。该功能可以通过硬件实现,也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块,例如:获取单元和分配单元。
本申请第三方面提供一种计算机设备,该计算机设备包括至少一个处理器、存储器、输入/输出(input/output,I/O)接口以及存储在存储器中并可在处理器上运行的计算机执行指令,当计算机执行指令被处理器执行时,处理器执行如上述第一方面或第一方面任意一种可能的实现方式的方法。
本申请第四方面提供一种存储一个或多个计算机执行指令的计算机可读存储介质,当计算机执行指令被处理器执行时,处理器执行如上述第一方面或第一方面任意一种可能的实现方式的方法。
本申请第五方面提供一种存储一个或多个计算机执行指令的计算机程序产品,当计算机执行指令被处理器执行时,处理器执行如上述第一方面或第一方面任意一种可能的实现方式的方法。
本申请第六方面提供了一种芯片系统,该芯片系统包括至少一个处理器,至少一个处理器用于支持内存管理的装置实现上述第一方面或第一方面任意一种可能的实现方式中所涉及的功能。在一种可能的设计中,芯片系统还可以包括存储器,存储器,用于保存内存管理的装置必要的程序指令和数据。该芯片系统,可以由芯片构成,也可以包含芯片和其他分立器件。
本申请实施例中,在为计算图中的算子分配内存时,可以从与该算子不互斥,且已分配内存的算子中为该算子分配内存,这样,不需要再为该算子单独申请内存,可以提高已分配内存的利用率,还可以降低该计算图所占用的内存的峰值需求。
附图说明
图1是本申请实施例提供的一应用场景示意图;
图2是本申请实施例提供的另一应用场景示意图;
图3是本申请实施例提供的内存管理的方法的一实施例示意图;
图4是本申请实施例提供的一计算图的示例示意图;
图5是本申请实施例提供的一内存分配的场景示意图;
图6是本申请实施例提供的内存管理的装置的一实施例示意图;
图7是本申请实施例提供的计算机设备的一结构示意图。
具体实施方式
下面结合附图,对本申请的实施例进行描述,显然,所描述的实施例仅仅是本申请一部分的实施例,而不是全部的实施例。本领域普通技术人员可知,随着技术发展和新场景的出现,本申请实施例提供的技术方案对于类似的技术问题,同样适用。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本申请实施例提供一种内存管理的方法,用于提高内存利用率。本申请还提供了相应的装置、计算机可读存储介质、计算机程序产品等。以下分别进行详细说明。
本申请实施例中提供的内存管理方法适用于人工智能(artificialintelligence,AI)技术。
人工智能是利用数字计算机或者数字计算机控制的机器模拟、延伸和扩展人的智能,感知环境、获取知识并使用知识获得最佳结果的理论、方法、技术及应用系统。换句话说,人工智能是计算机科学的一个综合技术,它企图了解智能的实质,并生产出一种新的能以人类智能相似的方式做出反应的智能机器。人工智能也就是研究各种智能机器的设计原理与实现方法,使机器具有感知、推理与决策的功能。
人工智能是一门综合学科,涉及领域广泛,既有硬件层面的技术也有软件层面的技术。人工智能基础技术一般包括如传感器、专用人工智能芯片、云计算、分布式存储、大数据处理技术、操作/交互系统、机电一体化等技术。人工智能软件技术主要包括计算机视觉技术、语音处理技术、自然语言处理技术以及机器学习/深度学习等几大方向。
本申请实施例提供的内存管理的方法可以应用于智能制造、智能交通、智能家居、智能医疗、智能安防、自动驾驶,平安城市或智能终端等。
人工智能在各场景中的应用,通常是通过AI模型对数据进行推理来实现的。AI模型通常是在模型所有者的设备或平台(如:服务器、虚拟机(virtual machine,VM)或容器(container))中进行训练得到的,训练好的模型会以模型文件的形式存储。在模型使用者的设备(如:终端设备、服务器或边缘设备、VM或容器等)需要使用该AI模型时,可以是模型使用者的设备主动加载该AI模型的模型文件。也可以是模型所有者的设备主动发送给模型使用者的设备安装该AI模型的模型文件,然后由模型使用者的设备使用该AI模型对数据进行推理。
服务器指的是物理机。
终端设备(也可以称为用户设备(user equipment,UE))是一种具有无线收发功能的设备,可以部署在陆地上,包括室内或室外、手持或车载;也可以部署在水面上(如轮船等);还可以部署在空中(例如飞机、气球和卫星上等)。所述终端可以是手机(mobilephone)、平板电脑(pad)、带无线收发功能的电脑、虚拟现实(virtual reality,VR)终端、增强现实(augmented reality,AR)终端、工业控制(industrial control)中的无线终端、无人驾驶(self driving)中的无线终端、远程医疗(remote medical)中的无线终端、智能电网(smart grid)中的无线终端、运输安全(transportation safety)中的无线终端、智慧城市(smart city)中的无线终端、智慧家庭(smart home)中的无线终端等。
VM或容器都可以是在物理机的硬件资源上采用虚拟化的方式划分出来的虚拟化的设备。
AI模型中会包括多个计算单元,如:卷积单元、池化单元或合并单元等各种类型用于执行相应计算的单元,每个计算单元可以称为一个“算子”。AI模型的执行逻辑也就是每个计算单元执行的先后顺序。AI模型中的计算单元以及计算单元之间的输入或输出关系可以用图来表达,该图称为“计算图”。该计算图中会包括AI模型中的所有算子,在计算图中,两个算子之间的输入关系或输出关系用“边”来表示。在计算图中,通过一条边连接的两个算子具有依赖关系,该依赖关系指的是一个算子向该边上的另一个算子输出数据,另一个算子接收该一个算子输入的数据,因此,该依赖关系也描述为两个算子具有输入关系或输出关系。
因为在执行推理过程中,计算图中的每个算子都会有输出数据,这样,每个算子都需要一块内存来存放该算子的输出数据,若为每个算子都分配一块该算子所需要的内存,而这些内存也不会实时都会被使用到,无疑会造成内存资源的浪费。因此,本申请实施例提供一种内存管理的方法,可以减少内存资源的浪费,下面结合附图介绍本申请实施例提供的内存管理的方法。
本申请实施例提供的内存管理的方法可以在服务器来执行,也可以在终端设备中来执行。若在服务器来执行,则该过程可以参阅图1进行理解。若在终端设备来执行,则该过程可以参阅图2进行理解。
如图1所示,服务器对初始AI模型进行训练,会得到目标AI模型。然后,服务器会将该目标AI模型转换为计算图的形式,为计算图中的每个算子分配该算子在终端设备中所需内存,并记录每个算子所需内存的内存地址,在发送该目标AI模型时,一并将该计算图中每个算子的内存地址发送给对应的终端设备。这样,终端设备在使用该目标AI模型进行推理时,就可以使用各算子的内存地址来使用对应的内存。本申请中的算子的内存地址的范围可以使用偏移地址和地址偏移长度的方式来表示。
如图2所示,服务器对初始AI模型进行训练,会得到目标AI模型。然后,服务器将该目标AI模型发送给终端设备,终端设备接收到该目标AI模型后,将该目标AI模型转换为计算图的形式,为计算图中的每个算子分配该算子在终端设备中所需内存,并记录每个算子所需内存的内存地址。这样,终端设备在使用该目标AI模型进行推理时,就可以使用各算子的内存地址来使用对应的内存。
上述图1或图2所提供的场景,无论是服务器来管理算子的内存,还是终端设备来管理算子的内存,内存管理的过程基本是相同的,不同的是若由服务器来管理,服务器需要获取相应终端设备中可用内存空间的地址,然后再将每个算子的内存地址发送给终端设备。下面针对服务器或终端设备都会执行的管理过程进行介绍。该过程可以参阅图3进行理解。
如图3所示,本申请实施例提供的内存管理的方法的一实施例包括:
101、获取人工智能模型的计算图,计算图包括多个算子和至少一条边。
其中,每条边用于表示多个算子中两个算子之间的输入关系或输出关系。
人工智能模型可以转换为计算图的形式,人工智能模型中的计算单元为计算图中的算子,人工智能模型的各计算单元之间的关联关系为计算图中的边。
计算图可以参阅图4进行理解。如图4所示的计算图中包括8个算子,分别为算子1至算子8,图4中有多条边,每条边用于连接两个算子,表示这两个算子之间的输入关系或输出关系。如算子1和算子2之间有一条边,则表示算子1和算子2之间具有输入关系或输出关系。该图4中执行顺序是从算子1开始的,则表示算子1的输出数据会输入给算子2。
102、按照多个算子中每个算子对内存需求从大到小的顺序,依次为每个算子分配内存。
其中,第一算子的内存地址与第二算子的内存地址存在重叠,且第二算子不是第一算子的互斥算子,其中,第一算子的互斥算子的内存不能被第一算子复用。
因为计算图中各算子是按顺序执行的,在执行到在后算子时,可能执行顺序在前的在前算子的内存已经清空。这样,在后算子就可以使用在前算子的内存,但有些在前算子的内存是不能被在后算子使用的,这些内存不能被在后算子使用的在前算子就称为该在后算子的互斥算子。也可以将互斥算子理解为在内存使用上与第一算子相互排斥的算子,互斥算子的内存不能被第一算子使用。
本申请实施例中,在为计算图中的多个算子分配内存时,按照大内存优先原则,即先为内存需求最大的算子分配内存,然后按照各算子内存需求递减的顺序,依次为计算图中的各算子分配内存。
本申请实施例中,第一算子和第二算子的内存地址存在重叠包括部分重叠或全部重叠。若第一算子的内存需求小于第二算子的内存需求,则第二算子的内存是先于第一算子分配的。这样,在为第一算子分配内存时,若第二算子不是该第一算子的互斥算子,那么该第一算子可以使用该第二算子的内存,则可以将该第二算子的内存分配给该第一算子。因为第一算子在第二算子之后分配内存,所以第一算子的内存需求小于或等于该第二算子的内存需求。若该第一算子的内存需求与该第二算子的内存需求相同,则将该第二算子的内存全部分配给该第一算子,这样,第一算子的内存地址与该第二算子的内存地址全部重叠。若该第二算子的内存需求小于该第二算子的内存需求,则从该第二算子的内存中分出部分内存给该第一算子,这样,第一算子的内存地址与该第二算子的内存地址部分重叠。反之,若第一算子的内存需求大于第二算子的内存需求,则第一算子的内存是先于第二算子分配的。这样,在为第二算子分配内存时的执行过程可以参考上述为第一算子分配内存的执行过程进行理解,只是需要将第二算子替换为第一算子,将第一算子替换为第二算子。
针对上述方案,概括来说,在为第一算子或第二算子分配内存时,从非互斥的且已经分配内存的算子的内存中划出全部或部分内存作为第一算子或第二算子的内存。应理解的是,这里的“第一算子”和“第二算子”是为表述方便,给多个算子中的两个非互斥算子的代称。
需要说明的是,前述步骤之间的顺序不以文字记载顺序为局限,比如多个算子之间的互斥关系可以是在前述分配内存之前就确定的,在分配内存的时候利用确定出来的互斥关系进行内存分配。也可以是在前述分配内存的过程中,执行到第一算子的时候再确定该第一算子的互斥算子。即,前述确定互斥算子的步骤可以是在分配内存之前执行,也可以是在分配内存的过程中执行。第一个被分配内存的算子,也就是内存需求最大的算子,可以不需要确定它的互斥算子,但它有可能在后续被确定为其它算子的互斥算子。
本申请实施例中,在为计算图中的算子分配内存时,可以从与该算子不互斥,且已分配内存的算子中为该算子分配内存,这样,不需要再为该算子单独申请内存,可以提高已分配内存的利用率,还可以降低该计算图所占用的内存的峰值需求。
上述步骤102中会为第一算子确定互斥算子。该互斥算子可以包括三种类型,下面分别进行介绍。
1、互斥算子包括与第一算子具有输入关系或输出关系的算子。
该种情况中,通过同一条边连接的两个算子互为互斥算子。如图4中,算子1与算子2互为互斥算子,算子2与算子3互为互斥算子,算子2与算子4互为互斥算子,算子2与算子5互为互斥算子,算子3与算子6互为互斥算子,算子4与算子7互为互斥算子,算子6与算子7互为互斥算子,算子6与算子8互为互斥算子。
2、计算图中与第一算子所在的第一分支并列的第二分支上的算子。
在计算图中经常会有并列的多个分支,并列的分支指的是从一个算子分出的多支,这些分支也可能又在另一个算子出聚合,如图4中的算子2与算子7之间包含两个并列的分支,一个分支上包含算子3和算子6,另一个分支上包括算子4。当然,这些分支也可以不在另一算子聚合,这些分支无论是否聚合都不影响多个分支称为并列分支。如图4中,节点5也可以为算子3和算子6,或者,算子4的并列分支。
这样,在图4所示的示例中,算子3与算子4互为互斥算子,算子6与算子4互为互斥算子,算子5与算子3互为互斥算子,算子5与算子4互为互斥算子,算子5与算子6互为互斥算子。
3、在执行顺序上位于第一算子之前的网络输出算子,网络输出算子为与计算图中的其他算子有输入关系,且没有输出关系的算子。
本申请实施例中,网络输出算子指的是整个计算图的输出算子。如图4中的算子5和算子8都为网络输出算子。
图4所示的计算图从算子1开始执行,执行到算子2时,该算子2有三个输出,分别输出给算子3、算子4和算子5,算子3还会将输出数据传递给算子6,算子4还会将输出数据传递给算子7,而算子5没有再连接其他算子了,不需要再向其他算子输出数据,则该算子5对应的内存需要保存该算子5的输出数据,为了避免该算子5的输出数据被其他算子覆盖,则在算子5之后被执行的算子不能再使用该算子5对应的内存。在图4中,在算子5之后被执行的算子有算子6、算子7和算子8,因此,该算子6、算子7和算子8都不能使用该算子5的内存,则该算子6、算子7和算子8的互斥算子都包括算子5。
在图4所示的场景中,若满足上述三个类型的条件,经上述分析,图4中8个算子的互斥算子可以参阅表1进行理解。
表1:第一算子的互斥算子
第一算子 互斥算子
算子1 算子2
算子2 算子1、算子3、算子4、算子5
算子3 算子2、算子4、算子5、算子6
算子4 算子2、算子3、算子5、算子6、算子7
算子5 算子2、算子3、算子4、算子6、算子7、算子8
算子6 算子3、算子4、算子5、算子7
算子7 算子4、算子5、算子6、算子8
算子8 算子7、算子5
在确定计算图中各算子的互斥算子后,可以先按照计算图中各算子的内存需求对各算子进行排序。图4中8个算子的内存需求可以参表2的示例进行理解。
表2:算子的内存需求
算子名称 内存需求(兆:M)
算子1 5
算子2 10
算子3 8
算子4 20
算子5 2
算子6 6
算子7 15
算子8 3
由该表2所示例的各算子的内存需求可知,8个算子的内存需求从大到小的顺序排序为:算子4(20M)>算子7(15M)>算子2(10M)>算子3(8M)>算子6(6M)>算子1(5M)>算子8(3M)>算子5(2M)。
接下来可以按照该排序为8个算子依次分配内存。若所要分配内存的第一算子为计算图中内存需求最大的算子,如:上述算子4,则表示该第一算子是该计算图中第一个分配内存的算子,那么目前该计算图对应的内存池中的内存量为0,则直接为该第一算子分配内存即可。如图5中,为该算子4分配20M内存。算子4分配内存后,记录该算子4的内存地址。
若所要分配内存的第一算子不是计算图中内存需求最大的算子,则获取已分配内存的每个算子的内存地址;从已分配内存的非互斥算子的内存中为第一算子分配内存,非互斥算子为多个算子中除第一算子的互斥算子之外的算子,非互斥算子包括第二算子。
本申请实施例中,若已分配内存的非互斥算子的剩余内存满足第一算子的内存需求,则从非互斥算子的剩余内存中为第一算子分配对应内存需求的内存,非互斥算子的剩余内存为非互斥算子被分配的总内存或为非互斥算子的总内存中被第三算子占用后剩余的内存,第三算子为在第一算子之前被分配内存,且与非互斥算子不互斥的算子。
本申请实施例中,若已分配内存的非互斥算子的剩余内存不满足第一算子的内存需求,则将剩余内存分配给第一算子,并再为第一算子申请余量内存,余量内存的值为第一算子的内存需求与非互斥算子的剩余内存的差值。
结合上述图4中的8个算子,算子4分配完20M内存后,会继续为排序在第二位的算子7分配内存。如图5所示,这时,内存池中已有为算子4分配的20M内存。结合表1可以确定,算子7与算子4互为互斥算子,则该算子7不能使用该算子4的20M内存,需要再为该算子7分配所需的15M内存。算子7分配内存后,记录该算子7的内存地址。
接下来为排序在第三位的算子2分配内存。如图5所示,这时,内存池中已有为算子4和算子7分配的35M内存。结合表1可以确定,算子2的互斥算子包括算子4,但不包括算子7,则可以从算子7中为该算子2分配所需的10M内存。这时只需要获取算子4和算子7的内存地址,然后排除算子2的互斥算子4的内存地址,根据算子7的内存地址为该算子2分配相应的内存即可,并记录该算子2的内存地址。
接下来为排序在第四位的算子3分配内存。如图5所示,这时,内存池中已有为算子4和算子7分配的35M内存,算子2的复用算子7中的10M内存。结合表1可以确定,算子3的互斥算子包括算子4和算子2,但不包括算子7,目前算子7中已有10M内存被算子2复用,只有5M内存空余,而算子3的内存需求是8M,还有3M不足,这时,可以再为该算子3申请3M内存,并记录该算子3包括算子7中的5M以及新申请的3M的内存地址,这样,内存池中就有38M内存。
接下来为排序在第五位的算子6分配内存。如图5所示,这时,内存池中已有38M内存。结合表1可以确定,算子6的互斥算子包括已分配内存的算子3、算子4和算子7,不包括已分配内存的算子2,但该算子2的内存复用的是算子7的内存,所以,目前内存池的38M内存中没有该算子6的非互斥算子的内存,需要另外为该算子6申请6M内存,并记录该算子6的内存地址,申请该6M内存后,该内存池中的内存为44M。
接下来为排序在第六位的算子1分配内存。如图5所示,这时,内存池中已有44M内存。结合表1可以确定,算子1的互斥算子只有算子2,可以从已分配的其他非互斥算子的内存中为该算子1分配内存,如:从算子1中为该算子1分配5M内存,并记录该算子1的内存地址。因为采用复用算子4的内存方式分配的内存,所以内存池中的内存还为44M。
接下来为排序在第七位的算子8分配内存。如图5所示,这时,内存池中已有44M内存。结合表1可以确定,算子8的互斥算子有7和算子5,目前内存池中已分配内存的互斥算子只有算子7,则可以为该算子8从其他非互斥算子中分配3M内存,如从算子4的内存中为该算子8分配3M内存。图5中所示的是在算子4中排除算子1的内存的一段为该算子8分配的3M内存,因为算子1和算子8不是互斥算子,所以,也可以在算子1复用的5M内存中为该算子8分配3M内存。为该算子8分配内存后,记录该算子8的内存地址,因为采用复用算子4的内存方式分配的内存,所以内存池中的内存还为44M。
接下来为排序在第八位的算子5分配内存。如图5所示,这时,内存池中已有44M内存。结合表1可以确定,算子5的互斥算子有算子2、算子3、算子4、算子6、算子7、算子8,只有算子1不是该算子5的互斥算子,但该算子1复用的是算子4的内存,因此,需要再为该算子5申请2M内存,申请2M内存后,记录该算子5的内存地址,这时,该内存池中的内存为46M。
由上述图4到图5的场景可知,该计算图中8个算子的内存总需求=20+15+10+8+6+5+3+2=69M,但采用本申请复用非互斥算子的内存的方式只需要46M内存就可以完成该计算图中各算子的内存分配,由此可见,本申请实施例提供的内存管理的方法,可以很大程度上提高内存的利用率,而且,还可以降低该计算图所占用的内存的峰值需求。
若上述图3至图5的过程是在服务器执行,则该服务器还会执行如下步骤:向终端设备发送多个算子中每个算子的内存地址,每个算子的内存地址指示终端设备使用人工智能模型执行数据推理时每个算子所使用的内存。
在上述每个算子的内存地址都确定后,在使用该AI模型执行数据推理的过程中,就针对每个算子都可以使用该算子对应的内存地址去使用该算子对应的内存,有效避免了推理过程中出现数据错乱的问题。
以上介绍了本申请实施例提供的内存管理的方法,下面结合附图介绍本申请实施例提供的内存管理的装置。
如图6所示,本申请实施例提供的内存管理的装置20的一实施例包括:
获取单元201,用于获取人工智能模型的计算图,计算图包括多个算子和至少一条边,其中,每条边用于表示多个算子中两个算子之间的输入关系或输出关系。
分配单元202,用于按照多个算子中每个算子对内存需求从大到小的顺序,依次为每个算子分配内存,其中,第一算子的内存地址与第二算子的内存地址存在重叠,且第二算子不是第一算子的互斥算子,其中,第一算子的互斥算子的内存不能被第一算子复用。
本申请实施例中,在为计算图中的算子分配内存时,可以从与该算子不互斥,且已分配内存的算子中为该算子分配内存,这样,不需要再为该算子单独申请内存,可以提高已分配内存的利用率,还可以降低该计算图所占用的内存的峰值需求。可选地,该装置20还可以包括确定单元203,该确定单元203,用于确定多个算子中每个算子的互斥算子。
可选地,互斥算子包括与第一算子具有输入关系或输出关系的算子。
可选地,互斥算子还包括以下两种算子中的至少一种;以下两种算子包括:计算图中与第一算子所在的第一分支并列的第二分支上的算子,以及在执行顺序上位于第一算子之前的网络输出算子,网络输出算子为与计算图中的其他算子有输入关系,且没有输出关系的算子。
可选地,分配单元202,用于若第一算子是多个算子中内存需求最大的算子,则按照第一算子的内存需求,为第一算子申请内存。
可选地,分配单元202,用于若第一算子不是多个算子中内存需求最大的算子,则获取已分配内存的每个算子的内存地址;从已分配内存的非互斥算子的内存中为第一算子分配内存,非互斥算子为多个算子中除第一算子的互斥算子之外的算子,非互斥算子包括第二算子。
可选地,分配单元202,用于若已分配内存的非互斥算子的剩余内存满足第一算子的内存需求,则从非互斥算子的剩余内存中为第一算子分配对应内存需求的内存,非互斥算子的剩余内存为非互斥算子被分配的总内存或为非互斥算子的总内存中被第三算子占用后剩余的内存,第三算子为在第一算子之前被分配内存,且与非互斥算子不互斥的算子。
可选地,分配单元202,还用于若已分配内存的非互斥算子的剩余内存不满足第一算子的内存需求,则将剩余内存分配给第一算子,并再为第一算子申请余量内存,余量内存的值为第一算子的内存需求与非互斥算子的剩余内存的差值。
可选地,发送单元204,用于向终端设备发送多个算子中每个算子的内存地址,每个算子的内存地址指示终端设备使用人工智能模型执行数据推理时每个算子所使用的内存。
以上所描述的内存管理的装置20可以参阅前述方法实施例部分的相应描述进行理解,此处不做重复赘述。
图7所示,为本申请的实施例提供的计算机设备30的一种可能的逻辑结构示意图。计算机设备30包括:处理器301、通信接口302、存储器303以及总线304。处理器301、通信接口302以及存储器303通过总线304相互连接。在本申请的实施例中,处理器301用于对计算机设备30的动作进行控制管理,例如,处理器301用于执行图2至图5的方法实施例中101至102的步骤,通信接口302用于支持计算机设备30进行通信。存储器303,用于存储计算机设备30的程序代码和数据。
其中,处理器301可以是中央处理器单元,通用处理器,数字信号处理器,专用集成电路,现场可编程门阵列或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框,模块和电路。处理器301也可以是实现计算功能的组合,例如包含一个或多个微处理器组合,数字信号处理器和微处理器的组合等等。总线304可以是外设部件互连标准(PeripheralComponent Interconnect,PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture,EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示,图7中仅用一条粗线表示,但并不表示仅有一根总线或一种类型的总线。
在本申请的另一实施例中,还提供一种计算机可读存储介质,计算机可读存储介质中存储有计算机执行指令,当设备的处理器执行该计算机执行指令时,设备执行上述图2至图5中内存管理的方法。
在本申请的另一实施例中,还提供一种计算机程序产品,该计算机程序产品包括计算机执行指令,该计算机执行指令存储在计算机可读存储介质中;当设备的处理器执行该计算机执行指令时,设备执行上述图2至图5中内存管理的方法。
在本申请的另一实施例中,还提供一种芯片系统,该芯片系统包括处理器,该处理器用于支持内存管理的装置实现上述图2至图5中内存管理的方法。在一种可能的设计中,芯片系统还可以包括存储器,存储器,用于保存内存管理的装置必要的程序指令和数据。该芯片系统,可以由芯片构成,也可以包含芯片和其他分立器件。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请实施例的范围。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统、装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请实施例所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请实施例各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请实施例各个实施例方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上,仅为本申请实施例的具体实施方式,但本申请实施例的保护范围并不局限于此。

Claims (12)

1.一种内存管理的方法,其特征在于,包括:
获取人工智能模型的计算图,所述计算图包括多个算子和至少一条边,其中,每条边用于表示所述多个算子中两个算子之间的输入关系或输出关系;
按照所述多个算子中每个算子对内存需求从大到小的顺序,依次为所述每个算子分配内存,其中,第一算子的内存地址与第二算子的内存地址存在重叠,且所述第二算子不是所述第一算子的互斥算子,其中,所述第一算子的互斥算子的内存不能被所述第一算子复用。
2.根据权利要求1所述的方法,其特征在于,所述第一算子的互斥算子包括与所述第一算子具有输入关系或输出关系的算子。
3.根据权利要求2所述的方法,其特征在于,所述互斥算子还包括以下两种算子中的至少一种;
所述计算图中与所述第一算子所在的第一分支并列的第二分支上的算子,以及在执行顺序上位于所述第一算子之前的网络输出算子,所述网络输出算子为与所述计算图中的其他算子有输入关系,且没有输出关系的算子。
4.根据权利要求1-3任一项所述的方法,其特征在于,所述按照所述多个算子中每个算子对内存需求从大到小的顺序,依次为所述每个算子分配内存,包括:
所述第一算子是所述多个算子中内存需求最大的算子,则按照所述第一算子的内存需求,为所述第一算子申请内存。
5.根据权利要求1-3任一项所述的方法,其特征在于,所述按照所述多个算子中每个算子对内存需求从大到小的顺序,依次为所述每个算子分配内存,包括:
所述第一算子不是所述多个算子中内存需求最大的算子,则获取已分配内存的每个算子的内存地址;
从已分配内存的非互斥算子的内存中为所述第一算子分配内存,所述非互斥算子为所述多个算子中除所述第一算子的互斥算子之外的算子,所述非互斥算子包括所述第二算子。
6.根据权利要求5所述的方法,其特征在于,所述从已分配内存的非互斥算子的内存中为所述第一算子分配内存,包括:
所述已分配内存的非互斥算子的剩余内存满足所述第一算子的内存需求,则从所述非互斥算子的剩余内存中为所述第一算子分配对应内存需求的内存,所述非互斥算子的剩余内存为所述非互斥算子被分配的总内存或为所述非互斥算子的总内存中被第三算子占用后剩余的内存,所述第三算子为在所述第一算子之前被分配内存,且与所述非互斥算子不互斥的算子。
7.根据权利要求6所述的方法,其特征在于,所述方法还包括:
所述已分配内存的非互斥算子的剩余内存不满足所述第一算子的内存需求,则将所述剩余内存分配给所述第一算子,并再为所述第一算子申请余量内存,所述余量内存的值为所述目标算子的内存需求与所述非互斥算子的剩余内存的差值。
8.根据权利要求1-5任一项所述的方法,其特征在于,所述方法还包括:
向终端设备发送所述多个算子中每个算子的内存地址,所述每个算子的内存地址指示所述终端设备使用所述人工智能模型执行数据推理时所述每个算子所使用的内存。
9.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被一个或多个处理器执行时实现如权利要求1-8任一项所述的方法。
10.一种计算设备,其特征在于,包括一个或多个处理器和存储有计算机程序的计算机可读存储介质;
所述一个或多个处理器与所述计算机可读存储介质耦合,所述计算机程序被所述一个或多个处理器执行时实现如权利要求1-8任一项所述的方法。
11.一种芯片系统,其特征在于,包括一个或多个处理器,所述一个或多个处理器被调用用于执行如权利要求1-8任一项所述的方法。
12.一种计算机程序产品,其特征在于,包括计算机程序,所述计算机程序当被一个或多个处理器执行时用于实现如权利要求1-8任一项所述的方法。
CN202011299392.8A 2020-11-18 2020-11-18 一种内存管理的方法、设备及系统 Pending CN114518950A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011299392.8A CN114518950A (zh) 2020-11-18 2020-11-18 一种内存管理的方法、设备及系统
PCT/CN2021/097826 WO2022105187A1 (zh) 2020-11-18 2021-06-02 一种内存管理的方法、设备及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011299392.8A CN114518950A (zh) 2020-11-18 2020-11-18 一种内存管理的方法、设备及系统

Publications (1)

Publication Number Publication Date
CN114518950A true CN114518950A (zh) 2022-05-20

Family

ID=81595016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011299392.8A Pending CN114518950A (zh) 2020-11-18 2020-11-18 一种内存管理的方法、设备及系统

Country Status (2)

Country Link
CN (1) CN114518950A (zh)
WO (1) WO2022105187A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023168855A1 (zh) * 2022-03-11 2023-09-14 奥比中光科技集团股份有限公司 一种内存分配方法、部署方法及相关装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115495248B (zh) * 2022-10-26 2023-09-15 上海燧原科技有限公司 一种推理卡的内存分配方法、装置、电子设备及存储介质
CN116700996B (zh) * 2023-08-04 2023-11-07 北京燧原智能科技有限公司 一种神经网络的内存分配方法、装置、设备及介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110378413A (zh) * 2019-07-17 2019-10-25 Oppo广东移动通信有限公司 神经网络模型处理方法、装置以及电子设备
CN111259205B (zh) * 2020-01-15 2023-10-20 北京百度网讯科技有限公司 一种图数据库遍历方法、装置、设备及存储介质
CN111488221B (zh) * 2020-06-29 2020-10-09 北京一流科技有限公司 静态网络中的内存空间预配系统及其方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023168855A1 (zh) * 2022-03-11 2023-09-14 奥比中光科技集团股份有限公司 一种内存分配方法、部署方法及相关装置

Also Published As

Publication number Publication date
WO2022105187A1 (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
CN114518950A (zh) 一种内存管理的方法、设备及系统
US11580367B2 (en) Method and system for processing neural network
CN111984400B (zh) 神经网络的内存分配方法及装置
CN112465146B (zh) 一种量子与经典混合云平台以及任务执行方法
CN109447253B (zh) 显存分配的方法、装置、计算设备及计算机存储介质
CN111865644B (zh) 一种计算资源的推荐方法、装置、电子设备及存储介质
CN112035238A (zh) 任务调度处理方法、装置、集群系统及可读存储介质
CN109783157A (zh) 一种算法程序加载的方法及相关装置
CN114595058A (zh) 基于gpu资源的模型训练方法和装置、电子设备和存储介质
CN113051054A (zh) 调度人工智能平台资源的方法、设备和计算机可读存储介质
CN109784484A (zh) 神经网络加速方法、装置、神经网络加速芯片及存储介质
CN111625358B (zh) 一种资源分配方法、装置、电子设备及存储介质
CN106529679B (zh) 一种机器学习方法及系统
CN109788061B (zh) 计算任务部署方法及装置
CN113412493A (zh) 基于推理引擎的计算资源分配方法、装置和计算机设备
US11593686B2 (en) Methods, systems and apparatus to improve deep learning resource efficiency
CN114064561A (zh) 数据处理方法、装置、芯片及介质
CN112948084A (zh) 任务调度方法及系统
CN115129459A (zh) 一种内存管理的方法及设备
CN116710930A (zh) 执行程序的编译方法、芯片、电子设备及计算机可读存储介质
CN113840169A (zh) 一种视频处理方法、装置、计算设备和存储介质
CN116881016B (zh) 服务器进程的处理方法及装置、存储介质及电子设备
CN112862085B (zh) 存储空间优化方法及装置
CN118012631B (zh) 一种算子执行方法、处理设备、存储介质及程序产品
CN112948061A (zh) Pod的调度方法、装置、存储介质及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination