CN114499539A - 一种码率兼容的多元ldpc码比特级打孔方法 - Google Patents
一种码率兼容的多元ldpc码比特级打孔方法 Download PDFInfo
- Publication number
- CN114499539A CN114499539A CN202210021026.9A CN202210021026A CN114499539A CN 114499539 A CN114499539 A CN 114499539A CN 202210021026 A CN202210021026 A CN 202210021026A CN 114499539 A CN114499539 A CN 114499539A
- Authority
- CN
- China
- Prior art keywords
- punching
- bit
- matrix
- nodes
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明公开了电子通讯技术领域的一种码率兼容的多元LDPC码比特级打孔方法,包括以下步骤:获取迭代次数,并根据迭代次数对二元镜像矩阵的变量节点分组处理;提取分组变量节点的比特位与符号位,输出打孔变量节点的位置,本发明不仅有效地降低了误码率,并且在提高多元LDPC码码率的同时,增强了译码效果,具有译码时打孔节点的信息恢复错误概率低、误码率低等优点。
Description
技术领域
本发明涉及电子通讯技术领域,特别是涉及一种码率兼容的多元LDPC码比特级打孔方法。
背景技术
随着大规模集成电路技术的快速发展,在硬件设备方面,无线通信系统的处理速度越来越快,并且比较接近香农容量限的先进信道编码技术得到了广泛应用。纠错码是提高通信质量的主要方法之一,主要包括Turbo码、BCH码、LDPC码等,其中LDPC码的译码复杂度较低,在长码性能下更加逼近香农容量限。多元LDPC码具有抗突发性强、纠错能力强、译码时延小的特点,使得多元LDPC码相对于二元更加适合高速传输的高阶调制系统。
随着研究的深入,现有技术中在信道环境多变的时变信道上经常使用LDPC码,此时,采用固定不变的码率并不能达到所需的通信质量;为了适应不用的信道环境,码率兼容的提出能使一个通信系统在只使用一组编码器和译码器的情况下可以支持不同码率的信道编码的传输,而常见的LDPC码的码率兼容设计主要为缩短与打孔。
但本申请发明人在实现本申请实施例中发明技术方案的过程中,发现上述技术至少存在如下技术问题:
而打孔的含义就是通过对部分校验位作删余处理,从而提高码率,并使参与传输的码字长度变短,对于多元LDPC码而言,目前的打孔算法大部分是基于符号级打孔,即变量节点的信息全部被打孔,在译码时打孔节点的信息恢复错误概率较高,误码率也会较高。本文对此提出了一种比特级打孔算法,并仿真验证了该算法的有效性。
基于此,本发明设计了一种码率兼容的多元LDPC码比特级打孔方法,以解决上述问题。
发明内容
为了解决目前背景技术提及的技术问题,本发明的目的是提供一种码率兼容的多元LDPC码比特级打孔方法。
为了实现上述目的,本发明采用如下技术方案:
一种码率兼容的多元LDPC码比特级打孔方法,包括以下步骤:
获取迭代次数,并根据迭代次数对二元镜像矩阵的变量节点分组处理;
提取分组变量节点的比特位与符号位,输出打孔变量节点的位置。
优选的,所述根据迭代次数对二元镜像矩阵的变量节点分组处理包括:
采集多元校验矩阵,将多元校验矩阵对二进制镜像矩阵进行转换;
将经过预定次数迭代恢复信息的变量节点存入集合Gk;
采集打孔变量节点个数,并从集合Gk中选出打孔变量节点数对应的打孔变量节点。
优选的,所述将多元校验矩阵对二进制镜像矩阵进行转换包括:
设定系数取自GF(2)的预定次数本原多项式,根据单位矩阵获取本原多项式的伴随矩阵,进一步的根据伴随矩阵得出多元校验矩阵在预定次数下的二进制镜像矩阵。
优选的,所述将经过预定次数迭代恢复信息的变量节点存入集合Gk包括:
查找未被选择的校验节点中最小有效行重的行的集合Ω;
查找集合Ω中至少一列最小有效行重的行的集合Ω*;
查找x∈Ω*中非零位置最小列重的列y;
根据x,y建立有序对,更新并判断未被选择的校验节点数据。
优选的,所述更新并判断未被选择的校验节点数据包括:
判断多元校验矩阵是否为全零矩阵,若为全零矩阵则结束算法;
判断未被选择的校验节点是否为空集,若为空集,则更新未被选择的校验节点集合;若不为空集,进行下一次迭代计算,得到变量节点集合。
优选的,所述提取分组变量节点的比特位,输出打孔变量节点的位置包括:
根据a=round(s/m)确定符号位a;
若mod(s,m)=0,比特位b=m,否则比特位b=m-1;
根据符号位和比特位得到打孔变量节点的具体位置V(a×b)。
优选的,所述从集合Gk中选出打孔变量节点数对应的打孔变量节点包括:
从变量节点集合中选取打孔变量节点,判断需打孔变量节点的个数是否超出变量节点集合,若超出,则继续选择打孔节点,直至选择需打孔变量节点相应的打孔节点个数。
本发明实施例中提供的一个或多个技术方案,至少具有如下技术效果或优点:
1、本发明不仅有效地降低了误码率,并且在提高多元LDPC码码率的同时,增强了译码效果;
2、本发明通过在只需要一对编译码器的情况下,可以实现低码率到高码率的任意变化,同时在保证满足系统性能的情况下,不增加系统的复杂度;
综上所述,本发明具有译码时打孔节点的信息恢复错误概率低、误码率低等优点。
附图说明
以下结合附图和具体实施方式来进一步详细说明本发明:
图1为本发明打孔方法的流程框架图;
图2为本发明码长256矩阵打孔对比图;
图3为本发明码长576矩阵打孔对比图。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式,熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
实施例一
本发明提供一种技术方案:一种码率兼容的多元LDPC码比特级打孔方法,包括以下步骤:
获取迭代次数,并根据迭代次数对二元镜像矩阵的变量节点分组处理;
提取分组变量节点的比特位与符号位,输出打孔变量节点的位置。
通过上述步骤不难发现,本发明的比特级打孔算法包括两部分,即首先根据迭代次数对二元镜像矩阵的变量节点进行分组,其次确定分组变量节点的比特位从而输出打孔变量节点的位置,从而实现了在只需要一对编译码器的情况下,可以实现低码率到高码率的任意变化,同时在保证满足系统性能的情况下,不增加系统的复杂度。
为了实现对二元镜像距离的变量节点分组,所述根据迭代次数对二元镜像矩阵的变量节点分组处理包括:
采集多元校验矩阵,将多元校验矩阵对二进制镜像矩阵进行转换;
将经过预定次数迭代恢复信息的变量节点存入集合Gk;
采集打孔变量节点个数,并从集合Gk中选出打孔变量节点数对应的打孔变量节点。
在本实施例中,通过利用输入M×N的多元校验矩阵H实现对二进制镜像矩阵HB的转换,并根据迭代次数,将经过k次迭代恢复信息的变量节点存入集合Gk,根据打孔节点个数Np从集合G中选出前Np个打孔变量节点。
再具体的说,所述将多元校验矩阵对二进制镜像矩阵进行转换包括:
设定系数取自GF(2)的预定次数本原多项式,根据单位矩阵获取本原多项式的伴随矩阵,进一步的根据伴随矩阵得出多元校验矩阵在预定次数下的二进制镜像矩阵。
在本实施例中,假设f(x)=a0+a1x+a2x2+L+xm是一个次数为m的本原多项式,并且其系数全部取自GF(2),根据det(B-Ix)=f(x)(其中I为单位矩阵)可以求出本原多项式的伴随矩阵B:
则多元校验矩阵H的Mm×Nm二进制镜像矩阵HB为:
紧接着,所述将经过预定次数迭代恢复信息的变量节点存入集合Gk包括:
查找未被选择的校验节点中最小有效行重的行的集合Ω;
查找集合Ω中至少一列最小有效行重的行的集合Ω*;
查找x∈Ω*中非零位置最小列重的列y;
根据x,y建立有序对,更新并判断未被选择的校验节点数据。
本实施例中,初始化R∞,G∞,Gk(其中R∞为未被选择的校验节点,G∞为未被打孔的变量节点,Gk为经过k次迭代恢复信息的变量节点);查找R∞中有效行重最小的行的集合Ω;在Ω中查找至少存在一列最小有效列重的行的集合Ω*;查找x∈Ω*中非零位置最小列重的列y;根据x,y建立有序对O;从中选择S(v)最小的作为序列对(c,v);更新R∞,G∞,Gk和H。
进一步的,所述更新并判断未被选择的校验节点数据包括:
判断多元校验矩阵是否为全零矩阵,若为全零矩阵则结束算法;
判断未被选择的校验节点是否为空集,若为空集,则更新未被选择的校验节点集合;若不为空集,进行下一次迭代计算,得到变量节点集合。
在本实施例中,根据更新得到的R∞,G∞,Gk和H;若H为全零矩阵则结束算法;若R∞为空集,更新集合R∞,若R∞不为空集,k=k+1进行下一次迭代计算;至此可以得到一个变量节点的集合G={G1 G2 G3 L Gk}。
优选的,所述从集合Gk中选出打孔变量节点数对应的打孔变量节点包括:
从变量节点集合中选取打孔变量节点,判断需打孔变量节点的个数是否超出变量节点集合,若超出,则继续选择打孔节点,直至选择需打孔变量节点相应的打孔节点个数。
在本实施例中,先从集合G1中选取打孔变量节点,若Np>G,则从集合G2继续选取打孔节点,依次类推,直至选出Np个打孔节点。
作为优选,所述提取分组变量节点的比特位,输出打孔变量节点的位置包括:
根据a=round(s/m)确定符号位a;
若mod(s,m)=0,比特位b=m,否则比特位b=m-1;
根据符号位和比特位得到打孔变量节点的具体位置V(a×b)。
本实施例中,根据选出的打孔变量节点的位置s,实现对所需打孔的比特节点位置的计算。
本发明的一种码率兼容的多元LDPC码比特级打孔方法,如图1所示,其具体实施过程如下:
步骤1:输入M×N的多元校验矩阵H及需打孔变量节点的个数Np
步骤2:将多元校验矩阵H转换为二进制镜像矩阵HB,具体实施方案为:假设f(x)=a0+a1x+a2x2+L+xm是一个次数为m的本原多项式,并且其系数全部取自GF(2),根据det(B-Ix)=f(x)(其中I为单位矩阵)可以求出本原多项式的伴随矩阵B
则多元校验矩阵H的Mm×Nm二进制镜像矩阵HB为
步骤3:根据迭代次数,将经过k次迭代恢复信息的变量节点存入集合Gk,具体为初始化R∞,G∞,Gk(其中R∞为未被选择的校验节点,G∞为未被打孔的变量节点,Gk为经过k次迭代恢复信息的变量节点);查找R∞中有效行重最小的行的集合Ω;在Ω中查找至少存在一列最小有效列重的行的集合Ω*;查找x∈Ω*中非零位置最小列重的列y;根据x,y建立有序对O;从中选择S(v)最小的作为序列对(c,v);更新R∞,G∞,Gk和H;若H为全零矩阵则结束算法;若R∞为空集,更新集合R∞,若R∞不为空集,k=k+1进行下一次迭代计算;至此可以得到一个变量节点的集合G={G1 G2 G3 L Gk}。
步骤4:根据打孔节点个数Np从集合G中选出前Np个打孔变量节点,具体实施方案为先从集合G1中选取打孔变量节点,若Np>G,则从集合G2继续选取打孔节点,依次类推,直至选出Np个打孔节点。
步骤5:根据选出的打孔变量节点的位置s计算出所需打孔的比特节点位置,具体实施方案为:根据a=round(s/m)确定符号位a;若mod(s,m)=0,比特位b=m,否则比特位b=m-1;根据符号位和比特位得到打孔变量节点的具体位置V(a×b)。
需要说明的是,如图2所示,码长256矩阵在码率提高为0.55、0.6、0.65后,本发明对比其他结果性能明显得到提高;如图3所示,码长576矩阵在码率提高为0.6、0.7、0.78后,本发明对比其他结果性能明显得到提高。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (7)
1.一种码率兼容的多元LDPC码比特级打孔方法,其特征在于,包括以下步骤:
获取迭代次数,并根据迭代次数对二元镜像矩阵的变量节点分组处理;
提取分组变量节点的比特位与符号位,输出打孔变量节点的位置。
2.根据权利要求1所述的一种码率兼容的多元LDPC码比特级打孔方法,其特征在于,所述根据迭代次数对二元镜像矩阵的变量节点分组处理包括:
采集多元校验矩阵,将多元校验矩阵对二进制镜像矩阵进行转换;
将经过预定次数迭代恢复信息的变量节点存入集合Gk;
采集打孔变量节点个数,并从集合Gk中选出打孔变量节点数对应的打孔变量节点。
3.根据权利要求2所述的一种码率兼容的多元LDPC码比特级打孔方法,其特征在于,所述将多元校验矩阵对二进制镜像矩阵进行转换包括:
设定系数取自GF(2)的预定次数本原多项式,根据单位矩阵获取本原多项式的伴随矩阵,进一步的根据伴随矩阵得出多元校验矩阵在预定次数下的二进制镜像矩阵。
4.根据权利要求2所述的一种码率兼容的多元LDPC码比特级打孔方法,其特征在于,所述将经过预定次数迭代恢复信息的变量节点存入集合Gk包括:
查找未被选择的校验节点中最小有效行重的行的集合Ω;
查找集合Ω中至少一列最小有效行重的行的集合Ω*;
查找x∈Ω*中非零位置最小列重的列y;
根据x,y建立有序对,更新并判断未被选择的校验节点数据。
5.根据权利要求4所述的一种码率兼容的多元LDPC码比特级打孔方法,其特征在于,所述更新并判断未被选择的校验节点数据包括:
判断多元校验矩阵是否为全零矩阵,若为全零矩阵则结束算法;
判断未被选择的校验节点是否为空集,若为空集,则更新未被选择的校验节点集合;若不为空集,进行下一次迭代计算,得到变量节点集合。
6.根据权利要求5所述的一种码率兼容的多元LDPC码比特级打孔方法,其特征在于,所述从集合Gk中选出打孔变量节点数对应的打孔变量节点包括:
从变量节点集合中选取打孔变量节点,判断需打孔变量节点的个数是否超出变量节点集合,若超出,则继续选择打孔节点,直至选择需打孔变量节点相应的打孔节点个数。
7.根据权利要求1所述的一种码率兼容的多元LDPC码比特级打孔方法,其特征在于,所述提取分组变量节点的比特位与符号位,输出打孔变量节点的位置包括:
根据a=round(s/m)确定符号位a;
若mod(s,m)=0,比特位b=m,否则比特位b=m-1;
根据符号位和比特位得到打孔变量节点的具体位置V(a×b)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210021026.9A CN114499539A (zh) | 2022-01-10 | 2022-01-10 | 一种码率兼容的多元ldpc码比特级打孔方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210021026.9A CN114499539A (zh) | 2022-01-10 | 2022-01-10 | 一种码率兼容的多元ldpc码比特级打孔方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114499539A true CN114499539A (zh) | 2022-05-13 |
Family
ID=81510507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210021026.9A Pending CN114499539A (zh) | 2022-01-10 | 2022-01-10 | 一种码率兼容的多元ldpc码比特级打孔方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114499539A (zh) |
-
2022
- 2022-01-10 CN CN202210021026.9A patent/CN114499539A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4062435B2 (ja) | 誤り訂正符号復号装置 | |
US20110131462A1 (en) | Matrix-vector multiplication for error-correction encoding and the like | |
CN109586731B (zh) | 用于解码纠错码的系统和方法 | |
CN101459430B (zh) | 低密度生成矩阵码的编码方法及装置 | |
CN106571832A (zh) | 一种多进制ldpc码级联神经网络解码方法及装置 | |
CN105763203B (zh) | 一种基于硬可靠度信息的多元ldpc码译码方法 | |
CN108932177B (zh) | 具有可变长度分量的广义低密度奇偶校验码 | |
US20100269011A1 (en) | Apparatus and method for decoding low density parity check code using prototype matrix | |
CN106936444B (zh) | 一种集合译码方法和集合译码器 | |
CN110233628B (zh) | 极化码的自适应置信传播列表译码方法 | |
CN113890543B (zh) | 基于多层感知神经网络的多进制ldpc码的译码方法 | |
CN107534511B (zh) | 低密度奇偶校验码的译码方法和译码器 | |
JP4832447B2 (ja) | チャネルコードを用いた復号化装置及び方法 | |
KR100918741B1 (ko) | 이동 통신 시스템에서 채널 부호화 장치 및 방법 | |
WO2019246527A1 (en) | Method and apparatus for improved data recovery in data storage systems | |
CN110545162B (zh) | 基于码元可靠优势度节点子集划分准则的多元ldpc译码方法及装置 | |
JP2019525638A (ja) | 2のべき乗でない長さに拡張されたポーラ符号の符号化および復号化 | |
KR101657912B1 (ko) | 비이진 저밀도 패리티 검사 코드의 복호화 방법 | |
EP3408956B1 (en) | Apparatus and method for multi-code distributed storage | |
CN110073618B (zh) | 产生用于增量冗余harq通信装置的低密度奇偶校验码的设备和方法 | |
EP3652863A1 (en) | Generalized low-density parity check codes (gldpc) | |
CN108206722A (zh) | 高码率数据发送方法和装置 | |
CN114499539A (zh) | 一种码率兼容的多元ldpc码比特级打孔方法 | |
CN112104379B (zh) | 一种基于关键集的极化码置信度传播动态翻转译码方法 | |
US20210203364A1 (en) | Apparatuses and methods for mapping frozen sets between polar codes and product codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |