CN114497138A - 发光显示面板及包括该发光显示面板的发光显示设备 - Google Patents
发光显示面板及包括该发光显示面板的发光显示设备 Download PDFInfo
- Publication number
- CN114497138A CN114497138A CN202111256914.0A CN202111256914A CN114497138A CN 114497138 A CN114497138 A CN 114497138A CN 202111256914 A CN202111256914 A CN 202111256914A CN 114497138 A CN114497138 A CN 114497138A
- Authority
- CN
- China
- Prior art keywords
- disposed
- light emitting
- boundary
- region
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
- H10K50/822—Cathodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Abstract
发光显示面板及包括该发光显示面板的发光显示设备。提供了发光显示面板及包括该发光显示面板的发光显示设备,在该发光显示面板中,设置在两个相邻像素之间的边界区中的边界区阴极与覆盖两个像素的开口区的主阴极间隔开。发光显示面板包括:基板,其包括非显示区和设置有多个像素的显示区;像素驱动电路层,其设置在基板中,像素驱动电路层包括驱动晶体管;平坦化层,其覆盖像素驱动电路层;多个阳极,其设置在平坦化层上,多个阳极中的每一个配置像素;堤部,其包括暴露出多个阳极的多个开口区;发光层,其设置在多个阳极和堤部上;以及阴极,其设置在发光层并且在基板的整个显示区中。
Description
技术领域
本公开涉及一种发光显示面板及包括该发光显示面板的发光显示设备。
背景技术
发光显示设备是通过使用发光器件输出光并且包括含有多个发光器件的发光显示面板的显示设备。
随着发光显示面板的分辨率逐渐增加,由于相邻像素之间的横向漏电流(LLC)而发出期望的光。
由相邻像素之间的LLC引起的发光是由于相邻像素中连续包含的发光层和阴极而发生的。
发明内容
因此,本公开旨在提供一种发光显示面板及包括该发光显示面板的发光显示设备,其基本上消除了由于现有技术的限制和缺点而导致的一个或更多个问题。
本公开的一方面旨在提供一种发光显示面板及包括该发光显示面板的发光显示设备,在该发光显示面板中,设置在两个相邻像素之间的边界区中的边界区阴极与覆盖的两个像素的开口区的主阴极在边界凹槽中间隔开。
本公开的附加优点和特征部分将在随后的描述中阐述,并且部分对于本领域普通技术人员而言在检查以下内容后将变得显而易见或者可以从本公开的实践中学习到。本公开的目的和其他优点可以通过书面描述及其权利要求以及附图中具体指出的结构来实现和获得。
为了实现这些和其他优点,并且根据本公开的目的,如在此具体实施和广义描述的,提供了一种发光显示面板,其包括:基板,其包括非显示区和设置有多个像素的显示区;像素驱动电路层,其设置在基板中,像素驱动电路层包括驱动晶体管;平坦化层,其覆盖像素驱动电路层;多个阳极,其设置在平坦化层上,多个阳极中的每一个配置像素;堤部,其包括暴露出多个阳极的多个开口区;发光层,其设置在多个阳极和堤部上;以及阴极,其设置在发光层上和基板的整个显示区中。在多个阳极中的每一个的外侧部分设置有边界区,阴极包括边界区阴极和主阴极,边界区阴极设置在布置于边界区中的边界凹槽内,主阴极设置在显示区中的除边界凹槽之外的部分处,以及边界区阴极与主阴极在边界凹槽中彼此间隔开。
根据本公开的实施方式,可以减少相邻像素之间的LLC,并且因此可以防止在相邻像素中发生漏光。
此外,根据本公开的实施方式,可以通过形成于边界凹槽处的底切结构来改善光学混色,并且可以增加开发高分辨率和高色彩再现率模型的自由度。
应当理解,本公开的以上概括描述和以下详细描述都是示例性和解释性的,旨在提供对所要求保护的公开的进一步解释。
附图说明
附图被包括进来,以提供对本公开的进一步理解并且被包含在本申请中并构成本申请的一部分,附图例示了本公开的实施方式,并且与说明书一起用于解释本公开的原理。在附图中:
图1是例示根据本公开的发光显示设备的配置的示例图;
图2是例示应用于根据本公开的发光显示设备的像素的结构的示例图;
图3是例示根据本公开的发光显示面板中所包括的三个像素的一个平面图;
图4是例示根据本公开的发光显示面板中所包括的三个像素的另一平面图;
图5是例示根据本公开的发光显示面板中所包括的三个像素的又一平面图;
图6是例示沿图3至图5所示的线A-A′截取的截面的示例图;
图7A是例示沿图3中所示的线B-B′截取的截面的示例图;
图7B是例示沿图3中所示的线X1-X1′截取的截面的示例图;
图8A至图8H是例示图3所示的发光显示面板的制造方法的示例图;
图9A是例示沿图4所示的线C-C′截取的截面的示例图;
图9B是例示沿图4所示的线X2-X2′截取的截面的示例图;
图10A至图10E是例示图4所示的发光显示面板的制造方法的示例图;
图11A是例示沿图5所示的线D-D′截取的截面的示例图;
图11B是例示沿图5所示的线X3-X3′截取的截面的示例图;和
图12A至图12E是例示图5所示的发光显示面板的制造方法的示例图。
具体实施方式
现在将详细参照本公开的示例性实施方式进行说明,其示例在附图中示出。在可能的情况下,在整个附图中将使用相同的附图标记来指代相同或相似的部件。
将通过以下结合附图描述的实施方式来阐明本公开的优点和特征及其实现方法。然而,本公开可以以不同的形式体现并且不应被解释为限于在此阐述的实施方式。相反,提供这些实施方式是为了使本公开彻底和完整,并将本公开的范围充分传达给本领域技术人员。此外,本公开仅由权利要求的范围来限定。
在用于描述本公开的实施方式的附图中所公开的形状、尺寸、比例、角度和数量仅仅是示例,因此,本公开不限于所示出的细节。相似的附图标记始终指代相似的元件。在以下描述中,当相关已知功能或配置的详细描述被确定为不必要地模糊本公开的要点时,将省略详细描述。当使用本说明书中描述的“包括”、“具有”和“包含”时,除非使用“仅”,否则可以添加另一部件。除非另有说明,否则单数形式的术语可以包括复数形式。
在解释元件时,该元件被解释为包括误差或容差范围,尽管没有明确描述这样的误差或容差范围。
在描述位置关系时,例如,当两个部分之间的位置关系被描述为例如“上”、“之上”、“下”和“以下”时,除非使用了更具限制性的术语(诸如,“仅”或“直接(地)”),否则一个或更多个其他部分可以设置在两个部分之间。
在描述时间关系时,例如,当时间顺序被描述为例如“后”、“随后”、“下一个”和“之前”时,除非使用更具限制性的术语(诸如,“刚刚”、“紧接(地)”或“直接(地)”),否则可以包括不连续的情况。
应当理解,尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件,但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如,在不脱离本公开的范围的情况下,第一元件可以被称为第二元件,并且类似地,第二元件可以被称为第一元件。
在描述本公开的元件时,可以使用术语“第一”、“第二”、“A”、“B”、“(a)”、“(b)”等。这些术语旨在从其他元件当中标识出相应的元件,并且相应元件的基础、顺序或数量不应受这些术语的限制。除非另有说明,否则元件“连接”、“联接”或“粘附”至另一元件或层的表述表示不仅可以直接连接或粘附至另一元件或层,而且可以间接连接或粘附至另一元件或层,并且一个或更多个居间元件或层“设置”或“介于("interpose)”这些元件或层之间。
术语“至少一个”应理解为包括一个或更多个相关联的所列项目的任何以及全部组合。例如,“第一项、第二项和第三项中的至少一个”的含义表示从第一项、第二项和第三项中的两个或更多个提出的所有项的组合以及第一项、第二项或第三项。
在下文中,将参照附图详细描述本公开的实施方式。为了便于描述,附图中所示的每个元件的比例与实际比例不同,因此不限于附图中所示的比例。
图1是例示根据本公开的发光显示设备的配置的示例图,并且图2是例示应用于根据本公开的发光显示设备的像素的结构的示例图。
根据本公开的发光显示设备可以配置各种电子设备。电子设备可以包括例如智能电话、平板个人计算机(PC)、电视机(TV)和监视器。
如图1所示,根据本公开的发光显示设备可以包括:发光显示面板100,其包括显示图像的显示区120和设置在显示区120外部的非显示区130;选通驱动器200,其向设置在发光显示面板100的显示区120中多条选通线GL1至GLg提供选通信号;数据驱动器300,其向设置在发光显示面板100中的多条数据线DL1至DLd提供数据电压;以及控制器400,其控制选通驱动器200和数据驱动器300的驱动。这里,g可以是自然数,并且d可以是自然数。
首先,发光显示面板100可以包括显示区120和非显示区130。选通线GL1至GLg、数据线DL1至DLd以及多个像素110可以设置在显示区120中。
例如,如图2所示,发光显示面板100中包括的像素110可以包括发光器件ED、开关晶体管Tsw1、存储电容器Cst、驱动晶体管Tdr和感测晶体管Tsw2。也就是说,像素110可以包括像素驱动电路PDC和发光单元,并且像素驱动电路PDC可以包括开关晶体管Tsw1、存储电容器Cst、驱动晶体管Tdr和感测晶体管Tsw2。发光单元可以包括发光器件ED。
基于在发光器件ED中流动的电流I的电平来控制光的亮度,在发光器件ED中流动的电流I的电平可以由驱动晶体管Tdr控制,并且驱动晶体管Tdr可以由数据电压Vdata控制。
发光器件ED可以包括有机发光层、无机发光层和量子点发光层中的一种,或者可以包括有机发光层(或无机发光层)和量子点发光层的层叠结构或组合结构。
而且,发光器件ED可以发射与诸如红、绿和蓝之类的各种颜色中的一种相对应的光,或者可以发射白光。
构成像素驱动电路PDC的开关晶体管Tsw1可以由通过选通线GL提供的选通信号GS而导通或截止,并且当开关晶体管Tsw1导通时,通过数据线DL提供的数据电压Vdata可以被提供给驱动晶体管Tdr。第一电压EVDD可以通过第一电压供给线PLA提供给驱动晶体管Tdr和发光器件ED,并且第二电压EVSS可以通过第二电压供给线PLB提供给发光器件ED。感测晶体管Tsw2可以由通过感测控制线SCL提供的感测控制信号SS而导通或截止,并且感测线SL可以连接至感测晶体管Tsw2。参考电压Vref可以通过感测线SL提供给像素110,并且与驱动晶体管Tdr的特性变化相关联的感测信号可以通过感测晶体管Tsw2传送到感测线SL。
应用于本公开的像素110可以形成为如图2所示的结构,但本公开不限于此。因此,除了图2所示的结构之外,应用于本公开的像素110可以改变为各种形式。
在发光显示面板100中可以提供包括像素110的多个像素区,并且可以提供用于向像素驱动电路PDC提供各种信号的信号线。
例如,在包括如图2所示的像素110的发光显示面板中,信号线可以包括选通线GL、数据线DL、感测控制线SCL、第一电压供给线PLA、第二电压供给线PLB和感测线SL。
数据驱动器300可以设置在附接在发光显示面板100上的覆晶膜中,而且可以连接至包括控制器400的主基板。在这种情况下,电连接控制器400、数据驱动器300和发光显示面板100的线路可以设置在覆晶膜中,并且为此,线路可以电连接至发光显示面板100和主基板中所包括的焊盘。主基板可以电连接至外部基板,并且上面安装有外部系统。
数据驱动器300可以直接安装在发光显示面板100上,然后可以电连接至主基板。
然而,数据驱动器300可以与控制器400一起实现为一个集成电路(IC),并且IC可以包括在覆晶膜中或者可以直接安装在发光显示面板100上。
数据驱动器300可以从发光显示面板100接收与发光显示面板100中所包括的驱动晶体管Tdr的特性变化相关联的感测信号,并且可以将感测信号传送给控制器400。
选通驱动器200可以被配置为IC,然后可以被设置在非显示区130中,或者可以通过使用面板内栅极(GIP)类型直接嵌入到非显示区130中。在使用GIP类型的情况下,可以与显示区120的每个像素110中所包括的晶体管通过相同的工艺,在非显示区130中提供配置选通驱动器200的晶体管。
当由选通驱动器200产生的选通脉冲被提供给像素110中所包括的开关晶体管Tsw1的栅极时,开关晶体管Tsw1可以导通,因此,可以从像素发射光。当向开关晶体管Tsw1提供栅极截止信号时,开关晶体管Tsw1可以截止,因此,可以从像素不发射光。通过选通线GL提供的选通信号GS可以包括选通脉冲和栅极截止信号。
控制器400可以包括:数据对齐器,其通过使用从外部系统传送的定时同步信号来重新对齐从外部系统传送的多条输入视频数据,以向数据驱动器300提供多条重新对齐的图像数据Data;控制信号发生器,其通过使用定时同步信号产生选通控制信号GCS和数据控制信号DCS;输入单元,其接收从外部系统传送的定时同步信号和多条输入视频数据,并且将输入视频数据和输入视频数据传送给数据对齐器和控制信号发生器;以及输出单元,其向数据驱动器300或选通驱动器200输出由数据对齐器产生的多条图像数据Data和由控制信号发生器产生的控制信号DCS和GCS。
控制器400还可以执行分析通过嵌入或附接至发光显示面板100的触摸面板接收的触摸感测信号,以感测触摸的发生与否以及触摸位置的功能。
外部系统可以执行驱动控制器400和电子装置的功能。也就是说,当电子装置是智能电话时,外部系统可以经由无线通信网络接收各种声音信息、图像信息和字母信息,并且可以将接收到的图像信息传送给控制器400。图像信息可以包括多条输入视频数据。
在下文中,将描述各种类型的发光显示面板当中具有图2所示的像素结构的发光显示面板作为根据本公开的发光显示面板的示例。
图3是是例示根据本公开的发光显示面板中所包括的三个像素的一个平面图,图4是例示根据本公开的发光显示面板中所包括的三个像素的另一平面图,图5是例示根据本公开的发光显示面板中所包括的三个像素的又一平面图,并且图6是例示沿图3至图5所示的线A-A′截取的截面的示例图。具体地,在图3至图5中例示了沿着图1所示的第n选通线GLn设置的三个像素。
如图3至图6所示,根据本公开的发光显示面板可以包括:基板101,其包括非显示区130和包括多个像素110的显示区120;像素驱动电路层102,其设置在基板101中并包括驱动晶体管Tdr;平坦化层103,其覆盖像素驱动电路层102;多个阳极104,其设置在平坦化层103上并且配置像素110;堤部105,其设置在阳极104之间;发光层106,其设置在阳极104和堤部105上;以及板状阴极107,其设置在发光层106上并且设置在基板101的整个显示区120中。这里,阴极107可以包括边界区阴极107b和主阴极107a,并且边界区BA可以设置在每个阳极104的外侧。边界区阴极107b可以设置在边界区BA中所包括的边界凹槽103a中,并且主阴极107a可以设置在显示区BA中的除边界凹槽103a之外的部分处。边界区阴极107b可以在边界凹槽103a处与主阴极107a间隔开。
也就是说,阴极107可以包括设置在两个相邻像素110之间的边界区BA中的边界区阴极107b、以及设置在两个相邻像素110的开口区OA中的主阴极107a。
在下面的描述中,边界区BA可以表示两个相邻像素之间的区域,并且具体地,可以表示相邻阳极之间的区域。因此,可以在每个阳极的外侧部分提供边界区。
边界区阴极107b和主阴极107a可以在边界凹槽103a中彼此间隔开并且可以在设置在边界区BA中的连接部分处彼此连接。基板101可以是玻璃基板或塑料基板,但不限于此,并且可以包括各种类型的膜。
如图6所示,包括驱动晶体管Tdr的像素驱动电路层102可以设置在基板101上。
包括驱动晶体管Tdr的像素驱动电路PDC可以设置在像素驱动电路层102中。如以上参照图2所描述的,像素驱动电路PDC可以包括开关晶体管Tsw1、存储电容器Cst、驱动晶体管Tdr和感测晶体管Tsw2。
而且,像素驱动电路层102可以包括连接至像素驱动电路PDC的数据线DL、选通线GL、感测控制线SCL、感测线SL和第一电压供给线PLA。
因此,像素驱动电路层102可以包括至少两个金属层和用于使至少两个金属层绝缘的至少两个绝缘层。
而且,像素驱动电路层102还可以包括缓冲器,其设置在驱动晶体管Tdr和基板101之间。
缓冲层和绝缘层中的每一个可以包括至少一层无机膜或至少一层有机膜,或者可以包括至少一层无机膜和至少一层有机膜。
每个金属层可以包括诸如铜(Cu)和钼钛(MoTi)合金的各种金属中的至少一种。
在像素驱动电路层102和平坦化层103之间还可以设置绝缘层109。例如,绝缘层109可以不包括在图3所示的发光显示面板100中。绝缘层109可以进一步包括在图4和图5所示的发光显示面板100中。
平坦化层103可以设置在像素驱动电路层102上。
例如,配置像素驱动电路PDC的各种晶体管和信号线可以设置在像素驱动电路层102中。在这种情况下,各种晶体管和信号线的高度可以不同,并且包括晶体管和信号线的区域的高度可以不同于没有设置晶体管和信号线的区域的高度。
由于这样的高度差,由晶体管和信号线形成的顶表面可能不平坦。因此,像素驱动电路层102的顶表面可能不平坦。
平坦化层103可以执行使像素驱动电路层102的不平坦的顶表面平坦化的功能。也就是说,平坦化层103可以形成为具有大于像素驱动电路层102的高度的高度,因此平坦化层103的顶表面可以是平坦的表面。
平坦化层103可以包括至少一层有机膜,或者可以包括至少一层无机膜和至少一层有机膜。
阳极104可以设置在平坦化层103的上端部。阳极104可以配置发光器件ED。
阳极104可以电连接至像素驱动电路层102中所包括的驱动晶体管Tdr,并且如图3至图5所示,每个像素可以被图案化。
阳极104可以包括配置发光器件ED的两个电极。例如,当发光器件ED为有机发光二极管时,有机发光二极管可以包括第一像素电极、设置在第一像素电极上的发光层106和设置在发光层106上的第二像素电极。第一像素电极可以是阳极104,而第二像素电极可以是阴极107。在这种情况下,阳极104可以连接至驱动晶体管Tdr。
也就是说,设置在平坦化层103上的阳极104可以电连接至像素驱动电路层102中所包括的晶体管,并且具体地,可以电连接至驱动晶体管Tdr。
阳极104可以包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)之类的透明电极,或者可以包括诸如Cu之类的不透明电极,或者可以包括透明电极和不透明电极。
在根据本公开的发光显示面板使用顶部发光型(即,在朝向阳极104的上端部的方向上照射光的类型)的情况下,阳极104可以包括至少一个不透明的电极。
在根据本公开的发光显示面板使用底部发光型(即,在朝向阳极104的下端部的方向上照射光的类型)的情况下,阳极104可以包括至少一个透明电极。
堤部105可以覆盖阳极104的外侧部分,因此可以配置从一个像素110输出光的开口区OA。
如图3至图6所示,堤部105可以形成为围绕阳极104的外侧部分。
也就是说,堤部105可以覆盖阳极104的端部并且可以设置在基板101的整个表面上,使得暴露出阳极104。然而,堤部105可以形成为具有配置开口区OA的各种图案。
堤部105可以防止多束光在相邻像素之间相互交叠。
堤部105可以包括至少一层无机膜或至少一层有机膜,或者可以包括至少一层无机膜和至少一层有机膜。
发光层106可以设置在基板101的整个表面上以覆盖阳极104和堤部105。
发光层106可以包括有机发光层、无机发光层和量子点发光层中的一种,或者可以包括有机发光层(或无机发光层)和量子点发光层的层叠或组合结构。
发光层106可以包括空穴注入层(HIL)、空穴传输层(HTL)、空穴阻挡层(HBL)、电子注入层(EIL)、电子传输层(ETL)、电子阻挡层(EBL)和电荷产生层(CGL)。
在发光层106发射白光的情况下,发光层106可以包括顺序层叠的空穴注入层(HIL)/空穴传输层(HTL)、蓝色有机层、电子注入层(EIL)/电荷产生层(CGL)/电子传输层(ETL)、红色有机层、黄绿色有机层、电子注入层(EIL)/电荷产生层(CGL)/电子传输层(ETL)、蓝色有机层、电子注入层(EIL)/电子传输层(ETL)和有机缓冲层。
除了具有上述层叠顺序的层之外,发光层106还可以配置有具有各种层叠顺序的层。
发光层106可以被配置为发射具有诸如红色、绿色和蓝色之类的各种颜色的光,此外,可以被配置为发射白光。
在发光层106发射白光的情况下,可以在发光层106之下或之上提供滤色器。
例如,滤色器可以设置在阴极107上,或者可以设置在平坦化层103下方,并且可以设置在各种位置处。
阴极107可以设置在发光层106上,并且具体地,可以以板状形状设置在基板101的整个表面上。
阴极107可以是有机发光二极管的第二像素电极。
在根据本公开的发光显示面板100使用顶部发光型的情况下,阴极107可以包括透明电极,并且例如可以包括ITO或IZO。
在根据本公开的发光显示面板100使用底部发光型的情况下,阴极107可以包括诸如Cu和MoTi合金之类的各种金属中的至少一种。
在本公开中,阴极107可以包括:边界区阴极107b,其设置在两个相邻像素110之间的边界区BA的边界凹槽中;以及主阴极107a,其覆盖两个相邻像素110的开口区OA。主阴极107a可以设置在基板101中的除边界凹槽之外的所有区域以及开口区OA中。在这种情况下,边界区阴极107b可以与主阴极107a间隔开。然而,如上所述,边界区阴极107b和主阴极107a可以在设置在边界区BA中的连接部分处彼此连接。然而,边界区阴极107b可以通过边界凹槽103a与主阴极107a在物理上和电气上完全间隔开。然而,在下文中,将描述边界区阴极107b和主阴极107a通过边界凹槽103a彼此间隔开并且在连接部处彼此连接的发光显示面板,作为本公开的示例。
边界区阴极107b和主阴极107a可以通过相同的工艺形成,并且因此可以包括相同的材料。
这里,边界区阴极107b可以沿平行于基板101中所包括的第n选通线的方向设置。这里,n可以是小于或等于g的自然数。
例如,当三个像素110沿图3至图5的宽度方向(即,发光显示面板100的宽度方向)布置时,选通线可以沿图3至图5的宽度方向布置,并且在这种情况下,三个像素110可以沿平行于至少一条选通线(例如,第n选通线GLn)的方向布置。
因此,如图3至图5所示,边界区阴极107b可以沿平行于基板101中所包括的第n选通线GLn的方向(例如,基板101的宽度方向)设置。在图4和图5所示的像素中,边界区阴极107b可以沿与第n选通线GLn不同的方向(例如,图4和图5的长度方向)设置。
也就是说,边界区阴极107b可以设置在一个像素中所包括的阳极104的外侧部分。外侧部分可以包括左外侧部分、右外侧部分、上外侧部分和下外侧部分中的至少一个。左外侧部分可以对应于阳极的左侧,右外侧部分可以对应于阳极的右侧,上外侧部分可以对应于阳极的上侧,并且下外侧部分可以对应于阳极的下侧。在以下描述中,左外侧部分、右外侧部分、上外侧部分和下外侧部分可以分别称为第一侧外侧部分、第二侧外侧部分、第三侧外侧部分和第四侧外侧部分。
例如,在图3所示的像素中,边界区阴极107b可以仅设置在阳极104的外侧部分当中的沿着选通线在宽度方向上设置的左外侧部分和右外侧部分处。
然而,在图4所示的像素中,边界区阴极107b可以设置在阳极104的外侧部分当中的在与选通线不同的方向(例如,长度方向)上设置的上外侧部分和下外侧部分、以及阳极104的外侧部分当中的沿着选通线在宽度方向上设置的左外侧部分和右外侧部分处。也就是说,在图4所示的像素中,边界区阴极107b可以设置在阳极104的上外侧部分和下外侧部以及阳极104的左外侧部分和右外侧部分。
而且,在图5所示的像素中,边界区阴极107b可以设置在阳极104的外侧部分当中的沿着选通线在宽度方向设置的左外侧部分和右外侧部分处,并且可以仅设置在阳极104的外侧部分当中在与选通线不同的方向(例如,长度方向)上设置的上外侧部分和下外侧部分中的一个处。也就是说,在图5所示的像素中,边界区阴极107b可以设置在阳极104的左外侧部分、右外侧部分和下外侧部分处。
也就是说,应用于本公开的边界区阴极107b可以必然设置为沿选通线设置的方向(例如,基板101的宽度方向)。也就是说,在沿选通线设置的方向上彼此相邻的像素之间可能大量出现横向漏电流,因此,边界区阴极107b可能必必须沿选通线设置。
此外,边界区阴极107b可以沿与选通线不同的方向(例如,基板101的长度方向)设置,或者可以不设置边界区阴极107b。
也就是说,对于一个像素,边界区阴极107b可能必须设置在平行于选通线GL的每个像素的左部分和右部分处,并且边界区阴极107b可以设置在像素的上侧和下侧中的至少一侧中,或者可以不设置在像素的上侧和下侧。
如图6所示,边界区阴极107b可以设置在边界区BA中。边界区BA可以表示相邻阳极105之间的区域,或者可以表示与阳极105的外侧部分交叠的区域。
在平坦化层103的边界区BA中,如图6所示,可以形成厚度比其它区域薄的边界凹槽103a。也就是说,在边界凹槽103a中的平坦化层103的高度可以小于在除边界凹槽103a以外的区域中的平坦化层103的高度。
在边界凹槽103a中,可以在平坦化层103上设置堤部104。设置在边界凹槽103a中的堤部104和设置在边界凹槽103a外部的堤部104可以连续形成,但是可以彼此间隔开。
在边界凹槽103a中,可以在堤部104上设置发光层。基于边界凹槽103a的高度和形成在边界凹槽103a中的底切结构,设置在边界凹槽103a中的发光层可以与设置在边界凹槽103a外部的发光层间隔开。
在下面的描述中,设置在边界凹槽103a或边界区BA中的发光层可以称为边界区发光层106b,而设置在除边界凹槽103a或边界区BA以外的区域中的发光层可以称为主发光层106a。因此,发光层106可以包括主发光层106a和边界区发光层106b。在这种情况下,主发光层106a可以与边界区发光层106b间隔开。
在边界凹槽103a中,边界区阴极107b可以设置在边界区发光层106b上。基于边界凹槽103a的高度和形成于边界凹槽103a中的底切结构,设置在边界凹槽103a中的边界区阴极107b可以与设置在边界凹槽103a外部的主阴极107a间隔开。
如上所述,因为主发光层106a与边界区发光层106b间隔开,所以在相邻像素之间可以不发生通过发光层的横向漏电流。
此外,即使当主发光层106a与边界区发光层106b没有完全分离时,如上所述,主阴极107a可以在边界区BA中设置为边界凹槽103a处与边界区阴极107b间隔开,因此,在相邻像素之间可以不发生通过发光层106和阴极107的横向漏电流和漏光。
最后,阴极107可以被钝化层覆盖。
在发光层106发射白光的情况下,阴极107可以被钝化层覆盖,滤色器可以设置在钝化层的上端部中与阳极104相对应的部分处,而黑矩阵可以设置在钝化层的上端部中与堤部105相对应的部分处。还可以在黑矩阵和滤色器上设置另一钝化层。每个像素可以通过使用滤色器输出例如红光、绿光、白光和蓝光中的一种。然而,如上所述,滤色器可以设置在平坦化层103下方的各个位置处。
在发光层106发射具有独特颜色的光的情况下,可以省略滤色器。
钝化层可以执行封装层的功能。钝化层可以包括至少一层无机膜或至少一层有机膜,或者可以包括至少一层无机膜和至少一层有机膜。
另一钝化层可以执行封装层的功能。另一钝化层可以包括至少一层无机膜或至少一层有机膜,或者可以包括至少一层无机膜和至少一层有机膜。
在下文中,将参考图7A到图12E描述图3至图5所示的根据本公开的发光显示面板100的详细结构。在这种情况下,图3至图5所示的发光显示面板100的边界区BA中的所有截面图相同。也就是说,沿图6所示的线A-A′截取的截面图例示了沿图3至图5所示的线A-A′截取的截面。为了提供额外的描述,图3至图5中所示的发光显示面板100在设置有边界凹槽103a的边界区BA中可以具有相同的结构。然而,边界区阴极107b连接至主阴极107a的结构对于图3至图5所示的每个发光显示面板100可以不同。因此,在下文中,将针对图3至图5所示的每个发光显示面板100描述边界区阴极107b连接到主阴极107a的结构。在描述图3至图5所示的每个发光显示面板100特征之前,将描述共同应用于图3至图5所示的发光显示面板100的本公开的特征。
首先,阴极107可以包括边界区阴极107b和主阴极107a,并且边界区BA可以设置在每个阳极104的外侧。边界区阴极107b可以设置在边界区BA中所包括的边界凹槽103a中,主阴极107a可以设置在显示区BA中的除边界凹槽103a之外的部分处。边界区阴极107b可以在边界凹槽103a处与主阴极107a间隔开。
边界区阴极107b可以沿与设置在基板中的第n选通线平行的方向设置。
发光层106可以包括设置在边界凹槽103a中的边界区发光层106b和设置在显示区120中的除边界凹槽103a之外的部分处的主发光层106a。边界区发光层106b可以在边界凹槽103a处与主发光层106a间隔开。
边界凹槽103a可以形成在平坦化层中的边界区BA中,并且边界区BA中的平坦化层的高度可以小于在除边界区BA之外的区域中的平坦化层的高度。堤部可以设置在边界凹槽103a中的平坦化层103上,发光层106可以设置在布置于边界凹槽103a中的堤部上,并且边界区阴极107b可以设置在布置于边界凹槽103a中的发光层106上。
发光层106可以包括设置在边界凹槽103a中的边界区发光层106b和设置在显示区120中的除边界凹槽103a之外的部分处的主发光层106a。边界区发光层106b可以在边界凹槽103a处与主发光层106a间隔开。
如图6所示,阳极104的端部可以在朝向边界凹槽103a的方向上突出。
基于在边界凹槽103a处在阳极104的外侧部分下方形成的底切结构,阳极104的端部(即,阳极104的外侧部分)可以与边界区阴极107b交叠。然而,如图6所示,阳极104的端部(即,阳极104的外侧部分)可以与边界区阴极107b不交叠。
最后,边界区阴极107b和主阴极107a可以在设置在边界区BA中的连接部分处彼此间隔开。
图7A是例示沿图3中所示的线B-B′截取的截面的示例图,图7B是例示沿图3中所示的线X1-X1′截取的截面的示例图,并且图8A至图8H是例示图3所示的发光显示面板的制造方法的示例图。在以下描述中,省略或将简要给出与以上参照图1至图6给出的描述相同或相似的描述。
如上所述,在图3所示的发光显示面板100中所包括的像素中,边界区阴极107b可以仅设置在阳极104的外侧部分当中的沿选通线在宽度方向上设置的左外侧部分和右外侧部分处。
也就是说,在图3所示的发光显示面板100中,当设置在一个阳极104的外侧部分的边界区BA包括左边界区、右边界区、上边界区和下边界区时,对于一个像素,边界区阴极107b可以仅设置在左边界区和右边界区中,并且边界区阴极107b可以不设置在上边界区和下边界区中。为了提供额外的描述,主阴极107a可以连续地形成在上边界区和下边界区中。
边界区阴极107b可以设置在连接至基板101中所包括的第n选通线GLn的像素中所包括的阳极104的外侧部分处,并且可以沿平行于第n选通线GLn的方向设置。
具体地,边界区阴极107b可以仅设置在连接至基板中所设置的第n选通线GLn的像素中所包括的阳极的外侧部分当中的、沿平行于第n选通线GLn的方向设置的部分处。
因此,边界区阴极107b可以不设置在连接至基板101中所设置的第n选通线GLn的像素中所包括的阳极的外侧部分当中的、与第n-1选通线GLn-1和第n+1选通线GLn+1相邻的部分处。
此外,两个相邻像素之间的边界区BA中未设置有边界区阴极107b的边界区BA中的平坦化层103的顶表面可以平行于开口区OA中的平坦化层103的顶表面。
也就是说,图7A例示了如图3所示的两个相邻像素之间的边界区BA中没有设置边界区阴极107b的边界区BA的截面,并且在没有设置边界区阴极107b的边界区BA中的平坦化层103的顶表面可以平行于开口区OA中的平坦化层103的顶表面。
因此,如图7A所示,堤部105可以设置在没有设置边界区阴极107b的边界区BA中的平坦化层103的上端部处,主发光层106a可以设置在堤部105上,并且主阴极107a可以设置在主发光层106a上。
在没有设置边界区阴极107b的边界区BA中,设置在平坦化层103上的堤部105、主发光层106a和主阴极107a可以共同设置在配置边界区BA的两个像素之间。
为了提供额外的描述,如图3所示,边界区阴极107b可以设置在连接至基板中所设置的第n选通线GLn的像素中所包括的每个阳极的左外侧部分或右外侧部分处,因此,边界凹槽103a可以仅设置在每个阳极的左外侧部分或右外侧部分,并且边界区阴极107b中的与第n-1选通线GLn-1和第n+1选通线GLn+1相邻的部分可以连接至主阴极107a。也就是说,可以在边界区阴极107b中与第n-1选通线GLn-1和第n+1选通线GLn+1相邻的部分处设置连接部分。
因此,可以在图3所示的边界区阴极107b的上部和下部中不形成边界凹槽103a,因此边界区阴极107b和主阴极107a可以连续地形成于边界区阴极107b的上部和下部。
也就是说,图7B例示了边界区阴极107b的上部和下部中的每一个的截面。
在下文中,没有设置边界区阴极107b和边界凹槽103a的边界区BA可以简称为正常边界区。
在下文中,将参照图3、图6、图7A、图7B和图8A至图8H描述图3所示的发光显示面板的制造方法。在图8A至8H,(a)例示了图6所示的截面的制造方法,而(b)例示了图7A所示的截面的制造方法。也就是说,(a)例示了边界区BA的截面,而(b)例示了正常边界区(例如,图3的线B-B′截取的截面)。
首先,如图8A中的(a)和(b)所示,可以在基板101上设置像素驱动电路层102和平坦化层103。可以在平坦化层103上设置使用光致抗蚀剂151通过曝光和蚀刻工艺而图案化的阳极104。
随后,如图8B中的(a)和(b)所示,可以去除设置在阳极104上的光致抗蚀剂151。
随后,如图8C中的(a)和(b)所示,光致抗蚀剂152可以设置在边界区BA和正常边界区中,并且如图8C中的(a)所示,可以通过掩模和用于形成边界凹槽103a的干蚀刻工艺,在边界区BA中形成边界凹槽103a。也就是说,可以通过蚀刻平坦化层103来形成边界凹槽103a。
具体地,可以通过干蚀刻工艺去除在阳极104的端部支撑阳极104的平坦化层,因此可以在朝向边界凹槽103a突出的阳极104下方形成底切结构。也就是说,阳极104的端部可以朝向边界凹槽103a突出,并且可以在突出的阳极104下方形成底切结构。在图6和图8C中,底切结构可以表示平坦化层103朝向阳极104凹陷的形式。
在这种情况下,如(b)所示,设置在正常边界区中的平坦化层103可以被光致抗蚀剂152覆盖,因此可以不被蚀刻。
随后,如图8D中的(a)和(b)所示,可以去除用于形成边界凹槽103a的光致抗蚀剂152。
随后,如图8E中的(a)和(b)所示,用于形成堤部105的堤部材料105a可以设置在显示区120的整个表面上。堤部材料105a可以包括诸如氧化硅(SiO2)之类的无机材料。也就是说,堤部材料105a可以由无机材料形成,因此,当堤部材料105a设置在边界凹槽103a中时,堤部材料105a可以沿着底切结构的形状而设置。
为了提供额外的描述,如以上参照图8C和图8D所描述的,堤部材料105a可以由诸如SiO2之类的无机材料形成,以防止底切结构被堤部材料105a平坦化。
在这种情况下,如图8E中的(a)所示,堤部材料105a可以设置在边界凹槽103a中。
随后,如图8F中的(a)和(b)所示,可以通过干蚀刻工艺对堤部材料105a进行图案化,从而可以形成堤部105。
在这种情况下,如图8F中的(a)所示,堤部材料105a可以被图案化,因此可以在边界区BA中形成开口区OA,并且如图8F中的(b)所示,堤部材料105a可以是正常边界区中的堤部105。
随后,如图8G中的(a)和(b)所示,发光层106可以设置在显示区120的整个表面上。
在这种情况下,如图8G中的(a)所示,边界区发光层106b和主发光层106a可以基于边界凹槽103a与边界凹槽103a的底切结构的高度差在边界区BA中彼此分离。具体地,配置发光层106的电荷产生层(CGL)可以被阳极104下方的底切结构分离开,因此,可以形成边界区发光层106b和主发光层106a。
最后,如图8H中的(a)和(b)所示,阴极107可以设置在显示区120的整个表面上。
在这种情况下,可以基于边界凹槽103与边界凹槽103a的底切结构的高度差,将阴极划分为边界区阴极107b和主阴极107a。
根据本公开,边界凹槽103a可以形成在与横向漏电流和漏光的主路径相对应的像素之间的左区域和右区域中,并且可以通过边界凹槽103a形成边界区发光层106b、主发光层106a、边界区阴极107b和主阴极107a。因此,可以由通过边界凹槽103a彼此分离的边界区发光层106b、主发光层106a、边界区阴极107b和主阴极107a来阻挡横向漏电流和漏光。
此外,堤部105、主发光层106a和主阴极107a可以连续地设置在平坦化层103中没有形成边界凹槽103a的区域中的相邻像素中。因此,主阴极107a可以覆盖所有像素并且可以共同应用于所有像素。
以下将简要描述以上参照图3、图6、图7A、图7B和图8A至图8H所描述的发光显示面板的特征。
首先,边界区阴极107b可以设置在连接至基板中所包括的第n选通线GLn的像素中所包括的阳极104之间。
随后,边界区阴极107b可以设置在连接至基板中所包括的第n选通线GLn的像素中所包括的边界区BA中的与第n-1选通线GLn-1和第n+1选通线GLn+1相邻的部分处。
随后,边界凹槽103a可以设置在面向连接至基板中所包括的第n选通线GLn的像素中所包括的阳极104的每个区域中,并且边界区阴极107b可以设置在边界凹槽103a中。
随后,连接部分可以设置在边界凹槽103a中的与第n-1选通线GLn-1和第n+1选通线GLn+1相邻的每个部分处,并且设置在边界凹槽103a中的边界区阴极107b和主阴极107a可以在连接部分处彼此连接。在图3所示的发光显示面板中,连接部分可以是边界区阴极107b的上部和下部,并且如图7B所示,边界区阴极107b的上部和下部可以连接至主阴极107a。
最后,发光层106可以包括设置在边界凹槽103a中的边界区发光层106b和设置在显示区120中的除边界凹槽103a之外的部分处的主发光层106a,并且边界区发光层106b和主发光层106a可以在边界凹槽103a处彼此间隔开并且可以在连接部分处彼此连接,如图7B所示。图9A是例示沿图4所示的线C-C′截取的截面的示例图,图9B是例示沿图4所示的线X2-X2′截取的截面的示例图,并且图10A至图10E是例示图4所示的发光显示面板的制造方法的示例图。在下面的描述中,省略或将简要给出与以上参照图1至图6给出的描述相同或相似的描述。
如上所述,在图4所示的发光显示面板100中包括的像素中,边界区阴极107b可以设置在阳极104的外侧部分当中的沿与选通线不同的方向(例如,长度方向)设置的上外侧部分和下外侧部分、以及阳极104的外侧部分当中的沿着选通线在宽度方向上设置的左外侧部分和右外侧部分。也就是说,在图4所示的像素中,边界区阴极107b可以设置在阳极104的上外侧部分和下外侧部分以及阳极104的左外侧部分和右外侧部分。
为了提供额外的描述,在图4所示的发光显示面板100中,对于一个像素,边界区阴极107b可以设置在上边界区、下边界区、左边界区和右边界区全部中。
在这种情况下,在图4所示的发光显示面板100中,边界区阴极107b可以设置在一个像素110中所包括的阳极104的外侧部分当中的除与将阳极104连接至驱动晶体管Tdr的接触孔CH交叠的部分之外的部分处。也就是说,设置边界区阴极107b的边界凹槽103a和设置接触孔CH的连接部分可以设置在边界区BA中。
也就是说,边界凹槽103a可以设置在阳极104外部的除接触孔CH之外的区域中。为了提供额外的描述,在图4中围绕阳极104的边界区阴极107b可以形成边界凹槽103a,并且边界区阴极107b和主阴极107a可以在接触孔CH中彼此连接。边界区BA中设置有接触孔CH的部分可以被称为连接部分。也就是说,如图4所示,可以在设置有接触孔CH的区域中设置主阴极107a而不是边界区阴极107b,并且设置在接触孔CH中的主阴极107a可以连接至边界区阴极107b。
因此,在图4所示的发光显示面板100中,分别设置在相邻像素中的主阴极107a可以通过设置接触孔CH的区域彼此连接,并且主阴极107a可以通过接触孔CH连接至边界区阴极107b。
为了提供额外的描述,将阳极104连接至驱动晶体管Tdr的接触孔CH可以设置在阳极104的外侧部分的连接部分或边界区BA处,并且边界凹槽103a可以是设置在阳极104的外侧部分中的除连接部分之外的部分或边界区BA处。
在这种情况下,图9A例示了沿图4中所示的线C-C′截取的截面,并且是例示接触孔CH的截面的示例图。
在设置有接触孔CH的区域中,在像素驱动电路层102和平坦化层103之间可以进一步设置绝缘层109。但是,绝缘层109可以设置在基板101的整个表面以及设置接触孔CH的区域上。
连接至驱动晶体管Tdr的第一端子并设置在像素驱动电路层102的顶表面上的第一电极111可以通过穿过绝缘层109和平坦化层103的接触孔CH暴露出来。第一电极111可以在接触孔CH中连接至设置在平坦化层103上的阳极104。
在接触孔CH中,可以在阳极104和第一电极111上设置堤部105。可以在堤部105上设置发光层106(特别是,主发光层106a和主阴极107a)。
也就是说,分别设置在相邻像素中的主发光层106a和主阴极107a可以在接触孔CH中彼此连接。
为了提供额外的描述,设置接触孔CH的区域可以被称为正常边界区。
如图9A所示,设置了接触孔CH的平坦化层103中的设置有阳极104的区域的高度H1可以大于没有设置阳极104的区域的高度H2。
这样的高度差可能是因为没有设置阳极104的平坦化层比设置有阳极104的平坦化层被多蚀刻一次。这将在下面参照图10A至图10E进行描述。
在下文中,将参照图4、图6、图9A、图9B和图10A至图10E描述图4中所示的制造发光显示面板的方法。在图10A至图10E中,(a)例示了制造图6所示的截面的方法,而(b)例示了制造图9A中所示的截面的方法。也就是说,(a)例示了边界区BA的截面,而(b)例示了正常边界区(例如,沿图4中的线C-C′截取的截面)。
首先,如图10A中的(a)和(b)所示,像素驱动电路层102、第一电极111、绝缘层109和平坦化层103可以设置在基板101上。
可以通过使用光致抗蚀剂的曝光和蚀刻工艺形成接触孔CH。设置在绝缘层109下方的第一电极111可以通过接触孔CH暴露出来。
随后,如图10B中的(a)和(b)所示,阳极104可以设置在平坦化层103上。
在这种情况下,如(b)中所示,阳极104可以仅设置在平坦化层103的设置接触孔CH的一侧,并且形成于接触孔CH中的阳极104可以连接至第一电极111。
第一电极111的一部分可以被阳极104覆盖,并且该第一电极111的其他部分可以在后续工艺中被堤部105覆盖。也就是说,为了在不添加掩模的情况下在像素之间连接主阴极107a,阳极104可以在接触孔CH中仅覆盖第一电极111的一部分。而且,第一电极111的未被阳极104覆盖的其他部分可以在后续工艺中在形成边界凹槽103a中执行蚀刻停止层(etch stopper)的功能。
随后,如图10C中的(a)所示,可以通过干蚀刻在边界区BA中形成边界凹槽103a。也就是说,可以通过蚀刻平坦化层103来形成边界凹槽103a。
具体地,可以通过干蚀刻工艺去除在阳极104的端部支撑阳极104的平坦化层,从而可以在朝向边界凹槽103a突出的阳极104下方形成底切结构。也就是说,阳极104的端部可以朝向边界凹槽103a突出。为了提供额外的描述,可以通过使用阳极104作为掩模在边界凹槽103a中形成底切结构。
在这种情况下,在执行通过干蚀刻工艺对边界区BA中的平坦化层103进行蚀刻的过程中,如图10C中的(b)所示,可以在接触孔CH中蚀刻没有设置阳极104的平坦化层103。然而,设置有阳极104的平坦化层103可以被阳极104覆盖,因此可以不被蚀刻。
如图9A和10C所示,设置了接触孔CH的平坦化层103中的设置有阳极104的区域的高度H1可以大于没有设置阳极104的区域的高度H2。
此外,在执行在边界凹槽103a中在阳极104下方形成底切结构的过程中,由于在接触孔CH中第一电极111充当蚀刻停止层,因此在接触孔CH中的阳极104下方可以不形成底切结构。
随后,如图10D中的(a)和(b)所示,堤部105可以设置在边界区BA和正常边界区中。堤部105可以包括诸如SiO2之类的无机材料。也就是说,堤部105可以包括无机材料,因此,当堤部105设置在边界凹槽103a中时,堤部105可以沿着底切结构的形状而设置。
为了提供额外的描述,如以上参照图10C所描述的,堤部105可以由诸如SiO2之类的无机材料形成,以防止底切结构被堤部105平坦化。
在这种情况下,如图10D中的(a)所示,开口区OA可以形成在边界区BA中,并且如(b)所示,第一电极111可以被堤部105完全覆盖。
最后,如图10E中的(a)和(b)所示,发光层120可以设置在显示区120的整个表面上。
在这种情况下,如(a)所示,边界区发光层106b和主发光层106a可以基于边界凹槽103a与边界凹槽103a的底切结构的高度差,在边界区BA中彼此分离。具体地,配置发光层106的电荷产生层(CGL)可以被阳极104下方的底切结构分离,因此,可以形成边界区发光层106b和主发光层106a。
此外,阴极107可以设置在显示区120的整个表面上。在这种情况下,阴极107可以基于边界凹槽103a与边界凹槽103a的底切结构的高度差而划分为边界区阴极107b和主阴极107a。
也就是说,如图10E中的(b)所示,主阴极107a可以连续地形成于设置在相邻像素之间的接触孔CH中,并且如图10E中的(a)所示,在边界区BA中,阴极107可以划分为边界区阴极107b和主阴极107a。
根据本公开,边界凹槽103a可以形成在与横向漏电流和漏光的主路径相对应的、像素之间的上区域和下区域以及像素之间的左区域和右区域中,并且边界区发光层106b、主发光层106a、边界区阴极107b和主阴极107a可以由边界凹槽103a形成。因此,可以通过边界凹槽103a彼此分离的边界区发光层106b、主发光层106a、边界区阴极107b和主阴极107a阻挡横向漏电流和漏光。
此外,堤部105、主发光层106a和主阴极107a可以连续地设置在平坦化层103中的形成边界凹槽103a的区域中的相邻像素中。因此,主阴极107a可以覆盖所有像素并且可以共同应用于所有像素。
下面将简要描述以上参照图4、图6、图9A、图9B和图10A至图10E描述的发光显示面板的特征。
首先,将阳极104连接至驱动晶体管Tdr的接触孔CH可以设置在边界区BA中所设置的连接部分处,并且可以在边界区BA中的除接触孔CH之外的部分处设置边界凹槽。边界区阴极107b和主阴极107a可以在边界凹槽103a中彼此间隔开并且可以在连接部分处彼此连接。
随后,发光层106可以包括设置在边界凹槽103a中的边界区发光层106b和设置在显示区120中的除边界凹槽103a之外的部分处的主发光层106a,并且边界区发光层106b和主发光层106a可以在边界凹槽103a处彼此间隔开。
随后,在像素驱动电路层与平坦化层之间可以进一步设置绝缘层,并且连接至驱动晶体管的第一端并设置在像素驱动电路层的顶表面上的第一电极可以通过穿过绝缘层和平坦化层的接触孔CH暴露出来。第一电极可以连接至阳极,并且堤部可以设置在阳极和第一电极上。主发光层106a和主阴极107a可以设置在接触孔CH中所设置的堤部上,并且设置在接触孔CH中的主发光层106a和主阴极107a可以连接至设置在接触孔CH外部的边界区光发光层107b和边界区阴极107a。
最后,设置了接触孔CH的平坦化层103中的设置有阳极104的区域的高度H1可以大于没有设置阳极104的区域的高度H2。
图11A是例示沿图5中所示的线D-D′截取的截面的示例图,图11B是例示沿图5所示的线X3-X3′截取的截面的示例图,而图12A至图12E是例示图5所示的发光显示面板的制造方法的示例图。在以下描述中,省略或将简要给出与以上参照图1至图6给出的描述相同或相似的描述。
如上所述,在图5所示的发光显示面板100中所包括的像素中,边界区阴极107b可以设置在阳极104的外侧部分当中的沿与选通线不同的方向(例如,长度方向)设置的上外侧部分和下外侧部分之一处。
为了提供额外的描述,在图5所示的发光显示面板100中,对于一个像素,边界区阴极107b可以设置在上边界区、下边界区、左边界区和右边界区当中除上边界区之外的区域中。
在这种情况下,在图5所示的发光显示面板100中所包括的像素中,边界区阴极107b可以与连接至基板101中所包括的第n选通线GLn的像素中所包括的阳极104的外侧部分当中的除连接部分之外的部分交叠,并且连接部分可以形成在面向第n选通线GLn的区域(即,上外侧部分)中。也就是说,设置有边界区阴极107b的边界凹槽103a和设置有连接孔Y的连接部分可以设置在边界区BA中。
然而,当在第n选通线GLn和第n-1选通线GLn-1之间提供将阳极104连接至驱动晶体管Tdr的接触孔时,连接部分可以形成在面对第n+1选通线GLn+1的区域(即,下边界区)中。连接孔Y可以形成在连接部分中。
此外,连接部分可以形成在面对第n选通线GLn的区域和面对第n+1选通线GLn+1的区域当中的至少一个中。因此,连接部分可以设置在像素的上部和下部当中的至少一个中。
在这种情况下,如图5所示,主阴极107a而不是边界区阴极107b可以设置在设置连接部分(即,连接孔Y)的区域中。
因此,在图5所示的发光显示面板100中所包括的像素中,分别设置在相邻像素中的主阴极107a可以通过连接孔Y彼此连接。而且,主阴极107a和边界区阴极107b可以通过连接孔Y彼此连接。
为了提供额外的描述,边界区阴极107b可以设置在一个像素中所包括的阳极104的外侧部分当中的除连接之外的部分处,并且将阳极104连接至驱动晶体管Tdr的连接孔Y可以设置在连接部分中。
在这种情况下,图11A和图11B例示了连接孔Y的截面。
在设置连接孔Y的区域中,可以在像素驱动电路层102与平坦化层103之间进一步设置绝缘层109。但是,绝缘层109可以设置在基板101的整个表面以及设置连接孔Y的区域上。
即,在连接部分中,绝缘层109可以通过形成于平坦化层103中的连接孔Y暴露出来,并且堤部105可以覆盖在连接孔Y处暴露出来的绝缘层109。发光层106(具体地,主发光层106a和主阴极107a)可以设置在堤部105上。
也就是说,分别设置在相邻像素中的主发光层106a和主阴极107a可以在连接孔Y中彼此连接。
为了提供额外的描述,设置连接孔Y的区域可以被称为正常边界区。
如图11A所示,设置了连接孔Y的平坦化层103中的设置阳极104的区域的高度H1可以大于没有设置阳极104的区域的高度H2。
这样的高度差可能是因为没有设置阳极104的平坦化层比设置有阳极104的平坦化层被多蚀刻一次。这将在下面参照图12A至图12E进行描述。
阳极104可以覆盖绝缘层109中在连接孔Y处暴露出来的部分。
在下文中,将参照图5、图6、图11A、图11B和图12A至图12E描述图4所示的制造发光显示面板的方法。在图12A至12E中,(a)例示了图6所示的截面的制造方法,(b)例示了图11A所示的截面的制造方法。也就是说,(a)例示了边界区BA的截面,而(b)例示了正常边界区(例如,沿图5的线D-D′的截面)。
首先,如图12A中的(a)和(b)所示,像素驱动电路层102、绝缘层109和平坦化层103可以设置在基板101上。
可以通过使用光致抗蚀剂的曝光和蚀刻工艺形成连接孔Y。绝缘层109的一部分可以通过连接孔Y暴露出来。
随后,如图12B中的(a)和(b)所示,阳极104可以设置在平坦化层103上。
在这种情况下,如(b)所示,阳极104可以仅设置在平坦化层103的设置有连接孔Y的一侧,并且形成于连接孔Y中的阳极104可以覆盖绝缘层109中在连接孔Y处暴露出的部分。
也就是说,绝缘层109中的在连接孔Y处暴露出的部分可以被阳极104覆盖,并且绝缘层109的其它部分可以在后续工艺中被堤部105覆盖。也就是说,为了在不增加掩膜的情况下连接像素之间的主阴极107a,在连接孔Y中,阳极104可以仅覆盖绝缘层109的一部分。而且,绝缘层109中的未被阳极104覆盖的其它部分可以在后续工艺中在形成边界凹槽103a中执行蚀刻停止层的功能。
随后,如图12C中的(a)所示,可以通过干蚀刻在边界区BA中形成边界凹槽103a。也就是说,可以通过蚀刻平坦化层103来形成边界凹槽103a。
具体地,可以通过干蚀刻工艺去除在阳极104的端部支撑阳极104的平坦化层,并且因此可以在朝向边界凹槽103a突出的阳极104下方形成底切结构。也就是说,阳极104的端部可以向边界凹槽103a突出。为了提供额外的描述,可以通过使用阳极104作为掩模在边界凹槽103a中形成底切结构。
在这种情况下,在通过干蚀刻工艺对边界区BA中的平坦化层103进行蚀刻的过程中,如(b)所示,可以在连接孔Y中蚀刻没有设置阳极104的平坦化层103。然而,设置有阳极104的平坦化层103可以被阳极104覆盖,因此可以不被蚀刻。
如图11A和图12C所示,设置有连接孔Y的平坦化层103中的设置有阳极104的区域的高度H1可以大于没有设置阳极104的区域的高度H2。
此外,在执行在边界凹槽103a中的阳极104下方形成底切结构的过程中,因为绝缘层109在连接孔Y中充当蚀刻停止层,所以可以在连接孔Y中的阳极104下方不形成底切结构。
为此,绝缘层109可以由在对堤部105进行干蚀刻中没有被蚀刻的材料形成。例如,绝缘层109可以由无机材料、有机材料、或者无机材料或有机材料的结合层形成。
随后,如图12D中的(a)和(b)所示,堤部105可以设置在边界区BA和正常边界区中。堤部105可以包括诸如SiO2之类的无机材料。也就是说,堤部105可以包括无机材料,并且因此,当堤部105设置在边界凹槽103a中时,堤部105可以沿着底切结构的形状设置。
为了提供额外的描述,如以上参照图12C所描述的,堤部105可以由诸如SiO2之类的无机材料形成,以防止底切结构被堤部105平坦化。
在这种情况下,如(a)所示,开口区OA可以形成在边界区BA中,并且如(b)所示,绝缘层109可以被堤部105完全覆盖。
最后,如图12E中的(a)和(b)所示,发光层120可以设置在显示区120的整个表面上。
在这种情况下,如(a)所示,基于边界凹槽103a与边界凹槽103a的底切结构的高度差,边界区发光层106b和主发光层106a可以在边界区BA中彼此分离。具体地,配置发光层106的电荷产生层(CGL)可以被阳极104下方的底切结构分离,因此,可以形成边界区发光层106b和主发光层106a。
此外,阴极107可以设置在显示区120的整个表面上。在这种情况下,阴极107可以基于边界凹槽103a与边界凹槽103a的底切结构的高度差而被划分为边界区阴极107b和主阴极107a。
也就是说,如图12E中的(b)所示,主阴极107a可以连续地形成于设置在相邻像素之间的连接孔Y中,并且如(a)所示,在边界区BA中,阴极107可以划分为边界区阴极107b和主阴极107a。
根据本公开,边界凹槽103a可以形成于与横向漏电流和漏光的主路径相对应的像素之间的上区域和下区域以及像素之间的左区域和右区域中,并且边界区发光层106b、主发光层106a、边界区阴极107b和主阴极107a可以由边界凹槽103a形成。因此,横向漏电流和漏光可以被通过边界凹槽103a彼此分离的边界区发光层106b、主发光层106a、边界区阴极107b和主阴极107a阻挡。
此外,堤部105、主发光层106a和主阴极107a可以连续设置在平坦化层103中的形成连接孔Y的区域中的相邻像素中。因此,阴极107a可以覆盖所有像素并且可以共同应用于所有像素。
在以上描述中,已经描述了连接孔Y仅设置在像素的上部中的发光显示面板,作为本公开的示例,但是连接孔Y可以仅设置在像素的下部或者可以设置在像素的下部和上部的全部中。
下面将简要描述以上参照图5、图6、图11A、图11B和图12A至图12E描述的发光显示面板的特征。首先,边界区阴极107b可以设置在连接至基板101中所包括的第n选通线GLn的像素中所设置的边界区中的除连接部分之外的部分处,并且连接部分可以形成在面对第n-1选通线GLn-1的区域和面对第n+1选通线GLn+1的区域中至少一个。
随后,发光层106可以包括设置在边界凹槽103a中的边界区发光层106b和设置在显示区120中的除边界凹槽103a之外的部分处的主发光层106a,并且边界区发光层106b和主发光层106a可以在边界凹槽103a处彼此间隔开。
随后,在像素驱动电路层和平坦化层之间可以进一步设置绝缘层,并且绝缘层可以通过在连接部中形成于平坦化层中的连接孔Y而暴露出来。堤部可以覆盖在连接孔Y处暴露出的绝缘层,而主发光层106a和主阴极107a可以设置在布置于连接孔Y中的堤部上。设置在连接孔Y中的主发光层106a和主阴极107a可以连接至设置在连接孔Y外部的边界区发光层107b和边界区阴极107a。
最后,设置有连接孔Y的平坦化层103中的设置有阳极104的区域的高度H1可以大于没有设置阳极104的区域的高度H2。
根据本公开的实施方式,可以减少相邻像素之间的LLC,并且因此可以防止在相邻像素中发生漏光。
具体地,根据本公开的实施方式,作为横向漏电流的主路径的发光层的电荷产生层(CGL)可以与像素之间的边界凹槽间隔开,并且因此,与现有技术相比,可以减少LLC并且可以减少低灰阶漏色现象。
此外,根据本公开的实施方式,可以通过形成于边界凹槽处的底切结构来改善光学混色,并且可以增加开发高分辨率和高色彩再现率模型的自由度。
本公开的上述特征、结构和效果包含在本公开的至少一个实施方式中,但不限于仅一个实施方式。此外,本领域技术人员可以通过其他实施方式的组合或修改来实现本公开的至少一个实施方式中描述的特征、结构和效果。因此,与组合和修改相关联的内容应理解为在本公开的范围内。
对本领域技术人员显而易见的是,在不脱离本公开的精神或范围的情况下,可以对本公开进行各种修改和变型。因此,本公开旨在涵盖本公开的修改和变型,只要它们落入所附权利要求及其等同物的范围内。
相关申请的交叉引用
本申请要求于2020年10月27日提交的韩国专利申请No.10-2020-0140505号的优先权,该申请通过引用并入本文中,如同在此完整阐述一样。
Claims (20)
1.一种发光显示面板,所述发光显示面板包括:
基板,该基板包括非显示区和设置有多个像素的显示区;
像素驱动电路层,该像素驱动电路层设置在所述基板上,所述像素驱动电路层包括驱动晶体管;
平坦化层,该平坦化层覆盖所述像素驱动电路层;
多个阳极,该多个阳极设置在所述平坦化层上,所述多个阳极中的每一个配置像素;
堤部,该堤部设置在所述阳极之间并且包括暴露出所述多个阳极的多个开口区;
发光层,该发光层设置在所述多个阳极和所述堤部上;以及
阴极,该阴极设置在所述发光层上和所述基板的整个显示区中,
其中,
在所述多个阳极中的每一个的外侧部分处设置有边界区,
所述阴极包括边界区阴极和主阴极,
所述边界区阴极设置在布置于所述边界区中的边界凹槽内,
所述主阴极设置在所述显示区中的除所述边界凹槽之外的部分处,并且
所述边界区阴极与所述主阴极在所述边界凹槽中彼此间隔开。
2.根据权利要求1所述的发光显示面板,其中,所述边界区阴极沿与设置在所述基板中的第n选通线平行的方向来设置,其中n是大于0且小于等于g的自然数,g是所述基板中的选通线的数量。
3.根据权利要求1所述的发光显示面板,其中,所述发光层包括:
边界区发光层,该边界区发光层设置在所述边界凹槽中;以及
主发光层,该主发光层设置在所述显示区中的除所述边界凹槽之外的部分处,并且
所述边界区发光层和所述主发光层在所述边界凹槽中彼此间隔开。
4.根据权利要求1所述的发光显示面板,其中
所述边界凹槽设置在所述平坦化层内的所述边界区中,
所述平坦化层在所述边界区中的高度小于所述平坦化层在除所述边界区以外的区域中的高度,
所述堤部在所述边界凹槽中设置在所述平坦化层上,
所述边界区发光层设置在所述边界凹槽中设置的所述堤部上,并且
所述边界区阴极设置在所述边界凹槽中设置的所述边界区发光层上。
5.根据权利要求4所述的发光显示面板,其中,所述发光层包括:
边界区发光层,该边界区发光层设置在所述边界凹槽中;以及
主发光层,该主发光层设置在所述显示区中的除所述边界凹槽之外的区域中,并且
所述边界区发光层和所述主发光层在所述边界凹槽中彼此间隔开。
6.根据权利要求4所述的发光显示面板,其中,所述多个阳极中的每一个的端部沿朝向所述边界凹槽的方向突出。
7.根据权利要求1所述的发光显示面板,其中,所述边界区阴极和所述主阴极在设置在所述边界区中的连接部分处彼此连接。
8.根据权利要求1所述的发光显示面板,其中,所述边界区阴极设置在连接至所述基板中设置的第n选通线的像素中所包括的阳极之间,其中n是大于0且小于等于g的自然数,g是所述基板中的选通线的数量。
9.根据权利要求8所述的发光显示面板,其中,所述边界区阴极没有设置在边界区中的与第n-1选通线和第n+1选通线相邻的部分处,所述边界区设置在与所述基板中设置的第n选通线连接的像素中。
10.根据权利要求1所述的发光显示面板,其中
所述边界凹槽设置在面对连接至所述基板中设置的第n选通线的像素中所包括的阳极的每个区域中,并且
所述边界区阴极设置在所述边界凹槽中,其中n是大于0且小于等于g的自然数,g是所述基板中的选通线的数量。
11.根据权利要求10所述的发光显示面板,其中
在所述边界凹槽中的与第n-1选通线或第n+1选通线相邻的每个部分处设置连接部分,并且
设置在所述边界凹槽中的所述边界区阴极和所述主阴极在所述连接部分处彼此连接。
12.根据权利要求11所述的发光显示面板,其中,所述发光层包括:
边界区发光层,该边界区发光层设置在所述边界凹槽中;以及
主发光层,该主发光层设置在所述显示区中的除所述边界凹槽之外的部分处,
所述边界区发光层和所述主发光层在所述边界凹槽中彼此间隔开,并且
所述边界区发光层和所述主发光层在所述连接部分处彼此连接。
13.根据权利要求1所述的发光显示面板,其中
在设置在所述边界区中的连接部分处设置将相应阳极连接至驱动晶体管的接触孔,
所述边界凹槽设置在所述边界区中的除所述接触孔之外的部分处,
所述边界区阴极和所述主阴极在所述边界凹槽中彼此间隔开,并且
所述边界区阴极和所述主阴极在所述连接部分处彼此连接。
14.根据权利要求13所述的发光显示面板,其中,所述发光层包括:
边界区发光层,该边界区发光层设置在所述边界凹槽中;以及
主发光层,该主发光层设置在所述显示区中的除所述边界凹槽之外的部分处,并且
所述边界区发光层和所述主发光层在所述边界凹槽中彼此间隔开。
15.根据权利要求14所述的发光显示面板,所述发光显示面板还包括绝缘层,该绝缘层位于所述像素驱动电路层和所述平坦化层之间,
其中,
连接至所述驱动晶体管的第一端子并且设置在所述像素驱动电路层的顶表面上的第一电极通过穿过所述绝缘层和所述平坦化层的所述接触孔暴露出来,
所述第一电极连接至相应阳极,
所述堤部设置在所述相应阳极和所述第一电极上,
所述主发光层和所述主阴极设置在所述接触孔中设置的所述堤部上,并且
设置在所述接触孔中的所述主发光层和所述主阴极连接至设置在所述接触孔外部的所述边界区发光层和所述边界区阴极。
16.根据权利要求15所述的发光显示面板,其中,设置了连接孔的所述平坦化层中的设置有相应阳极的区域的高度大于没有设置相应阳极的区域的高度。
17.根据权利要求1所述的发光显示面板,其中
所述边界区阴极设置在连接至所述基板中包括的第n选通线的像素中所设置的边界区中的除连接部分之外的部分处,并且
所述连接部分设置在面对被布置于所述基板中的第n-1选通线的区域和面对被布置于所述基板中的第n+1选通线的区域中的至少一个中,其中n是大于0且小于等于g的自然数,g是所述基板中的选通线的数量。
18.根据权利要求17所述的发光显示面板,其中,所述发光层包括:
边界区发光层,该边界区发光层设置在所述边界凹槽中;以及
主发光层,该主发光层设置在所述显示区中的除所述边界凹槽之外的区域中,并且
所述边界区发光层和所述主发光层在所述边界凹槽中彼此间隔开。
19.根据权利要求18所述的发光显示面板,所述发光显示面板还包括绝缘层,该绝缘层位于所述像素驱动电路层和所述平坦化层之间,
其中,
在所述连接部分处,所述绝缘层通过设置在所述平坦化层中的连接孔暴露出来,
所述堤部覆盖在所述连接孔处暴露出来的所述绝缘层,
所述主发光层和所述主阴极设置在接触孔中设置的所述堤部上,并且
设置在所述接触孔中的所述主发光层和所述主阴极连接至设置在所述接触孔外部的所述边界区发光层和所述边界区阴极。
20.根据权利要求19所述的发光显示面板,其中,设置了所述连接孔的所述平坦化层中的设置有相应阳极的区域的高度大于没有设置相应阳极的区域的高度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200140505A KR20220055922A (ko) | 2020-10-27 | 2020-10-27 | 발광표시패널 및 이를 이용한 발광표시장치 |
KR10-2020-0140505 | 2020-10-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114497138A true CN114497138A (zh) | 2022-05-13 |
Family
ID=81257611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111256914.0A Pending CN114497138A (zh) | 2020-10-27 | 2021-10-27 | 发光显示面板及包括该发光显示面板的发光显示设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220131104A1 (zh) |
KR (1) | KR20220055922A (zh) |
CN (1) | CN114497138A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220111814A (ko) * | 2021-02-02 | 2022-08-10 | 삼성디스플레이 주식회사 | 표시장치 |
-
2020
- 2020-10-27 KR KR1020200140505A patent/KR20220055922A/ko active Search and Examination
-
2021
- 2021-10-26 US US17/511,282 patent/US20220131104A1/en active Pending
- 2021-10-27 CN CN202111256914.0A patent/CN114497138A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220131104A1 (en) | 2022-04-28 |
KR20220055922A (ko) | 2022-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10825393B2 (en) | Light emitting diode display device | |
KR102652572B1 (ko) | 플렉서블 전계 발광 표시장치 | |
US10692958B2 (en) | Organic light emitting diode display | |
US10553656B2 (en) | Display apparatus | |
CN109841655B (zh) | 显示面板和有机发光显示装置 | |
KR20170023300A (ko) | 투명표시패널 및 이를 포함하는 투명표시장치 | |
US11749688B2 (en) | Light emitting display panel | |
KR20090065104A (ko) | 유기전계발광표시장치 | |
KR20210010696A (ko) | 표시 장치 | |
US20220102471A1 (en) | Light emitting display panel and light emitting display apparatus including the same | |
KR101450887B1 (ko) | 유기전계발광표시장치 | |
CN114497138A (zh) | 发光显示面板及包括该发光显示面板的发光显示设备 | |
US20230217721A1 (en) | Light Emitting Display Apparatus | |
US20230217680A1 (en) | Light emitting display apparatus | |
US20220208925A1 (en) | Light emitting display panel and light emitting display apparatus using the same | |
CN115394201B (zh) | 显示面板和显示装置 | |
US20220208804A1 (en) | Light Emitting Display Panel | |
CN115769296A (zh) | 显示基板及其制备方法、显示装置 | |
EP4207979A1 (en) | Light emitting display apparatus | |
US20220149318A1 (en) | Light emitting display panel and light emitting display apparatus using the same | |
EP4336484A1 (en) | Display substrate and display device | |
US20220130940A1 (en) | Light emitting display panel and light emitting display apparatus using the same | |
WO2023159511A1 (zh) | 显示基板及其制备方法、显示装置 | |
WO2022252230A1 (zh) | 显示基板和显示装置 | |
US20220199655A1 (en) | Light emitting display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |