CN114448780B - 一种基于pcie接口的以太网控制器异常处理系统和方法 - Google Patents
一种基于pcie接口的以太网控制器异常处理系统和方法 Download PDFInfo
- Publication number
- CN114448780B CN114448780B CN202210101289.0A CN202210101289A CN114448780B CN 114448780 B CN114448780 B CN 114448780B CN 202210101289 A CN202210101289 A CN 202210101289A CN 114448780 B CN114448780 B CN 114448780B
- Authority
- CN
- China
- Prior art keywords
- interrupt
- module
- pcie
- state
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
- H04L41/0659—Management of faults, events, alarms or notifications using network fault recovery by isolating or reconfiguring faulty entities
- H04L41/0661—Management of faults, events, alarms or notifications using network fault recovery by isolating or reconfiguring faulty entities by reconfiguring faulty entities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1829—Arrangements specially adapted for the receiver end
- H04L1/1848—Time-out mechanisms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
- H04L43/0811—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking connectivity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
- H04L43/0817—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking functioning
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0823—Errors, e.g. transmission errors
- H04L43/0847—Transmission error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Computer And Data Communications (AREA)
Abstract
本发明公开了一种基于pcie接口的以太网控制器异常处理系统和方法,包括DMA控制模块、master接口中断状态控制信息模块、BD控制信息模块、mwr模块和slave接口中断状态控制信息模块;能够及时的对故障状态进行诊断、现场记录及告知主机;提供的两种处理机制不仅能够避免复位引起的时间开销,同时也能够保证在链路恢复后,数据帧的完整性和正确性。
Description
技术领域
本发明属于计算机网络技术领域,具体属于一种基于pcie接口的以太网控制器异常处理系统和方法。
背景技术
当以太网控制器通过pcie接口将数据上传主机时,其链路异常会引起传输失败;传统的方法是将错误信息以中断的方式告知主机,主机对异常处理后,需要复位操作重启传输;这种处理机制不仅会带来较大的时间开销,也会引起数据帧的传输异常。
发明内容
为了解决现有技术中存在的问题,本发明提供一种基于pcie接口的以太网控制器异常处理系统和方法,能够及时的对故障状态进行诊断、现场记录及告知主机;提供的两种处理机制不仅能够避免复位引起的时间开销,同时也能够保证在链路恢复后,数据帧的完整性和正确性。
为实现上述目的,本发明提供如下技术方案:
一种基于pcie接口的以太网控制器异常处理系统,包括DMA控制模块、master接口中断状态控制信息模块、BD控制信息模块、mwr模块和slave接口中断状态控制信息模块;
DMA控制模块用于发起pcie的master接口传输请求、对pcie内部master接口的中断状态进行查询、发起中断请求给主机、执行重发或者放弃操作;
master接口中断状态控制信息模块用于对当前pcie的master接口的错误状态信息进行存储;在放弃状态时,将master接口的状态信息告知BD控制信息模块;
BD控制信息模块用于根据错误标志信息,将当前帧返回BD描述符的错误状态标志位进行置位;
mwr模块用于发起pcie的slave接口的传输请求、对pcie内部slave接口的中断状态进行查询、发起中断请求给主机、执行重发或者放弃操作;
slave接口中断状态控制信息模块用于对当前pcie的slave接口的错误状态信息进行存储;在放弃状态时,将slave接口的状态信息告知BD控制信息模块。
优选的,所述中断状态包括发起的传输请求pcie不支持、发起的请求完成、发起的请求完成超时和传输数据有错误。
优选的,所述master接口中断状态控制信息模块的错误状态信息包括当前请求的源地址、目的地址、长度信息、读写控制信号、输出中断标志信号和操作恢复标志信号。
优选的,所述slave接口中断状态控制信息模块的错误状态信息包括当前请求的源地址、目的地址、长度信息、读写控制信号、输出中断标志信号和操作恢复标志信号。
优选的,BD描述符的信息包括当前帧在主机存储空间的地址、长度和当前帧在传输过程中的状态信息。
一种基于pcie接口的以太网控制器异常处理方法,包括以下步骤,
步骤1,DMA控制模块或mwr模块接收pcie的中断状态信息;
步骤2,暂停数据传输;
步骤3,对pcie的中断状态进行查询,判断是数据完成中断还是错误中断;
步骤4,若是错误中断,将本次传输的控制信息写到master接口中断状态控制信息模块或slave接口中断状态控制信息模块,执行步骤;否则,完成本次传输,启动下一次请求;
步骤5,若是错误中断,给主机发送中断请求,主机在读取中断状态信息后,对链路的异常进行诊断、恢复,然后根据需求选择重发或者放弃;若重发,DMA控制模块或mwr模块会将该次传输再次启动;若放弃,BD控制信息模块会通过返回BD描述符的方式告知主机这帧数据的错误状态,然后启动下一帧数据的传输。
优选的,步骤1中,中断状态信息包括发起的传输请求pcie不支持、发起的请求完成、发起的请求完成超时和传输数据有错误。
优选的,步骤4中,控制信息包括当前请求的源地址、目的地址、长度信息、读写控制信号、输出中断标志信号和操作恢复标志信号;
操作恢复标志信号产生一个周期的脉冲信号,为重传或放弃标志信号,1表示放弃,0表示重新发送;在放弃状态时,将状态信息告知BD控制信息模块。
与现有技术相比,本发明具有以下有益的技术效果:
本发明的一种基于pcie接口的以太网控制器异常处理系统,能够及时的对pcie的master接口和slave接口的故障状态进行诊断、现场记录及通知主机;给主机提供了放弃和重发两种处理机制,若主机选择放弃,则能够将数据帧的错误状态通过返回BD描述符的方式告知主机;不仅避免了复位引起的时间开销,同时能够保证在链路恢复后数据帧的完整性和正确性。本发明能够及时的对故障状态进行诊断、现场记录及告知主机;提供的两种处理机制不仅避免了复位引起的时间开销,同时能够保证在链路恢复后数据帧的完整性和正确性。
通过对该系统进行功能仿真,并与传统的复位方法进行比较。在测试环境中,随机产生1000组报文,其中有200组为异常报文。仿真结果表明,该发明提出的异常处理机制在不用复位的情况下,不仅能够实现数据帧的重发和丢帧两种机制,同时能够将异常数据帧通过返回BD描述符的方式告知主机,主机在对返回BD描述符解析后,能够准确获知当前帧的错误状态,有效提高了以太网控制器应用的可靠性。
附图说明
图1为对以太网控制器pcie接口的异常处理机制结构框图;
附图中:1为DMA控制模块;2为master接口中断状态控制信息模块;3为BD控制信息模块;4为mwr模块;5为slave接口中断状态控制信息模块。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明,所述是对本发明的解释而不是限定。
本发明的一种基于pcie接口的以太网控制器异常处理方法,在pcie的应用层接口通过故障状态诊断、现场记录的方法设计了重发和放弃两种控制机制,且将数据帧错误状态通过返回BD描述符的方式告知主机。具体流程为:①DMA控制模块或mwr模块收到pcie的中断;②暂停数据传输;③对中断状态进行查询,判断是数据完成中断还是错误中断;④若是错误中断,将本次传输的控制信息写到master接口中断状态控制信息模块或slave接口中断状态控制信息模块;否则,完成本次传输,启动下一次请求;⑤若是错误中断,给主机发送中断请求。主机在读取中断状态信息后,对链路的异常进行诊断、恢复,然后根据需求选择重发或者放弃;若重发,DMA控制模块或mwr模块会将该次传输再次启动;若放弃,控制器会通过返回BD描述符的方式告知主机这帧数据的错误状态,然后启动下一帧数据的传输。
如图1所示,本发明一种基于pcie接口的以太网控制器异常处理系统,包括DMA控制模块1、master接口中断状态控制信息模块2、BD控制信息模块3、mwr模块4、slave接口中断状态控制信息模块5。
DMA控制模块1的主要功能是发起pcie的master接口传输请求,首先根据控制器内部的控制及数据信息,发起一次pcie的master接口的访问请求,该请求包括的信息为:从主机搬需要发送的数据到控制器,从主机搬发送BD描述符和接收BD描述符到控制器。当pcie的master接口产生中断时,对pcie内部的中断状态进行查询,主要的中断状态包括Unsupported_Request(发起的传输请求pcie不支持)、Completer_Abort(发起的请求完成)、Completion_Time_Out(发起的请求完成超时)和Data_Poisoning(传输数据有错误);其中,只有Completer_Abort是传输正确完成中断,另外三种状态为错误状态,也是本发明需要处理的异常错误。如果查询后为Completer_Abort状态,则直接响应完成控制信号,如果为其它的异常状态,则将本次访问的控制信息存储到master接口中断状态控制信息模块中,然后发起中断请求给主机;主机在读取中断状态信息后,对链路的异常进行诊断、恢复,然后根据需求选择重发或者放弃;若重发,DMA控制模块会将该次传输再次启动;若放弃,DMA控制模块会通过返回BD描述符的方式告知主机这帧数据的错误状态,然后启动下一帧数据的传输。
master接口中断状态控制信息模块2的主要功能是对当前pcie的master接口的错误状态信息进行存储,主要包括当前请求的源地址(位宽可配置)、目的地址(位宽可配置)、长度信息(位宽可配置)、读写控制信号(1位宽)、输出中断标志信号(1位宽)和操作恢复标志信号(1位宽)。其中,操作恢复标志信号产生一个周期的脉冲信号,为重传/放弃标志信号,1表示放弃(产生done信号),0表示重新发送;在放弃状态时,需要将状态信息告知BD控制信息模块。
BD控制信息模块3的主要功能是根据master接口中断状态控制信息模块和slave接口中断状态控制信息模块给出的错误标志信息,将当前帧的返回BD描述符的错误状态标志位进行置位,描述符的信息还包括当前帧在主机存储空间的地址、长度和该帧在传输过程中的状态信息,这样主机在对该BD描述符解析时,就能判断出当前帧的错误状态,便于对该帧进行特殊处理。
mwr模块4的主要功能是根据接收的数据及返回BD描述符,发起pcie的slave接口的传输访问,功能和DMA控制模块类似。首先根据控制器内部的控制及数据信息,发起一次pcie的slave接口的访问请求,该请求包括的信息为:从MAC搬接收的数据到主机,从控制器搬返回BD描述符和状态块到主机。当pcie的slave接口产生中断时,对pcie内部的中断状态进行查询,主要的中断状态包括Unsupported_Request(发起的传输请求pcie不支持)、Completer_Abort(发起的请求完成)、Completion_Time_Out(发起的请求完成超时)和Data_Poisoning(传输数据有错误);其中,只有Completer_Abort是传输正确完成中断,另外三种状态为错误状态,也是本发明需要处理的异常错误。如果查询后为Completer_Abort状态,则直接响应完成控制信号,如果为其它的异常状态,则将本次访问的控制信息存储到slave接口中断状态控制信息模块中,然后发起中断请求给主机;主机在读取中断状态信息后,对链路的异常进行诊断、恢复,然后根据需求选择重发或者放弃;若重发,mwr模块会将该次传输再次启动;若放弃,mwr模块会通过返回BD描述符的方式告知主机这帧数据的错误状态,然后启动下一帧数据的传输。
slave接口中断状态控制信息模块5的主要功能是对当前pcie的slave接口的错误状态信息进行存储,主要包括当前请求的源地址(位宽可配置)、目的地址(位宽可配置)、长度信息(位宽可配置)、读写控制信号(1位宽)、输出中断标志信号(1位宽)和操作恢复标志信号(1位宽);其中,操作恢复标志信号产生一个周期的脉冲信号,为重传/放弃标志信号,1表示放弃(产生done信号),0表示重新发送;在放弃状态时,需要将状态信息告知BD控制信息模块。
本发明是针对以太网控制器pcie接口的异常状态,能够及时的对pcie的master接口和slave接口的故障状态进行诊断、现场记录及通知主机;给主机提供了放弃和重发两种处理机制,若主机选择放弃,则能够将数据帧的错误状态通过返回BD描述符的方式告知主机;不仅避免了复位引起的时间开销,同时能够保证在链路恢复后数据帧的完整性和正确性。
实施例
其中,实现内部为以太网控制器结构,虚线内部结构为本发明所提出的一种基于pcie接口的以太网控制器异常处理机制的结构,这两种处理机制对pcie的master接口和slave接口都适用,虚线外部为与其连接的其它模块。其中,主机的主要功能包括:将上层协议需要发送的数据帧及描述符发送给以太网控制器,将以太网控制器输出的数据帧及返回的描述符转发给上层协议处理,通过pcie接口对控制电路进行相应配置;pcie模块的主要功能是根据主机和控制电路的请求进行数据帧及描述符的转发,该模块本身不对数据帧内容进行处理;缓存管理模块的主要功能是对收发的数据进行存储管理,采用接收通路和发送通路分离,数据先进先出的原则;MAC模块主要实现两个功能:第一、数据的封装与解封,包括寻址、差错校验等;第二、媒体介入控制,包括媒体分配和竞争处理;收发器模块主要功能是把上一层传递过来的数据字节转换成可以通过物理媒介传输的信号,另一方面也负责把来自物理媒介的信号转换成数据链路层传输的数据字节。
DMA控制模块1主要功能为发起pcie的master接口传输请求、对pcie内部master接口的中断状态进行查询、发起中断请求给主机、重发或者放弃两种机制的执行。
master接口中断状态控制信息模块2主要功能是对当前pcie的master接口的错误状态信息进行存储;在放弃状态时,将master接口的状态信息告知BD控制信息模块。
BD控制信息模块3主要功能是根据错误标志信息,将当前帧返回BD描述符的错误状态标志位进行置位。
mwr模块4主要功能为发起pcie的slave接口的传输请求、对pcie内部slave接口的中断状态进行查询、发起中断请求给主机、重发或者放弃两种机制的执行。
slave接口中断状态控制信息模块5主要功能是对当前pcie的slave接口的错误状态信息进行存储;在放弃状态时,将slave接口的状态信息告知BD控制信息模块。
本发明可用于PC机、服务器、测控系统中心机等系统的网卡设备中,特别适用于对网卡的可靠性要求较高的计算机网络系统。
采用本发明提出的一种基于pcie接口的以太网控制器异常处理系统,能够及时的对故障状态进行诊断、现场记录及告知主机;提供的两种处理机制不仅避免了复位引起的时间开销,同时能够保证在链路恢复后数据帧的完整性和正确性,有效提升了以太网控制器的可靠性。
根据上述方案,用Verilog语言对本发明中各个模块的逻辑设计进行描述,并将其与网卡设备中的其它模块集成在一起,进行系统级的验证。验证结果表明,本发明实现了设计功能,且可靠性满足预期。
Claims (7)
1.一种基于pcie接口的以太网控制器异常处理系统,其特征在于,包括DMA控制模块(1)、master接口中断状态控制信息模块(2)、BD控制信息模块(3)、mwr模块(4)和slave接口中断状态控制信息模块(5);
DMA控制模块(1)用于发起pcie的master接口传输请求、对pcie内部master接口的中断状态进行查询、发起中断请求给主机、执行重发或者放弃操作;
DMA控制模块(1)首先根据控制器内部的控制及数据信息,发起一次pcie的master接口的访问请求,该请求包括的信息为:从主机搬需要发送的数据到控制器,从主机搬发送BD描述符和接收BD描述符到控制器;
当pcie的master接口产生中断时,对pcie内部的中断状态进行查询,中断状态包括发起的传输请求pcie不支持、发起的请求完成、发起的请求完成超时和传输数据有错误;
如果查询后为发起的请求完成状态,则直接响应完成控制信号,如果为其它的异常状态,则将本次访问的控制信息存储到master接口中断状态控制信息模块中,然后发起中断请求给主机;主机在读取中断状态信息后,对链路的异常进行诊断、恢复,然后根据需求选择重发或者放弃;若重发,DMA控制模块会将该次传输再次启动;若放弃,DMA控制模块会通过返回BD描述符的方式告知主机这帧数据的错误状态,然后启动下一帧数据的传输;
master接口中断状态控制信息模块(2)用于对当前pcie的master接口的错误状态信息进行存储;在放弃状态时,将master接口的状态信息告知BD控制信息模块(3);
BD控制信息模块(3)用于根据错误标志信息,将当前帧返回BD描述符的错误状态标志位进行置位;
mwr模块(4)用于发起pcie的slave接口的传输请求、对pcie内部slave接口的中断状态进行查询、发起中断请求给主机、执行重发或者放弃操作;
mwr模块(4)首先根据控制器内部的控制及数据信息,发起一次pcie的slave接口的访问请求,该请求包括的信息为:从MAC搬接收的数据到主机,从控制器搬返回BD描述符和状态块到主机;当pcie的slave接口产生中断时,对pcie内部的中断状态进行查询,中断状态包括发起的传输请求pcie不支持、发起的请求完成、发起的请求完成超时和传输数据有错误;
如果查询后为发起的请求完成状态,则直接响应完成控制信号,如果为其它的异常状态,则将本次访问的控制信息存储到slave接口中断状态控制信息模块中,然后发起中断请求给主机;主机在读取中断状态信息后,对链路的异常进行诊断、恢复,然后根据需求选择重发或者放弃;若重发,mwr模块会将该次传输再次启动;若放弃,mwr模块会通过返回BD描述符的方式告知主机这帧数据的错误状态,然后启动下一帧数据的传输;slave接口中断状态控制信息模块(5)用于对当前pcie的slave接口的错误状态信息进行存储;在放弃状态时,将slave接口的状态信息告知BD控制信息模块(3)。
2.根据权利要求1所述的一种基于pcie接口的以太网控制器异常处理系统,其特征在于,所述master接口中断状态控制信息模块(2)的错误状态信息包括当前请求的源地址、目的地址、长度信息、读写控制信号、输出中断标志信号和操作恢复标志信号。
3.根据权利要求1所述的一种基于pcie接口的以太网控制器异常处理系统,其特征在于,所述slave接口中断状态控制信息模块(5)的错误状态信息包括当前请求的源地址、目的地址、长度信息、读写控制信号、输出中断标志信号和操作恢复标志信号。
4.根据权利要求1所述的一种基于pcie接口的以太网控制器异常处理系统,其特征在于,BD描述符的信息包括当前帧在主机存储空间的地址、长度和当前帧在传输过程中的状态信息。
5.一种基于pcie接口的以太网控制器异常处理方法,其特征在于,包括以下步骤,
步骤1,DMA控制模块(1)接收pcie的master接口的中断状态信息;
mwr模块(4)接收pcie的slave接口的中断状态信息;
步骤2,暂停数据传输;
步骤3,对pcie的中断状态进行查询,判断是数据完成中断还是错误中断;
步骤4,当pcie的master接口产生中断时,DMA控制模块(1)将本次传输的控制信息写到master接口中断状态控制信息模块(2),执行步骤5;
当pcie的slave接口产生中断时,mwr模块(4)将本次传输的控制信息写到slave接口中断状态控制信息模块(5),执行步骤5;
否则,完成本次传输,启动下一次请求;
步骤5,若是错误中断,给主机发送中断请求,主机在读取中断状态信息后,对链路的异常进行诊断、恢复,然后根据需求选择重发或者放弃;若重发,DMA控制模块(1)或mwr模块(4)会将该次传输再次启动;若放弃,BD控制信息模块(3)会通过返回BD描述符的方式告知主机这帧数据的错误状态,然后启动下一帧数据的传输。
6.根据权利要求5所述的一种基于pcie接口的以太网控制器异常处理方法,其特征在于,步骤1中,中断状态信息包括发起的传输请求pcie不支持、发起的请求完成、发起的请求完成超时和传输数据有错误。
7.根据权利要求5所述的一种基于pcie接口的以太网控制器异常处理方法,其特征在于,步骤4中,控制信息包括当前请求的源地址、目的地址、长度信息、读写控制信号、输出中断标志信号和操作恢复标志信号;
操作恢复标志信号产生一个周期的脉冲信号,为重传或放弃标志信号,1表示放弃,0表示重新发送;在放弃状态时,将状态信息告知BD控制信息模块(3)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210101289.0A CN114448780B (zh) | 2022-01-27 | 2022-01-27 | 一种基于pcie接口的以太网控制器异常处理系统和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210101289.0A CN114448780B (zh) | 2022-01-27 | 2022-01-27 | 一种基于pcie接口的以太网控制器异常处理系统和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114448780A CN114448780A (zh) | 2022-05-06 |
CN114448780B true CN114448780B (zh) | 2023-06-20 |
Family
ID=81370542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210101289.0A Active CN114448780B (zh) | 2022-01-27 | 2022-01-27 | 一种基于pcie接口的以太网控制器异常处理系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114448780B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116301266B (zh) * | 2023-03-03 | 2023-11-17 | 无锡众星微系统技术有限公司 | 一种基于安全认证的PCIe设备带内复位的方法和装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106502952A (zh) * | 2016-10-24 | 2017-03-15 | 郑州云海信息技术有限公司 | 一种pcie设备安全掉线设计方法 |
CN111666237A (zh) * | 2020-06-08 | 2020-09-15 | 王斌 | 具有高速缓存管理功能的dma控制器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101620551B (zh) * | 2009-05-07 | 2013-03-06 | 曙光信息产业(北京)有限公司 | 一种面向多虚拟机应用的网卡中断控制方法 |
CN106021147B (zh) * | 2011-09-30 | 2020-04-28 | 英特尔公司 | 在逻辑驱动器模型下呈现直接存取的存储设备 |
CN103198001B (zh) * | 2013-04-25 | 2017-02-01 | 加弘科技咨询(上海)有限公司 | 能够自测pcie接口的存储系统及测试方法 |
CN103559156B (zh) * | 2013-11-11 | 2016-04-06 | 北京大学 | 一种fpga与计算机之间的通信系统 |
WO2015139327A1 (zh) * | 2014-03-21 | 2015-09-24 | 华为技术有限公司 | 失效切换方法、装置和系统 |
CN107066407A (zh) * | 2016-11-28 | 2017-08-18 | 天津光电通信技术有限公司 | 一种基于PCIe总线的主从交互式通信平台及方法 |
CN112711550B (zh) * | 2021-01-07 | 2023-12-29 | 无锡沐创集成电路设计有限公司 | Dma自动配置模块和片上系统soc |
CN113766017B (zh) * | 2021-08-30 | 2023-09-19 | 西安微电子技术研究所 | 一种基于请求响应式实时以太网载荷数据传输控制系统和方法 |
-
2022
- 2022-01-27 CN CN202210101289.0A patent/CN114448780B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106502952A (zh) * | 2016-10-24 | 2017-03-15 | 郑州云海信息技术有限公司 | 一种pcie设备安全掉线设计方法 |
CN111666237A (zh) * | 2020-06-08 | 2020-09-15 | 王斌 | 具有高速缓存管理功能的dma控制器 |
Also Published As
Publication number | Publication date |
---|---|
CN114448780A (zh) | 2022-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11500707B2 (en) | Controller, memory controller, storage device, and method of operating the controller | |
US6430714B1 (en) | Failure detection and isolation | |
KR20130095799A (ko) | 고가용성 솔리드 스테이트 드라이브를 제공하는 방법 및 장치 | |
JPS5833575B2 (ja) | デ−タの自動回復方法 | |
CN114448780B (zh) | 一种基于pcie接口的以太网控制器异常处理系统和方法 | |
US20110153884A1 (en) | Storage system provided with function for detecting write completion | |
CN116627877B (zh) | 一种片上总线状态记录系统和记录方法 | |
CN101123485B (zh) | iSCSI报文处理方法和装置、错误恢复方法和装置 | |
CN103178872A (zh) | 通过以太网延长usb系统传输距离的方法及装置 | |
CN115587058A (zh) | 一种数据处理系统、方法、设备及介质 | |
US7609083B2 (en) | Semiconductor integrated circuit device and storage apparatus having the same | |
WO2024113990A1 (zh) | 一种光模块的信息查询方法及其相关组件 | |
US8799548B2 (en) | I/O bridge device, response-reporting method, and program | |
CN106911530B (zh) | 一种基于串口冗余策略的关键测试指令传输系统及方法 | |
US8943255B2 (en) | Methods and structure for accounting for connection resets between peripheral component interconnect express bridges and host devices | |
CN117692112A (zh) | 冗余串行通信的控制方法、系统、设备及存储介质 | |
CN110134638B (zh) | 一种双处理器数据交换方法 | |
CN104243197A (zh) | 数据传输方法、系统及虚拟存储网关 | |
CN115941531B (zh) | 基于新增内核驱动模块的网络原始报文提取方法 | |
CN114637712B (zh) | 一种EDFB模式下SAS2SATA Bridge的错误处理方法和装置 | |
CN116431416B (zh) | 处理器、调试方法、计算设备及计算机可读存储介质 | |
CN114416453B (zh) | 一种基于外设接口的芯片硬件调试方法和装置 | |
WO2023005866A1 (zh) | 一种总线控制方法及相关装置 | |
CN111200594B (zh) | 接收数据的方法、装置、数据接收设备和存储介质 | |
CN118626299A (zh) | 一种PCIe器件故障处理方法、BMC、PCIe器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |