CN114446343A - 用于阈值电压变动系统及方法的存储器循环跟踪 - Google Patents

用于阈值电压变动系统及方法的存储器循环跟踪 Download PDF

Info

Publication number
CN114446343A
CN114446343A CN202111213354.0A CN202111213354A CN114446343A CN 114446343 A CN114446343 A CN 114446343A CN 202111213354 A CN202111213354 A CN 202111213354A CN 114446343 A CN114446343 A CN 114446343A
Authority
CN
China
Prior art keywords
memory
cycle count
memory cell
voltage
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111213354.0A
Other languages
English (en)
Inventor
H·吉杜图里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114446343A publication Critical patent/CN114446343A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30116—Shadow registers, e.g. coupled registers, not forming part of the register space
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案涉及用于阈值电压变动系统及方法的存储器循环跟踪。存储器系统可包含用于存储逻辑数据的多个存储器单元及用于跟踪与所述存储器单元相关联的循环数目的循环跟踪电路系统。所述循环可表示所述存储器单元的一或多个过去存取。所述存储器系统还可包含用于存取所述存储器单元的控制电路系统。对所述存储器单元的存取可包含读取操作、写入操作或两者。在所述存储器单元的所述存取期间，所述控制电路系统可至少部分基于所述被跟踪循环数目确定所述存取的电压参数。

Description

用于阈值电压变动系统及方法的存储器循环跟踪
技术领域
本申请案涉及存储器领域，且特定来说，涉及用于阈值电压变动系统及方法的存储器循环跟踪。
背景技术
本段落希望向读者介绍可能与下文描述及/或主张的本技术的各个方面有关的领域的各个方面。据信，此论述有助于向读者提供背景信息以有利于更好地理解本公开的各个方面。因此，应理解，这些陈述应从这个角度阅读且不应被认为是对现有技术的承认。
通常，计算系统包含例如一或多个处理器或其它合适组件的处理电路系统及例如芯片或集成电路的存储器装置。一或多个存储器装置可在例如双列直插式存储器模块(DIMM)的存储器模块上用于存储处理电路系统可存取的数据。举例来说，基于到计算系统的用户输入，处理电路系统可请求存储器模块从其存储器装置检索对应于用户输入的数据。在一些例子中，检索到的数据可包含固件或可由处理电路系统执行以执行操作的指令及/或可包含将用作用于操作的输入的数据。另外，在一些情况中，从操作输出的数据可经存储于存储器中，例如以实现数据从存储器的随后检索。
一些存储器装置包含存储器单元，其可通过接通耦合存储器单元(例如电容器)与字线或位线的晶体管来存取。相比之下，阈值型存储器装置包含通过提供跨存储器单元的电压来存取的存储器装置，其中数据值基于存储器单元的阈值电压进行存储。举例来说，数据值可基于是否超过存储器单元的阈值电压，且响应于跨存储器单元提供的感测电压，存储器单元传导电流，所述电流可经测量以确定存储器单元的逻辑状态。所存储的数据值可例如通过施加足以改变存储器单元的物理/电性质的电压(例如，处于或高于对应于所期望状态的阈值)来改变。阈值型存储器单元的实例可包含(但不限于)交叉点存储器单元及硫属化物存储器单元(例如相变存储器(PCM)、可编程金属化单元(PMC)存储器等)。
关于阈值型存储器，存储器单元的阈值电压可能取决于存储器单元经历了多少个循环(例如读取及/或写入操作)在存储器单元的寿命内发生变化。因而，可期望跟踪阈值电压的移位及/或存储器单元循环数目的方法。
发明内容
一方面，本申请案涉及一种系统，其包括：多个存储器单元，其经配置以存储逻辑数据；循环跟踪电路系统，其经配置以跟踪与所述多个存储器单元中的存储器单元相关联的循环数目，其中所述循环表示所述存储器单元的一或多个过去存取；及控制电路系统，其经配置以存取所述存储器单元，其中所述存储器单元的所述存取包括所述存储器单元的读取操作、到所述存储器单元的写入操作或两者，其中所述控制电路系统经配置以至少部分基于所述存储器单元的所述被跟踪循环数目确定所述存储器单元的所述存取的电压参数。
在另一方面中，本申请案涉及一种存储器装置，其包括：存储器阵列，其包括与多个存储器单元相关联的多个存储器地址；多个影子寄存器，其经配置以定义所述存储器阵列的多个存储器块，其中所述多个存储器块中的每一存储器块包括所述多个存储器地址的存储器地址的子集；及多个循环计数寄存器，其中所述多个循环计数寄存器中的循环计数寄存器对应于所述多个影子寄存器中的影子寄存器，其中所述影子寄存器经配置以定义所述多个存储器块中的存储器块，其中所述循环计数寄存器经配置以维持对应于对所述存储器块的存储器单元执行的先前操作的数目的循环计数值。
在另一方面中，本申请案涉及一种方法，其包括：接收写入请求；响应于接收到所述写入请求，将数据写入到存储器装置的多个存储器单元；将所述多个存储器单元指派到存储器块；跟踪所述存储器块的循环计数值，其中所述循环计数值包括对所述存储器块的所述多个存储器单元执行的操作数目的指示；及存取所述存储器块的存储器单元，其中存取所述存储器块包括：至少部分基于所述循环计数值确定所述存储器单元的选择电压；至少部分基于所述循环计数值确定所述存储器单元的读取感测电压；或两者。
附图说明
在阅读以下详细描述且参考图式之后，就可更好地理解本公开的各个方面，其中：
图1是根据实施例的存储器装置的部分的框图；
图2是根据实施例的图1的存储器装置的部分的图；
图3是根据实施例的随着循环计数增加的阈值电压的曲线图；
图4是根据实施例的与设置及复位电压分布相关的实例感测电压的曲线图；
图5是根据实施例的存储器阵列中的实例存储器块指派的框图；
图6是根据实施例的计数跟踪电路系统的框图；
图7是根据实施例的用于指派循环计数寄存器保持跟踪一组存储器单元的循环计数、更新循环计数寄存器及利用被跟踪循环计数的实例过程的流程图；及
图8是根据实施例的在读取及/或写入操作中应用图6的循环跟踪电路系统的图1的存储器装置的部分的示意图。
具体实施方式
当引入本公开的各种实施例的元件时，冠词“一(a/an)”及“所述(the/said)”希望意味着存在元件中的一或多者。术语“包括”、“包含”及“具有”希望是包含性的且意味着除所列元件之外还可能存在额外元件。下文将描述本文中描述的本实施例的一或多个特定实施例。为了提供这些实施例的简洁描述，说明书中可能未描述实际实施方案的所有特征。应了解，在任何此实际实施方案的开发中，如在任何工程或设计项目中，必须作出众多实施方案特定决策以实现开发者的特定目标，例如遵守系统相关及商业相关约束，其可因实施方案而异。此外，应了解，此开发努力可能是复杂且耗时的，但对于受益于本公开的所属领域的一般技术人员，这仍是设计及制造(fabrication/manufacture)的例行任务。
存储器通常包含存储器单元阵列，其中每一存储器单元耦合到至少两个存取线。举例来说，存储器单元可经耦合到位线及字线。因而，每一存取线可经耦合到大量存储器单元。为了选择存储器单元，与存储器单元的第一存取线相关联的解码器电路及与存储器单元的第二存取线相关联的解码器电路两者都可在相应存取线上提供电压及/或电流。通过将电压/电流施加到相应存取线，可存取存储器单元例如以将数据写入到存储器单元及/或从存储器单元读取数据。
在一些实施例中，阈值型存储器可利用基于外加阈值电压改变性质的材料(例如硫属化物玻璃)。换句话说，阈值型存储器装置材料可通过施加特定电压来“设置”或“复位”。在一些实施例中，相变存储器(PCM)可通过更改存储器材料的状态来存储数据值。举例来说，存储器单元的设置可将相变材料置于第一状态(例如晶态)，且存储器单元的复位可将相变材料置于另一状态(例如非晶态)。如应了解，设置及复位的定义可因惯例而异。此外，状态的改变可对应于存储器单元的电性质(例如电阻率)的变化。存储器单元的当前状态且因此存储器单元的数据值(例如逻辑值，例如“0”或“1”)可通过跨存储器单元施加感测电压来确定。呈其相应状态的相变材料的不同电性质可响应于外加电压产生跨存储器单元的不同电流。举例来说，当施加跨存储器单元的电压差(例如感测电压或分界电压)时，电流可对应于存储器单元的设置或复位电阻率，且因而，测量得到的电流可用于确定存储器单元的数据值。
此外，阈值型存储器装置可利用可编程金属化单元(PMC)，其响应于可具有相反极性的不同外加电压展现电性质(例如电阻率)的变化。举例来说，PMC可通过施加处于或高于设置阈值电压的第一电压经编程为设置，且通过施加具有相对于第一电压相反的极性(例如负极性)的第二电压编程为复位。类似于PCM，PMC可基于外加电压展现电阻率的增加或减小。举例来说，当施加感测电压时，电流可对应于存储器单元的设置或复位电阻率，且因而，测量得到的电流可用于确定存储器单元的数据值。
阈值电压可定义参考电压，所述参考电压在跨存储器单元施加高于(或低于，这取决于环境及实施方案)相应阈值的电压时致使存储器单元被编程为设置或复位。如应了解，不同材料可具有不同阈值电压，且一些设置或复位可具有在任一端上定界的阈值，例如在一些PCM中。在一些案例中，设置及/或复位阈值电压(例如，跨存储器单元所获得的电压差)可因单元而异，例如归因于硬件、材料或先前施加的电压(例如，在读取及/或写入期间)的非均匀性。因而，设置及复位中的每一者的阈值电压可视作电压分布，其中感测电压(例如，用于读取设置或复位的外加电压)通常在电压分布之间且用于读取存储器单元的逻辑状态。
另外，在一些案例中，存储器单元的设置及/或复位的阈值电压分布可能基于存储器单元经历的循环(例如写入及/或读取操作)的数目在存储器单元的寿命内发生变化。换句话说，存储器单元的电性质可能基于存储器单元已经通过的循环数目发生变化，此可能更改阈值电压。在一些案例中，已经历许多循环的存储器单元的阈值电压分布的变化可在存储器单元被读取时致使外加感测电压达到阈值电压并改变存储器单元的状态，此可导致被不正确地解译的数据值。
在一些实施例中，为了补偿阈值电压分布归因于存储器单元的循环的变化，可跟踪循环量(例如，经由多个寄存器)，且感测电压可基于存储器单元已经历的循环量进行调整。此外，存储器存储体可经分段成多个块，每一者对应于一组存储器地址。举例来说，寄存器可被指派存储器块使得寄存器跟踪读取及/或写入存储器块的存储器单元。为了读取存储器单元，可引用对应于存储器单元的存储器地址的寄存器，且适当感测电压可基于寄存器已跟踪的、对应存储器块的循环数目进行选择。尽管上文论述为与相变存储器及可编程金属化单元相关，但本文中论述的技术可应用到任何合适存储器装置，其中阈值电压在存储器单元的循环内发生变化及/或其中循环/操作数目是关注点。
考虑到上述情况，图1是存储器装置100的部分的框图。存储器装置100可为任何合适形式的存储器，例如非易失性存储器(例如交叉点存储器)及/或易失性存储器。存储器装置100可包含一或多个存储器单元102、一或多个位线104(例如104-0、104-1、104-2、104-3)、一或多个字线106(例如106-0、106-1、106-2、106-3)、一或多个字线解码器108(例如字线解码电路系统)及一或多个位线解码器110(例如位线解码电路系统)。存储器单元102、位线104、字线106、字线解码器108及位线解码器110可形成存储器阵列112。
存储器单元102中的每一者可包含选择器及/或存储元件。当跨相应存储器单元的选择器的电压达到阈值时，存储元件可经存取以从存储元件读取数据值及/或将数据值写入到存储元件。在一些实施例中，存储器单元102中的每一者可不包含单独选择器及存储元件，且具有一配置使得存储器单元仍然表现为具有选择器及存储元件(例如，可包含既表现为选择器材料又表现为存储元件材料的材料的使用)。当存储器单元102具有用作选择器及存储元件的单种材料时，这些架构可利用单种材料(例如硫属化物)工艺架构且可通过利用正信号(例如正电压、正电流)来在存储器单元中设置逻辑高值及通过利用负信号或较低电压信号(例如负电压、负电流)来在存储器单元中清除逻辑高值或设置逻辑低值在每一存储器单元内设置相应值。单种材料工艺架构可在存储器操作期间使用双极解码器(例如驱动电路系统)来存取存储器单元。在一些情况中，可使用单极解码器，例如当正信号电平与负信号电平之间的中性中点经移位以等于位线104与字线106之间的电压差的一半时。
为便于论述，可依据位线104、字线106、字线解码器108及位线解码器110论述图1，但这些标示不具限制性。本公开的范围应被理解为覆盖经耦合到多个存取线且通过相应解码器存取的存储器单元102，其中存取线可用于将数据存储到存储器单元中及从存储器单元读取数据。
位线解码器110可经组织成多个解码器群组。举例来说，存储器装置100可包含位线解码器114(例如多个位线解码器110)的第一群组及/或位线解码器116的第二群组(例如多个位线解码器110’的不同群组)。类似地，字线解码器108也可经布置成字线解码器108的群组，例如字线解码器118的第一群组及/或字线解码器120的第二群组。解码器可彼此组合用于驱动存储器单元102(例如，例如在字线106及/或位线104的任一侧上成对及/或成若干对)。举例来说，位线解码器110-3可结合位线解码器110’-3及/或字线解码器108-0、108’-0一起操作以选择存储器单元102A。如在本文中应了解，字线106及/或位线104的任一端上的解码器电路系统可不同。另外，应注意，存储器装置100的所描绘组件可包含未展示的额外电路系统及/或可经安置成任何合适布置。举例来说，字线解码器108及/或位线解码器110的子集可经安置于存储器阵列112的不同侧及/或包含电路系统的任何平面的不同物理侧上。
存储器装置100还可包含控制电路122。控制电路122可通信地耦合到相应字线解码器108及/或位线解码器110以通过例如致使解码电路系统(例如字线解码器108及/或位线解码器110的子集)产生选择信号(例如选择电压及/或选择电流)以对存储器单元的目标进行编程来执行存储器操作。在一些实施例中，正电压及负电压可分别在位线104及/或字线106中的一或多者上经提供到存储器单元102的目标。在一些实施例中，解码器电路可将电脉冲(例如电压及/或电流)提供到存取线以存取存储器单元。电脉冲可为方形脉冲，或在一些其它实施例中，可使用其它形状的脉冲。在一些实施例中，提供到存取线的电压可为恒定电压。
激活解码器电路可实现外加电压(例如电脉冲)到存储器单元102的目标的递送使得控制电路122能够存取目标存储器单元的数据存储装置，例如以从存储器单元读取或写入到存储器单元。在存储器单元102的目标被存取之后，可读取或写入数据。写入到目标存储器单元可包含改变由目标存储器单元存储的数据值。如先前论述，由存储器单元存储的数据值可为基于阈值电压。在一些实施例中，取决于惯例，存储器单元可经设置以具有逻辑“0”，或可经复位以具有逻辑“1”。在一些实施例中，设置存储器单元可具有比复位存储器单元更低的阈值电压，然而，应了解，逻辑值惯例及/或如何确定电压极性为何(例如正或负)的惯例可为实施方案特定的且不限制本公开。无论惯例为何，通过设置或复位存储器单元，不同数据值可由存储器单元存储。读取存储器单元102的目标可包含通过响应于跨存储器单元102施加的感测电压感测电流来确定目标存储器单元是否由第一阈值电压及/或第二阈值电压表征。在编程(例如写入)期间，通过将具有正或负极性的编程脉冲施加到存储器单元102A及使用具有给定(例如已知)固定极性的信号读取存储器单元102A，可达到特定存储器单元(例如存储器单元102A)的阈值电压。
图2是说明根据本公开的实施例的存储器阵列124的部分的图。存储器阵列124可为包含字线106(例如106-0、106-1、…、106-N)及位线104(例如104-0、104-1、…、104-M)的交叉点阵列。存储器单元102可经定位于字线106与位线104的相交点中的每一者处。存储器单元102可在两端子架构中起作用(例如，其中字线106及位线104中的特定者用作用于存储器单元102中的特定者的电极)。
存储器单元102中的每一者可为电阻可变存储器单元，例如电阻式随机存取存储器(RRAM)单元、导电桥接随机存取存储器(CBRAM)单元、相变存储器(PCM)单元及/或自旋转移力矩磁性随机存取存储器(STT-RAM)单元以及其它类型的存储器单元。存储器单元102中的每一者可包含存储器元件(例如存储器材料)及选择器元件(例如选择/存储材料(SD))及/或在作用上取代单独存储器元件层及选择器元件层的材料层。选择器元件(例如SD材料)可经安置于与形成存储器单元的字线或位线的字线触点与位线触点之间。当对存储器单元执行读取或写入操作时，电信号可在字线触点与位线触点之间传输。
选择器元件可尤其为二极管、非欧姆装置(NOD)或硫属化物开关装置或类似于底层单元结构那样形成。在一些实例中，选择器元件可包含选择器材料、第一电极材料及第二电极材料。存储器单元102的存储器元件可包含存储器单元102的存储器部分(例如，可编程到不同状态的部分)。例如，在电阻可变存储器单元102中，存储器元件可包含具有可响应于外加编程电压及/或电流脉冲编程到对应于特定状态的特定电平的电阻的存储器单元的部分。在一些实施例中，存储器单元102可经特性化为阈值型存储器单元，其基于穿过与选择器元件及/或存储器元件相关联的阈值的电压及/或电流进行选择(例如激活)。实施例不限于与存储器单元102的存储器元件相关联的一或若干特定电阻可变材料。举例来说，电阻可变材料可为由各种掺杂或未经掺杂硫属化物基材料形成的硫属化物。可用于形成存储元件的电阻可变材料的其它实例尤其包含二进制金属氧化物材料、巨磁阻材料及/或各种聚合物基电阻可变材料。
在操作中，存储器单元102可通过经由所选择的字线106及位线104跨存储器单元102施加电压(例如写入电压)来编程。感测(例如读取)操作可经执行以通过感测电流或电压来确定一或多个存储器单元102的状态。举例来说，可响应于施加到形成相应存储器单元102的字线106中的所选择者的特定电压感测对应于相应存储器单元102的一或多个位线104上的电流/电压。
如说明，存储器阵列124可经布置成在任何方向(例如x轴、y轴、z轴)上延伸的交叉点存储器阵列架构(例如三维(3D)交叉点存储器阵列架构)。多层面交叉点存储器阵列124可包含安置于字线106及位线104的交替(例如交错)层面之间的数个连续存储器单元(例如102B、102C、102D)。层面数的数目可扩大或其数目可减小且不应限于所描绘容量或布置。存储器单元102中的每一者可经形成于字线106与位线104之间(例如，两个存取线之间)，使得存储器单元102中的相应者可与位线104及字线106中的其相应对直接电耦合(例如，串联电耦合)及/或由通过一对相应位线104及字线106的金属的相应部分制成的电极(例如触点)形成。举例来说，存储器阵列124可包含可以小到单个存储元件及/或多个存储元件的粒度经存取用于进行数据操作(例如感测及写入)的个别可寻址(例如可随机存取)存储器单元102的三维矩阵。如应了解，存储器阵列124可包含比图2的实例中展示的更多或更少的位线104、字线106及/或存储器单元102。
如上文论述，在一些案例中，设置及/或复位阈值电压可例如归因于硬件、外加电压(例如，在读取及/或写入期间)及/或存储器单元102的材料的非均匀性而不同。另外，特定存储器单元102的设置及/或复位的阈值电压分布可基于特定存储器单元102已经历的循环数目改变。为帮助说明，图3是在存储器单元102的整个寿命内随着循环计数134从开始参考循环计数134(例如循环计数N0)增加的存储器单元102的设置/复位的阈值电压132的广义曲线图130。广义曲线图130包含x轴上的归一化循环计数134及y轴上的归一化阈值电压132。如应了解，广义曲线图130说明多个循环内的设置及/或复位的阈值电压132，且特定实施方案可展现循环计数134内的额外及/或不同特性。
阈值电压132可具有围绕平均阈值电压138的分布136。举例来说，针对给定循环计数134(例如循环计数N1)处的存储器单元102，存储器单元102的阈值电压132的分布136可在统计上从第一电压(例如V1)变到第二电压(例如V2)，其中平均阈值电压138(例如V3)在所述第一电压与所述第二电压之间。此外，随着循环计数134增加，阈值电压132的分布136通常可遵循在存储器单元102的整个寿命内包含一或多个增加及/或减小的路径。举例来说，随着循环计数134增加(例如，从循环计数N0到N1到N2)，阈值电压132通常可减小。另外，在存储器单元102的寿命的其它部分期间(例如，从循环计数N2到N3)，阈值电压132通常可增加。此外，存储器单元102可经历减小阈值电压132的周期，接着是增加阈值电压132的周期，如图3中举例，反之亦然。如应了解，阈值电压132随着循环计数134增加或减小的变化的路径及/或速度可取决于实施方案(例如材料、操作电压等)及/或环境因素(例如温度)而异。针对给定路径，可跟踪循环计数134以补偿阈值电压132的变化。
在进一步说明中，图4是三个单独循环计数134(例如，分别在循环计数N1、N2及N3处的设置电压分布142-1、142-2及142-3，及分别在循环计数N1、N2及N3处的复位电压分布144-1、144-2及144-3)处的设置电压分布142及复位电压分布144的曲线图140。如应了解，给定相应循环计数N1、N2及N3处的阈值电压132作为实例，且如上文论述，阈值电压132的增加或减小可在存储器单元102的循环计数134中的不同相对时间发生。曲线图140包含x轴上的阈值电压132及y轴上的从给定循环计数134的平均阈值电压138的标准偏差148。
在进一步说明中且结合图3，具有循环计数N1的存储器单元102的设置电压分布142-1可具有表示为电压V3的平均阈值电压138，且针对给定标准偏差148(例如σ1与σ2之间的标准偏差)在电压V1与电压V2之间变化。针对给定标准偏差148，设置电压分布144可类似地定界。
在一些案例中，设置电压分布142及复位电压分布144可随着循环计数134增加经历电压向下移位150。电压向下移位150可基于多种不同因素，例如存储器单元102的材料性质、在操作期间强加于存储器单元102上的电脉冲、环境因素(例如温度)、制造因素或其组合。此外，在一些案例中，随着循环计数134增加(例如，从循环计数N2到N3)，与电压向下移位150相反，可发生电压向上移位152。因而，特定存储器单元102的阈值电压132可随着特定存储器单元102的循环计数134增加经历一或多个电压向上移位152及/或一或多个电压向下移位150。此外，尽管举例为经历电压向下移位150及接着经历电压向上移位152，但电压向下移位150及向上移位152的顺序、频率及/或速率可取决于实施方案。另外，尽管举例为具有相同电压向下移位150及接着经历电压向上移位152，但设置电压分布142及复位电压分布144的电压向下移位150及/或电压向上移位152的量值可不同且可取决于循环计数134而异。
一般来说，针对给定循环计数134(例如循环计数N1)，感测电压(例如SV1)可经安置于设置电压分布142(例如设置电压分布142-1)与复位电压分布144(例如复位电压分布144-1)之间。在一些案例中，复位电压分布144中的电压向下移位150(例如，从循环计数N1处的复位电压分布144-1到循环计数N2处的复位电压分布144-2)可致使复位电压分布144的部分154移位经过感测电压(例如感测电压SV1)。移位经过感测电压(例如感测电压SV1)的复位电压分布144的部分154可在统计上对应于存储器单元102的当被读取时可能被不正确地解译为设置而非复位的部分。因而，根据本实施例，基于存储器单元102的循环计数134促进感测电压向下移位156可促进对存储器单元102中的数据的正确解译增加。类似地，感测电压向上移位158可基于循环计数134确定以考虑到电压向上移位152。
在一些实施例中，为了补偿随着循环计数134增加设置电压分布142及复位电压分布144中的电压向下移位150及/或电压向上移位152，可跟踪循环(例如，例如读取及/或写入的操作)的数目(例如，经由寄存器、处理器、控制电路122或其组合)，且可基于跟踪循环数目134调整(例如，经由感测电压向下移位156或感测电压向上移位158)感测电压(例如SV1或SV2)。举例来说，在循环计数N1处，可使用第一感测电压SV1，且在循环计数N2处，可使用第二感测电压SV2来最小化或消除潜在不正确地解译的存储器单元102的部分154。此外，响应于电压向上移位152，感测电压可经历感测向上移位158以考虑到阈值电压132的变化。如应了解，曲线图140被描绘为说明性工具，且可能是不按比例的。另外，平均阈值电压138、设置电压分布142及/或复位电压分布144可为线性或非线性的且可基于实施方案(例如材料性质、外加电压、环境/操作温度等)而异。此外，如上文论述，电压向下移位150及向上移位152的顺序、频率及/或速率可不同，且因而，感测电压向下移位156及/或感测电压向下移位158的顺序、频率及/或量可相应地不同。
除了有助于降低不正确地解译存储器单元102的概率(例如，在读取操作期间)，在写入操作期间还可使用跟踪循环计数134及跟踪电压向下移位150及/或电压向上移位152。举例来说，用于预读的电压可经历感测电压向下移位156及/或感测电压向上移位158，且可使用与在读取操作期间的感测电压相同或不同的感测电压(例如SV1或SV2)。另外，存储器单元102的循环计数134可用于确定增加或减小的选择电压(例如，用于施加针对设置或复位的相应阈值电压下的电压)。举例来说，随着循环计数134增加及电压向下移位150增加，存储器单元可能需要较低选择电压(或在电压向上移位152的情况中，需要较高选择电压)以便归因于经移位阈值电压132而存取或编程存储器单元102，这可提供功率节省及/或产生更少热。
在一些案例中，个别地跟踪每一存储器单元102的循环计数134可能是不行的。因而，存储器阵列124可经划分成各自包含存储器阵列124的存储器地址162的子集的多个存储器块160，如图5中展示。此外，存储器块160可具有任何合适大小且其大小可因存储器块160而异。此外，存储器块160可超出例如分区164的其它存储器分配。举例来说，存储器块160可组成完整分区164(例如存储器块1及分区3对应于相同存储器地址162)、分区164的部分(例如，存储器块0小于完整分区1)及/或跨越多个分区164(例如，存储器块2跨越分区1及分区2)。
对循环计数134的跟踪可发生于存储器装置100及/或与存储器装置100对接的计算系统的存储器控制器上。此外，如本文中论述，管控及/或实施对循环计数134的跟踪的控制电路系统可经由耦合到存储器装置100(例如，经由处理器或其它电路系统)的计算系统或其组合在(例如存储器装置100的)裸片上实现。在一些实施例中，在存储器装置100上实施循环跟踪电路系统170(如在图6中)可在存储器装置100与计算系统之间产生增加的带宽。另外，在一些实施例中，使确定要使用哪一感测电压(例如感测电压SV1或SV2)简化(例如，使用裸片上循环跟踪电路系统)可增加操作效率及/或增加存储器装置100及/或耦合到其的计算装置的速度。循环跟踪电路系统170可包含用于跟踪每一存储器块160的循环数目的多个循环计数寄存器172及用于递增存储于循环计数寄存器172中的计数数目的循环计数触发器174。另外，每一循环计数寄存器172可具有用于跟踪哪些存储器地址162对应于哪些循环计数寄存器172的一或多个对应影子寄存器176。随着特定存储器块160的存储器单元102经历一循环，由循环计数触发器174产生的计数增量178可更新循环计数寄存器172以增加特定存储器块160的跟踪循环计数134。
在一些案例中，不同操作(例如写入、读取、预读等)可对电压向下移位150及/或电压向上移位152具有不同影响。举例来说，写入可与比读取更高的施加到存储器单元102的电压相关联，且因此，可比读取操作更多地引起电压向下移位150及/或电压向上移位152。在一些实施例中，循环计数触发器174可将不同操作分为引起更多或更少循环。举例来说，循环计数触发器174可响应于读取操作产生一个循环的增量178且响应于写入操作产生对应于多个循环的多个增量178或具有更高量值的单个增量178。不同操作的计数比(例如10比1、100比1等)可取决于存储器单元材料的性质及/或其它实施方案因素而异。
此外，无论顺序为何，都可指派及重新指派存储器块160。换句话说，随着存储器阵列124的不同区段被写入，可实时指派或重新指派循环计数寄存器172以维持准确循环计数。举例来说，如果数据被写入到存储器阵列124的部分，那么存储器装置100或与其对接的计算系统可通过将对应于存储器阵列124的那个部分的存储器地址162存储于对应于循环计数寄存器172的影子寄存器176中将循环计数寄存器172指派到存储器地址162。另外，写入操作可触发循环计数触发器174产生与那个存储器块160相关联的循环计数寄存器172的增量178。接着，对存储器块160的存储器单元102的后续操作可引起相关联循环计数寄存器172的额外增量178。
在一些实施例中，对应存储器块160的存储器地址162可包含具有单个起始地址180及单个结束地址182的一组连续存储器地址162。然而，如应了解，在一些实施例中，存储器块160可包含连续存储器地址162的可为不连续的的多个子块，且对应于存储器块160的循环计数寄存器172的多个影子寄存器176可存储子块的起始地址180及结束地址182。另外，循环计数寄存器172可经重新指派以随着数据被写入及读取维持操作的循环计数134的准确近似。循环计数寄存器172的重新指派可包含存储器块160的合并或分割。举例来说，在写入操作期间，存储器装置100的控制电路122或计算系统可将涵盖对应于特定循环计数寄存器172及/或额外循环计数寄存器172的一或多个先前定义的存储器块160或与其重叠的存储器地址162指派到特定循环计数寄存器172。因而，可调整先前定义的存储器块160的起始地址180及结束地址182以为新数据的新存储器块160让路。另外，被侵占存储器单元102的循环计数寄存器172的值可被添加(例如，仅由平均值、加权平均值或其它公式组合)到最新寻址的存储器块160的循环计数寄存器172。此外，如果未向循环计数寄存器172指派存储器块160(例如，其先前存储器块160被另一存储器块取代)，那么其可进入空闲状态，且对应影子寄存器176可被复位或清理。此外，在存储器块160的分割期间(例如，归因于仅使用存储器块160的存储器单元102的部分的新数据的写入)，未被触碰的存储器单元可与原始存储器块160呆在一起且维持其原始循环计数134，且最新指派的循环计数寄存器172可经更新到原始循环计数134且根据操作进行递增。如应了解，并非所有写入都需与存储器块160的新指派或重新指派相关联。举例来说，新数据可经写入于一个存储器块160内或跨多个存储器块写入，且可针对已经在其相关联存储器单元102中的一或多者上完成操作的每一存储器块160更新循环计数寄存器172。
循环计数寄存器172的数目可对应于存储器阵列124的大小以及其它实施方案因素(例如，平均写入的经估计大小、经估计写入频率等)。在特定实施方案中，上文所论述的循环计数寄存器172的再循环/重新指派可有助于减少循环计数寄存器172的数目。另外，如果期望额外循环计数寄存器172，那么存储器装置100的控制电路122或计算系统可将多个连续存储器块160的数据刷新(例如重写)到被由单个循环计数寄存器172跟踪的单个存储器块160中且重新指派未使用的循环计数寄存器172。另外或替代地，多个连续存储器块160可通过对经合并存储器块160的循环计数134求平均值被合并成被单个循环计数寄存器172跟踪的单个存储器块160。所述平均值可基于对应存储器块160的循环计数134及/或大小加权。另外，在一些实施例中，存储器块160的合并可受制于限定条件，例如将合并的存储器块160中的任一者的最大循环计数134及/或将合并的存储器块160的循环计数134之间的最大差。
在新存储器装置100初始化之后，循环计数寄存器172的循环计数134可以相对零点起始。从相对零点，存储于循环计数寄存器172中的循环计数134可仅由由循环计数触发器174产生的计数增量178更新。计数增量178可具有任何合适粒度，且如上文论述，可基于相关联操作而不同。此外，循环计数触发器174可为裸片上实施的循环跟踪电路系统170的部分，或计数增量178可从耦合到存储器装置100的计算系统的控制电路系统接收。在有意或非预期电源关闭的情况中，计算系统可存储存储器块中的每一者的循环计数134的备份以及影子寄存器176的地址指派。举例来说，此备份可为关闭程序的部分及/或可周期性(例如，以固定或预定间隔)发生以考虑到非预期关闭。另外或替代地，循环计数134的备份可经存储于存储器装置100上的存储器中。另外或替代地，存储器装置100可具有补充电源(例如电池、电容器等)以在电源故障及关闭期间维持循环计数寄存器172。
图7是用于指派循环计数寄存器172以跟踪一组存储器单元的循环计数134、更新循环计数寄存器172及利用被跟踪循环计数134的实例过程190的流程图。在一些实施例中，可通过将对应于被跟踪存储器单元102的存储器地址162(例如起始地址180及结束地址182)存储于一或多个影子寄存器176中来定义存储器块160(过程框192)。可用与存储器单元102相关联的先前被跟踪的循环计数(如果可用)初始化或更新与存储器块160相关联的循环计数寄存器172及影子寄存器176(过程框194)。举例来说，循环计数寄存器172可通过组合与存储器单元102相关联的先前被跟踪的循环计数134来更新、从先前被跟踪的循环计数134初始化为新循环计数寄存器172或在存储器单元之前尚未被存取的情况下以相对零点初始化。循环跟踪电路系统170可接收读取或写入操作的指示(过程框196)及相应地用增量178更新循环计数寄存器172(过程框198)。此外，响应于读取及/或写入请求，循环计数寄存器172可经引用以确定循环计数寄存器172的循环计数134(过程框200)。接着，存储器装置100可执行基于循环计数寄存器172的循环计数134调整的读取或写入操作(过程框202)。尽管上文引用的流程图以给定顺序展示，但在特定实施例中，过程框可重新排序、更改、删除及/或同时发生。另外，给定所引用流程图作为说明性工具，且另外决策及过程框也可取决于实施方案而添加。
如上文论述，在读取及/或写入操作期间，将由于电压向下移位150及/或电压向上移位152而对其进行操作的存储器单元102的相关联循环计数134考虑在内可为有利的。为有助于说明循环跟踪电路系统170的应用，图8是执行读取及/或写入操作的存储器装置100的部分210的示意图。存储或存取数据的读取/写入请求210可由耦合到存储器装置100的计算系统启动或由存储器装置100在内部产生，例如作为刷新操作的部分。读取/写入请求212的所请求存储器地址214可经由存储器地址查找电路系统216解译以确定所请求存储器地址214属于哪一存储器块160。在一些实施例中，存储器地址查找电路系统216可将所请求存储器地址214与影子寄存器176的存储器地址162(例如起始地址180及/或结束地址182)作比较且引用对应循环计数寄存器172来获得所请求存储器地址214的存储器单元102的循环计数值218。举例来说，如果所请求存储器地址214落于定义存储器块1 160-1的影子寄存器176的起始地址180与结束地址182之间，那么循环计数寄存器1 172-1可经引用用于其所存储循环计数值218。
在一些实施例中，从对应于读取/写入请求212的循环计数寄存器172获得的循环计数值218可由移位索引电路系统220解译以确定将在读取/写入操作期间进行的操作调整的程度。移位索引电路系统220可引用一或多个窗222且将循环计数值218与窗222作比较。窗222可对应于循环计数括号且使循环计数值218与离散移位索引224的设置数目相关。举例来说，如果循环计数值218表示相对小循环计数(例如小于100、小于1,000等)，那么循环计数值218可落于小计数窗222-0中。移位索引电路系统220可输出对应于小计数窗222-0的移位索引224，其由读取/写入电路系统226用于将感测电压(例如感测电压SV1、感测电压SV2或其它感测电压)设置在具有相对小循环计数的存储器单元102的适当电平下。举例来说，短暂地返回到图4，由于电压向下移位150对具有相对小循环计数的存储器单元102可为相对次要的，所以基础感测电压(例如感测电压SV1)可用于落于小计数窗222-0中的循环计数值218。此外，如果循环计数值218表示相对高循环计数(例如大于阈值)，那么循环计数值218可落于高循环窗222-2中，且对应于高循环窗222-2的移位索引224可由读取/写入电路系统226用于将阈值电压设置在具有相对高循环计数的存储器单元102的适当电平下。举例来说，由于具有相对高循环计数134(例如大于1,000、大于10,000、大于100,000等)的存储器单元102的电压向下移位150可比具有相对小循环计数的存储器单元更重要，所以感测电压可被移位(例如，从感测电压SV1移位到感测电压SV2)。
此外，可取决于所期望粒度及实施方案利用具有对应移位索引224及中间感测电压(例如，在感测电压SV1与SV2之间)的任何数目个中间窗(例如窗222-1)。继续图3的实例，如果循环计数值218表示相对很高循环计数(例如对应于电压向上移位152)，那么循环计数值218可落于很高计数窗222-3中。举例来说，由于具有相对很高循环计数134的存储器单元102的电压向上移位152可至少部分抵消电压向下移位150，所以感测电压可被移位(例如，从感测电压SV2移位到感测电压SV1或另一中间感测电压)。如应了解，本文中论述的循环值218给定为实例且可取决于实施方案(例如材料性质、温度、操作电压等)及/或所期望粒度。此外，如上文论述，电压向下移位150及/或电压向上移位152随着循环计数134增加的顺序可取决于实施方案。因而，窗222(例如小计数窗222-0、中间窗222-1、高计数窗222-2及/或很高计数窗222-3)可与感测电压向下移位156或感测电压向上移位158相关联。此外，在一些实施例中，窗222可对应于相对于参考感测电压的相对感测电压移位(例如感测电压向下移位156或感测电压向上移位158)。
如上文论述，电压向下移位150及电压向上移位152的跟踪可用于调整感测电压以及预读电压及选择/编程电压及/或电流。因而，读取/写入电路系统226可使用移位索引224作为用于任何操作的输入，其中存储器单元102的循环计数134可为一个因素。另外或替代地，循环计数值218可经直接引用以确定感测电压(例如感测电压SV1、感测电压SV2或另一感测电压)、预读电压、编程电流(例如，在写入期间)及/或存储器单元102的选择电压。举例来说，循环计数值218可用作移位索引224，而无需直接以对应于增量178的粒度分类到窗222中，或间接例如基于公式算法分类到窗222中。
考虑到这些技术效果，多个存储器装置可包含于存储器模块上，借此使存储器装置能通信地耦合到处理电路系统作为一单元。举例来说，双列直插式存储器模块(DIMM)可包含印刷电路板(PCB)及多个存储器装置。存储器模块对来自经由通信网络通信地耦合到客户端装置或主机装置的存储器控制器的命令作出响应。或在一些情况中，存储器控制器可用于存储器主机接口的主机侧上；例如，处理器、微控制器、现场可编程门阵列(FPGA)、专用集成电路(ASIC)或类似物可各自包含存储器控制器。此通信网络可实现客户端装置与客户端装置之间的数据通信且因此，使客户端装置能利用可通过存储器控制器存取的硬件资源。至少部分基于到客户端装置的用户输入，存储器控制器的处理电路系统可执行一或多个操作来促进客户端装置与存储器装置之间的数据检索或传输。在客户端装置与存储器装置之间传达的数据可用于多种目的，包含(但不限于)通过客户端装置处的图形用户接口(GUI)向用户呈现可视化、处理操作、计算或类似者。因此，考虑到这一点，对存储器控制器操作及存储器写入操作的上述改进可表现为可视化质量(例如，渲染速度、渲染质量)的改进、处理操作的改进、计算的改进或类似物。
上文描述的特定实施例已经通过实例展示，且应理解，这些实施例可具有各种修改及替代形式。应进一步理解，权利要求书不希望限于公开的特定形式，而是涵盖落于本公开的精神及范围内的所有修改、等效物及替代物。
参考本文呈现及主张的技术且将其应用于具有实际性质的物质对象及具体实例，其明确改进本技术领域且因而不是抽象、无形或纯理论的。此外，如果本说明书末尾所附的任何权利要求含有表示为“用于[执行][功能]的构件”或“用于[执行][功能]的步骤”的一或多个元件，那么希望此类元件依据35 U.S.C.112(f)来解译。然而，对于含有以任何其它方式表示的元件的任何权利要求，希望不依据35 U.S.C.112(f)来解译此类元件。

Claims (24)

1.一种系统，其包括：
多个存储器单元，其经配置以存储逻辑数据；
循环跟踪电路系统，其经配置以跟踪与所述多个存储器单元中的存储器单元相关联的循环数目，其中所述循环表示所述存储器单元的一或多个过去存取；及
控制电路系统，其经配置以存取所述存储器单元，其中所述存储器单元的所述存取包括所述存储器单元的读取操作、到所述存储器单元的写入操作或两者，其中所述控制电路系统经配置以至少部分基于所述存储器单元的所述被跟踪循环数目确定所述存储器单元的所述存取的电压参数。
2.根据权利要求1所述的系统，其中所述多个存储器单元包括多个硫属化物存储器单元。
3.根据权利要求1所述的系统，其中所述循环跟踪电路系统包括：
循环计数寄存器，其经配置以存储表示所述存储器单元的所述被跟踪循环数目的循环计数值；及
循环计数触发器电路系统，其经配置以响应于所述存储器单元的所述一或多个过去存取及所述存储器单元的所述存取更新所述循环计数寄存器的所述循环计数值。
4.根据权利要求3所述的系统，其中所述循环跟踪电路系统与所述多个存储器单元一起安置于裸片上。
5.根据权利要求1所述的系统，其中所述循环跟踪电路系统包括多个影子寄存器，所述多个影子寄存器经配置以定义所述多个存储器单元的多个存储器块，其中所述多个存储器块中的存储器块包括对应于所述多个存储器单元的一组相应存储器单元的一组连续存储器地址。
6.根据权利要求5所述的系统，其中所述多个影子寄存器中的影子寄存器至少部分基于存储于所述影子寄存器中的起始地址及存储于所述影子寄存器中的结束地址定义所述存储器块。
7.根据权利要求6所述的系统，其中所述存储器块包括所述存储器单元，且其中所述循环跟踪电路系统包括循环计数寄存器，所述循环计数寄存器与所述影子寄存器相关联且经配置以存储表示所述存储器单元的所述被跟踪循环数目的循环计数值，其中响应于读取请求或写入请求，所述控制电路系统经配置以引用所述影子寄存器来存取所述循环计数寄存器的所述循环计数值。
8.根据权利要求1所述的系统，其中所述控制电路系统经配置以至少部分基于所述存储器单元的所述被跟踪循环数目确定用于所述存储器单元的读取的感测电压或所述存储器单元的选择电压。
9.根据权利要求1所述的系统，其中所述控制电路系统经配置以至少部分基于所述存储器单元的所述被跟踪循环数目确定所述存储器单元的编程电流。
10.一种存储器装置，其包括：
存储器阵列，其包括与多个存储器单元相关联的多个存储器地址；
多个影子寄存器，其经配置以定义所述存储器阵列的多个存储器块，其中所述多个存储器块中的每一存储器块包括所述多个存储器地址的存储器地址的子集；及
多个循环计数寄存器，其中所述多个循环计数寄存器中的循环计数寄存器对应于所述多个影子寄存器中的影子寄存器，其中所述影子寄存器经配置以定义所述多个存储器块中的存储器块，其中所述循环计数寄存器经配置以维持对应于对所述存储器块的存储器单元执行的先前操作的数目的循环计数值。
11.根据权利要求10所述的存储器装置，其包括控制电路系统，所述控制电路系统经配置以响应于存取所述存储器单元的请求至少部分基于所述循环计数寄存器的所述循环计数值确定所述存储器单元的所述存取的电压参数。
12.根据权利要求11所述的存储器装置，其中所述电压参数包括所述存储器单元的所述存取的读取操作或预读操作的感测电压。
13.根据权利要求11所述的存储器装置，其中所述电压参数包括所述存储器单元的所述存取的选择电压。
14.根据权利要求11所述的存储器装置，其包括移位索引电路系统，所述移位索引电路系统经配置以将所述循环计数值转换成移位索引，其中所述循环计数值到所述移位索引的转换包括确定所述循环计数值落于多个窗中的哪一者中，其中所述多个窗中的每一窗与相应移位索引相关联，且其中所述控制电路系统经配置以至少部分基于对应于所述循环计数值落于其中的所述多个窗中的窗的所述相应移位索引确定所述电压参数。
15.根据权利要求14所述的存储器装置，其中所述电压参数包括读取感测电压，且其中所述多个窗中的每一窗的所述相应移位索引对应于不同读取感测电压。
16.根据权利要求11所述的存储器装置，其中所述先前操作包括读取操作及写入操作。
17.根据权利要求16所述的存储器装置，其中所述写入操作中的写入操作对应于比所述读取操作中的读取操作更大的所述循环计数值的增加。
18.根据权利要求16所述的存储器装置，其包括循环计数触发器，所述循环计数触发器经配置以响应于新操作更新所述循环计数寄存器的所述循环计数值，其中所述新操作包括所述存储器单元的读取或到所述存储器单元的写入。
19.一种方法，其包括：
接收写入请求；
响应于接收到所述写入请求，将数据写入到存储器装置的多个存储器单元；
将所述多个存储器单元指派到存储器块；
跟踪所述存储器块的循环计数值，其中所述循环计数值包括对所述存储器块的所述多个存储器单元执行的操作数目的指示；及
存取所述存储器块的存储器单元，其中存取所述存储器块包括：
至少部分基于所述循环计数值确定所述存储器单元的选择电压；
至少部分基于所述循环计数值确定所述存储器单元的读取感测电压；或
两者。
20.根据权利要求19所述的方法，其中跟踪所述存储器块的所述循环计数值包括：
将所述循环计数值存储于循环计数寄存器中；及
响应于对所述存储器单元执行操作更新所述循环计数寄存器。
21.根据权利要求20所述的方法，其中更新所述循环计数寄存器包括：
响应于确定所述操作包括读取操作，用第一增量更新所述循环计数值；及
响应于确定所述操作包括写入操作，用第二增量更新所述循环计数值，其中所述第二增量大于所述第一增量。
22.根据权利要求19所述的方法，其中将所述多个存储器单元指派到所述存储器块包括：
将所述多个存储器单元的起始地址存储于影子寄存器中；
将所述多个存储器单元的结束地址存储于所述影子寄存器中；或
两者。
23.根据权利要求22所述的方法，其中所述影子寄存器与经配置以存储所述循环计数值的循环计数寄存器相关联。
24.根据权利要求19所述的方法，其中存取所述存储器单元包括：
将所述存储器单元的存储器地址匹配到所述存储器块；及
响应于将所述存储器地址匹配到所述存储器块，引用与所述存储器块相关联的循环计数寄存器来获得所述循环计数值。
CN202111213354.0A 2020-11-06 2021-10-19 用于阈值电压变动系统及方法的存储器循环跟踪 Pending CN114446343A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/091,860 2020-11-06
US17/091,860 US11309023B1 (en) 2020-11-06 2020-11-06 Memory cycling tracking for threshold voltage variation systems and methods

Publications (1)

Publication Number Publication Date
CN114446343A true CN114446343A (zh) 2022-05-06

Family

ID=81187271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111213354.0A Pending CN114446343A (zh) 2020-11-06 2021-10-19 用于阈值电压变动系统及方法的存储器循环跟踪

Country Status (2)

Country Link
US (2) US11309023B1 (zh)
CN (1) CN114446343A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367484B1 (en) * 2021-01-21 2022-06-21 Micron Technology, Inc. Multi-step pre-read for write operations in memory devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100322000A1 (en) * 2009-06-19 2010-12-23 Samsung Electronics Co., Ltd. Programming methods for three-dimensional memory devices having multi-bit programming, and three-dimensional memory devices programmed thereby
CN102884585A (zh) * 2010-05-12 2013-01-16 美光科技公司 在存储器装置及系统中确定及使用软数据
US20170269856A1 (en) * 2016-03-15 2017-09-21 SanDisk Technologies, Inc. Data register copying for non-volatile storage array operations
US20190103160A1 (en) * 2017-09-29 2019-04-04 Intel Corporation Method and apparatus for adjusting demarcation voltages based on cycle count metrics

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717947A (en) * 1993-03-31 1998-02-10 Motorola, Inc. Data processing system and method thereof
US6735653B2 (en) * 2001-02-16 2004-05-11 Koninklijke Philips Electronics N.V. Bus bandwidth consumption profiler
US7321951B2 (en) * 2003-11-17 2008-01-22 Micron Technology, Inc. Method for testing flash memory power loss recovery
US7929356B2 (en) * 2008-09-05 2011-04-19 Atmel Corporation Method and system to access memory
US8477527B2 (en) * 2011-01-31 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM timing cell apparatus and methods
US10613527B2 (en) 2014-08-18 2020-04-07 Verity Studios Ag Invisible track for an interactive mobile robot system
KR20180046067A (ko) * 2016-10-27 2018-05-08 에스케이하이닉스 주식회사 메모리 제어 장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100322000A1 (en) * 2009-06-19 2010-12-23 Samsung Electronics Co., Ltd. Programming methods for three-dimensional memory devices having multi-bit programming, and three-dimensional memory devices programmed thereby
CN102884585A (zh) * 2010-05-12 2013-01-16 美光科技公司 在存储器装置及系统中确定及使用软数据
US20170269856A1 (en) * 2016-03-15 2017-09-21 SanDisk Technologies, Inc. Data register copying for non-volatile storage array operations
US20190103160A1 (en) * 2017-09-29 2019-04-04 Intel Corporation Method and apparatus for adjusting demarcation voltages based on cycle count metrics
CN109584920A (zh) * 2017-09-29 2019-04-05 英特尔公司 用于基于循环计数度量调节分界电压的方法和装置

Also Published As

Publication number Publication date
US11900999B2 (en) 2024-02-13
US11309023B1 (en) 2022-04-19
US20220215877A1 (en) 2022-07-07

Similar Documents

Publication Publication Date Title
CN117597736B (zh) 用于存储器装置的自适应自参考读取的系统及方法
US20240211346A1 (en) Methods and systems for managing memory with dynamic ecc protection
CN113674783A (zh) 用于电气距离的被动补偿
US11900999B2 (en) Memory cycling tracking for threshold voltage variation systems and methods
US10607664B2 (en) Sub-threshold voltage leakage current tracking
US20240194284A1 (en) Methods and systems for improving ecc operation of memories
CN114333955A (zh) 阈值电压漂移跟踪系统和方法
US11887664B2 (en) Systems and methods for adaptive self-referenced reads of memory devices
KR20220163444A (ko) 메모리 셀에 액세스하기 위한 카운터 기반 방법 및 시스템
US20190332322A1 (en) Memory system including resistive variable memory device and operating method thereof
US11688460B2 (en) Memory operation with double-sided asymmetric decoders
US20240211347A1 (en) Improved ecc configuration in memories
CN115732004A (zh) 用于存储器装置的预读取扫描的系统和方法
US11456033B2 (en) Dedicated commands for memory operations
US10622065B2 (en) Dedicated commands for memory operations
CN115699186A (zh) 用于存储器装置的基于电距离波整形
US11557368B1 (en) System and method to minimize codeword failure rate
US20230386572A1 (en) Wordline boost by charge sharing in a memory device
US20240071476A1 (en) Streaming mode for accessing memory cells in a memory device
CN113539346B (zh) 用于检测存储器阵列层面的检测电路
CN118266029A (zh) 存储器设备及其寻址方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20231013

AD01 Patent right deemed abandoned