CN114443554A - 一种用于i2c通信的从机地址产生方法及装置 - Google Patents

一种用于i2c通信的从机地址产生方法及装置 Download PDF

Info

Publication number
CN114443554A
CN114443554A CN202210072571.0A CN202210072571A CN114443554A CN 114443554 A CN114443554 A CN 114443554A CN 202210072571 A CN202210072571 A CN 202210072571A CN 114443554 A CN114443554 A CN 114443554A
Authority
CN
China
Prior art keywords
level
slave address
determining
state
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210072571.0A
Other languages
English (en)
Other versions
CN114443554B (zh
Inventor
于泽洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Yinxin Technology Co ltd
Original Assignee
Beijing Zhongke Yinxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhongke Yinxin Technology Co ltd filed Critical Beijing Zhongke Yinxin Technology Co ltd
Priority to CN202210072571.0A priority Critical patent/CN114443554B/zh
Priority claimed from CN202210072571.0A external-priority patent/CN114443554B/zh
Publication of CN114443554A publication Critical patent/CN114443554A/zh
Application granted granted Critical
Publication of CN114443554B publication Critical patent/CN114443554B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开一种用于I2C通信的从机地址产生方法及装置，涉及I2C通信技术领域，以解决目前的从机地址不能够满足需求，导致数据传输速度较慢，降低了数据传输的稳定性和可靠性的问题。从机地址产生方法包括：通过所述引脚状态检测电路确定n个从机地址引脚在三种状态下对应的3n个从机地址；基于所述从机地址和多个所述从机地址引脚，确定从机地址字节和所述从机地址引脚的对应关系；其中，所述三种状态包括接至高电平状态、接至低电平状态和悬空状态，可以在引脚数量相同的前提下，将产生的不同的地址引脚数量增加至3n个，提高了数据传输的稳定性和可靠性，节约从机芯片的成本与尺寸。

Description

一种用于I2C通信的从机地址产生方法及装置
技术领域
本发明涉及I2C通信技术领域，尤其涉及一种用于I2C通信的从机地址产生方法及装置。
背景技术
在标准的I2C总线协议中，物理层是由两条双向串行线所组成，图1示出了一种传统的I2C总线数据传输示意图，如图1所示，两条双向穿行线包括数据线SDA和时钟线SCL。通常I2C通信系统由一个主机Master及单个或多个从机(Slave1、Slave2...Slave2n)构成，其中，每个从机一般具有唯一的地址，该地址可以用于此从机与主机之间实现通信。
在传统方法中，每个从机的地址通过其地址引脚确定，并与主机所发送的寻址编码一一对应。对于一个地址引脚而言，可以通过将其接高电平或低电平，可以产生两种不同的状态。若从机同时拥有n个地址引脚，则共可以产生2n个不同的从机地址(2nSlaves)。
但是，随着数据量的增多，所需的从机地址个数也急剧增加，目前的从机地址不能够满足需求，导致数据传输速度较慢，降低了数据传输的稳定性和可靠性。
发明内容
本发明的目的在于提供一种用于I2C通信的从机地址产生方法及装置，用于解决随着数据量的增多，所需的从机地址个数也急剧增加，目前的从机地址不能够满足需求，导致数据传输速度较慢，降低了数据传输的稳定性和可靠性的问题。
第一方面，本发明提供一种用于I2C通信的从机地址产生方法，包括：应用于包括引脚状态检测电路的I2C通信电子设备中，所述方法包括：
通过所述引脚状态检测电路确定n个从机地址引脚在三种状态下对应的3n个从机地址；
基于所述从机地址和多个所述从机地址引脚，确定从机地址字节和所述从机地址引脚的对应关系；
其中，所述三种状态包括接至高电平状态、接至低电平状态和悬空状态。
与现有技术相比，本申请实施例提供的用于I2C通信的从机地址产生方法，应用于包括引脚状态检测电路的I2C通信电子设备中，通过所述引脚状态检测电路确定n个从机地址引脚在三种状态下对应的3n个从机地址；基于所述从机地址和多个所述从机地址引脚，确定从机地址字节和所述从机地址引脚的对应关系；其中，所述三种状态包括接至高电平状态、接至低电平状态和悬空状态，可以在引脚数量相同的前提下，将产生的不同的地址引脚数量增加至3n个，提高了数据传输的稳定性和可靠性，节约从机芯片的成本与尺寸。
在一种可能的实现方式中，所述引脚状态检测电路包括两个动态锁存比较器、以及与所述动态锁存比较其连接的第一反相器、第二反相器、压控开关和大阻值电阻；所述压控开关包括第一组压控开关，所述通过所述引脚状态检测电路确定n个从机地址引脚在三种状态下对应的3n个从机地址，包括：
在所述第一组压控开关处于开启状态时，通过两个所述动态锁存比较器在N个时钟内确定输出电压的电平；
确定n个所述从机地址引脚处于接至高电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为1；
确定n个所述从机地址引脚处于接至低电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为0；
确定n个所述从机地址引脚处于悬空状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平为1，所述第二电平为0；
在N个时钟持续器件过后，保持并所存对应的所有所述第一电平和第二电平，将所述第一电平和所述第二电平输入至对应的I2C总线中，产生3n个从机地址。
在一种可能的实现方式中，所述确定n个所述从机地址引脚处于接至高电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为1，包括：
当n个所述从机地址引脚连接至高电平，处于接至高电平状态时，输入电压为1，在所述N个时钟持续期间，基于所述第二反相器的输出结果确定所述输出电压的电平中的第一电平和第二电平均为1。
在一种可能的实现方式中，所述确定n个所述从机地址引脚处于接至低电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为0，包括：
当n个所述从机地址引脚连接至低电平，处于接至低电平状态时，所述输入电压为1，在所述N个时钟持续期间，基于所述第二反相器的输出结果确定所述输出电压的电平中的所述第一电平和所述第二电平均为0。
在一种可能的实现方式中，所述确定n个所述从机地址引脚处于悬空状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平为1，所述第二电平为0，包括：
当n个所述从机地址引脚悬空，处于悬空状态时，基于所述大阻值电阻确定所述输入电压，在所述N个时钟持续期间，基于所述第一反相器和所述第二反相器的输出结果确定所述输出电压的电平中的所述第一电平为1，所述第二电平为0。
在一种可能的实现方式中，所述在所述第一组压控开关处于开启状态时，通过两个所述动态锁存比较器在N个时钟内确定输出电压的电平，包括：
在所述第一组压控开关处于开启状态时，通过两个所述动态锁存比较器在N个时钟内确定输入电压的电平；
基于所述输入电压的电平，输出对应的输出电压的电平。
第二方面，本发明还提供了一种用于I2C通信的从机地址产生装置，其特征在于，应用于包括引脚状态检测电路的I2C通信电子设备中，所述装置包括：
第一确定模块，用于通过所述引脚状态检测电路确定n个从机地址引脚在三种状态下对应的3n个从机地址；
第二确定模块，用于基于所述从机地址和多个所述从机地址引脚，确定从机地址字节和所述从机地址引脚的对应关系；
其中，所述三种状态包括接至高电平状态、接至低电平状态和悬空状态。
在一种可能的实现方式中，所述引脚状态检测电路包括两个动态锁存比较器、以及与所述动态锁存比较其连接的第一反相器、第二反相器、压控开关和大阻值电阻；所述压控开关包括第一组压控开关，所述第一确定模块包括：
第一确定子模块，用于在所述第一组压控开关处于开启状态时，通过两个所述动态锁存比较器在N个时钟内确定输出电压的电平；
第二确定子模块，用于确定n个所述从机地址引脚处于接至高电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为1；
第三确定子模块，用于确定n个所述从机地址引脚处于接至低电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为0；
第四确定子模块，用于确定n个所述从机地址引脚处于悬空状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平为1，所述第二电平为0；
从机地址产生子模块，用于在N个时钟持续器件过后，保持并所存对应的所有所述第一电平和第二电平，将所述第一电平和所述第二电平输入至对应的I2C总线中，产生3n个从机地址。
在一种可能的实现方式中，所述第二确定子模块包括：
第一确定单元，用于当n个所述从机地址引脚连接至高电平，处于接至高电平状态时，输入电压为1，在所述N个时钟持续期间，基于所述第二反相器的输出结果确定所述输出电压的电平中的第一电平和第二电平均为1；
所述第三确定模块包括：
第二确定单元，用于当n个所述从机地址引脚连接至低电平，处于接至低电平状态时，所述输入电压为1，在所述N个时钟持续期间，基于所述第二反相器的输出结果确定所述输出电压的电平中的所述第一电平和所述第二电平均为0；
所述第四确定子模块包括：
第三确定单元，用于当n个所述从机地址引脚悬空，处于悬空状态时，基于所述大阻值电阻确定所述输入电压，在所述N个时钟持续期间，基于所述第一反相器和所述第二反相器的输出结果确定所述输出电压的电平中的所述第一电平为1，所述第二电平为0。
在一种可能的实现方式中，所述第一确定子模块包括：
第四确定单元，用于在所述第一组压控开关处于开启状态时，通过两个所述动态锁存比较器在N个时钟内确定输入电压的电平；
输出单元，用于基于所述输入电压的电平，输出对应的输出电压的电平。
与现有技术相比，本发明提供的用于I2C通信的从机地址产生装置的有益效果与上述技术方案所述用于I2C通信的从机地址产生方法的有益效果相同，此处不做赘述。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1示出了一种传统的I2C总线数据传输示意图；
图2示出了本申请实施例提供的一种用于I2C通信的从机地址产生方法的流程示意图；
图3示出了本申请实施例提供的另一种用于I2C通信的从机地址产生方法的流程示意图；
图4示出了本申请实施例提供的一种引脚状态检测电路的电路图；
图5示出了本申请实施例提供的一种检测电路中各开关控制电压与逻辑示意图；
图6示出了本申请实施例提供的一种I2C总线传输示意图；
图7示出了本申请实施例提供的一种用于I2C通信的从机地址产生装置的结构示意图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。
在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
图1示出了一种传统的I2C总线数据传输示意图，如图1所示，两条双向穿行线包括数据线SDA和时钟线SCL。通常I2C通信系统由一个主机Master及单个或多个从机(Slave1、Slave2...Slave2n)构成，其中，每个从机一般具有唯一的地址，该地址可以用于此从机与主机之间实现通信。
在传统方法中，每个从机的地址通过其地址引脚确定，并与主机所发送的寻址编码一一对应。对于一个地址引脚而言，可以通过将其接高电平或低电平，可以产生两种不同的状态。若从机同时拥有n个地址引脚，则共可以产生2n个不同的从机地址(2nSlaves)。
假设此时n＝3，则共可产生8种从机地址，若从机地址的高5字节(bits)为固定的10010，则产生的从机地址字节和各个从机地址引脚的对应关系如表1所示：
表1
A2 A1 A0
10010_000 0 0 0
10010_001 0 0 1
10010_010 0 1 0
10010_011 0 1 1
10010_100 1 0 0
10010_101 1 0 1
10010_110 1 1 0
10010_111 1 1 1
但是，随着数据量的增多，所需的从机地址个数也急剧增加，目前的从机地址不能够满足需求，导致数据传输速度较慢，降低了数据传输的稳定性和可靠性。
基于上述原因，本发明实施例提供了一种用于I2C通信的从机地址产生方法，图2示出了本申请实施例提供的一种用于I2C通信的从机地址产生方法的流程示意图，应用于包括引脚状态检测电路的I2C通信电子设备中，如图2所示，该方法包括：
步骤101：通过所述引脚状态检测电路确定n个从机地址引脚在三种状态下对应的3n个从机地址。
其中，所述三种状态包括接至高电平状态、接至低电平状态和悬空状态。
步骤102：基于所述从机地址和多个所述从机地址引脚，确定从机地址字节和所述从机地址引脚的对应关系。
本申请实施例提供的用于I2C通信的从机地址产生方法，应用于包括引脚状态检测电路的I2C通信电子设备中，通过所述引脚状态检测电路确定n个从机地址引脚在三种状态下对应的3n个从机地址；基于所述从机地址和多个所述从机地址引脚，确定从机地址字节和所述从机地址引脚的对应关系；其中，所述三种状态包括接至高电平状态、接至低电平状态和悬空状态，可以在引脚数量相同的前提下，将产生的不同的地址引脚数量增加至3n个，提高了数据传输的稳定性和可靠性，节约从机芯片的成本与尺寸。
图3示出了本申请实施例提供的另一种用于I2C通信的从机地址产生方法的流程示意图，应用于包括引脚状态检测电路的I2C通信电子设备中，如图3所示，所述方法包括：
步骤201：在所述第一组压控开关处于开启状态时，通过两个所述动态锁存比较器在N个时钟内确定输出电压的电平。
所述引脚状态检测电路包括两个动态锁存比较器、以及与所述动态锁存比较其连接的第一反相器、第二反相器、压控开关和大阻值电阻；所述压控开关包括第一组压控开关，图4示出了本申请实施例提供的一种引脚状态检测电路的电路图，如图4所示，VIN为从机地址引脚的输入电压；VOUT1和VOUT2为检测电路的两个输出电平，进入到后续的数字电路中处理；R1和R2为两个相同阻值的大阻值电阻；M1～M4、M13～M16为两个经过特殊尺寸设计、阈值分别为0.25*VDD和0.75*VDD的第一反相器；INV1～INV4为普通反相器(第二反相器)；M5～M12、M17～M24为两个相同的动态锁存比较器；S1～S14为压控开关。
在本申请中，压控开关的控制电压的产生和逻辑如下所示，所有开关均在控制电平为高时开启，其中，所述压控开关可以分为第一组压控开关(S2、S3、S5、S6、S9、S11、S12)、第二组压控开关(S1、S4、S10)、第三组压控开关(S7、S13)和第四组压控开关(S8、S14)：
图5示出了本申请实施例提供的一种检测电路中各开关控制电压与逻辑示意图，结合图5所示，在所述第一组压控开关(S2、S3、S5、S6、S9、S11、S12)开启的状态下，输入电压为第一控制电压(VCTRL1)，经过INV1后在第二组压控开关(S1、S4、S10)开启的状态下，控制电压为第二控制电压(VCTRL2)，经过INV2后在VG1、VG2、VG5、VG6开启的状态下，控制电压为第三控制电压(VCRTL3)，经过INV3后在VG3、VG4、VG7、VG8开启的状态下，控制电压为第四控制电压(VCRTL4)。在所述第三组压控开关(S7、S13)开启的状态下，输入电压为第五控制电压(VCTRL5)，经过INV4后在第四组压控开关(S8、S14)开启的状态下，控制电压为第六控制电压(VCRTL6)。
参见图5，上电复位(POR)、带电压的晶振(OSC)、第一控制电压(VCTRL1)和第五控制电压(VCTRL5)的逻辑如图所示，在VCTRL1为高的N个时钟(clk)持续期间，M5～M12、M17～M24这两个相同的动态锁存比较器会判断从机地址引脚的输入电压(VIN)的电平，并输出相应不同的两个输出电平(VOUT1和VOUT2)，可以调整N的值，使得第一控制电压(VCTRL1)为高的持续时间足够检测电路输出稳定的结果，比较结果可以在N个时钟(clk)结束，第一控制电压(VCTRL1)拉低后锁存。
具体的，可以在所述第一组压控开关处于开启状态时，通过两个所述动态锁存比较器在N个时钟内确定输入电压的电平；
基于所述输入电压的电平，输出对应的输出电压的电平。
步骤202：确定n个所述从机地址引脚处于接至高电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为1。
在本申请中，当n个所述从机地址引脚连接至高电平，处于接至高电平状态时，输入电压为1，在所述N个时钟持续期间，基于所述第二反相器的输出结果确定所述输出电压的电平中的第一电平和第二电平均为1。
具体的，当机地址引脚接至高电平时，VIN＝1。在N个clk持续期间，INV1～INV4的输出结果分别为1、0、1、0，因此VOUT1＝VOUT2＝1。
步骤203：确定n个所述从机地址引脚处于接至低电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为0。
在本申请中，当n个所述从机地址引脚连接至低电平，处于接至低电平状态时，所述输入电压为1，在所述N个时钟持续期间，基于所述第二反相器的输出结果确定所述输出电压的电平中的所述第一电平和所述第二电平均为0。
具体的，当从机地址引脚接至低电平时，VIN＝0。在N个clk持续期间，INV1～INV4的输出结果分别为0、1、0、1，因此VOUT1＝VOUT2＝0。
步骤204：确定n个所述从机地址引脚处于悬空状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平为1，所述第二电平为0。
在本申请中，当n个所述从机地址引脚悬空，处于悬空状态时，基于所述大阻值电阻确定所述输入电压，在所述N个时钟持续期间，基于所述第一反相器和所述第二反相器的输出结果确定所述输出电压的电平中的所述第一电平为1，所述第二电平为0。
具体的，当从机地址引脚悬空时，VIN由于两个大电阻R1、R2分压等于0.5*VDD。在N个clk持续期间，由于M1～M4、M13～M16构成的反相器的翻转阈值分别为0.25*VDD和0.75*VDD，因此上述两个反相器的输出结果分别为0、1；INV1～INV4的输出结果分别为1、0、0、1，因此VOUT1＝1、VOUT2＝0。
步骤205：在N个时钟持续器件过后，保持并所存对应的所有所述第一电平和第二电平，将所述第一电平和所述第二电平输入至对应的I2C总线中，产生3n个从机地址。
当N个clk持续期间过后，VOUT1和VOUT2将会保持并被锁存，因此可将其输入到相应的后续数字电路中进行处理，其对应标准如表2所示：
表2
Figure BDA0003482798770000101
Figure BDA0003482798770000111
图6示出了本申请实施例提供的一种I2C总线传输示意图，采用此种从机地址产生机制的I2C总线传输如图6所示，在从机拥有n个地址引脚的情况下，共可产生3n个不同的从机地址，图中的F表示地址引脚悬空(Floating)，两条双向穿行线包括数据线SDA和时钟线SCL。通常I2C通信系统由一个主机Master及单个或多个从机(Slave1、Slave2、Slave3...Slave3n)构成，其中，每个从机一般具有唯一的地址，该地址可以用于此从机与主机之间实现通信，若从机同时拥有n个地址引脚，则共可以产生3n个不同的从机地址(3nSlaves)。
假设此时n＝3，则共可产生27种从机地址；若从机地址的高3bits固定的100，则产生的从机地址字节和各个从机地址引脚的对应关系如下表3所示，表中的F表示地址引脚悬空：
表3
Figure BDA0003482798770000112
Figure BDA0003482798770000121
本申请实施例提供的用于I2C通信的从机地址产生方法，应用于包括引脚状态检测电路的I2C通信电子设备中，通过所述引脚状态检测电路确定n个从机地址引脚在三种状态下对应的3n个从机地址；基于所述从机地址和多个所述从机地址引脚，确定从机地址字节和所述从机地址引脚的对应关系；其中，所述三种状态包括接至高电平状态、接至低电平状态和悬空状态，可以在引脚数量相同的前提下，将产生的不同的地址引脚数量增加至3n个，提高了数据传输的稳定性和可靠性，节约从机芯片的成本与尺寸。
图7示出了本申请实施例提供的一种用于I2C通信的从机地址产生装置的结构示意图，应用于包括引脚状态检测电路的I2C通信电子设备中，如图7所示，所述装置包括：
第一确定模块301，用于通过所述引脚状态检测电路确定n个从机地址引脚在三种状态下对应的3n个从机地址；
第二确定模块302，用于基于所述从机地址和多个所述从机地址引脚，确定从机地址字节和所述从机地址引脚的对应关系；
其中，所述三种状态包括接至高电平状态、接至低电平状态和悬空状态。
可选的，所述引脚状态检测电路包括两个动态锁存比较器、以及与所述动态锁存比较其连接的第一反相器、第二反相器、压控开关和大阻值电阻；所述压控开关包括第一组压控开关，所述第一确定模块包括：
第一确定子模块，用于在所述第一组压控开关处于开启状态时，通过两个所述动态锁存比较器在N个时钟内确定输出电压的电平；
第二确定子模块，用于确定n个所述从机地址引脚处于接至高电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为1；
第三确定子模块，用于确定n个所述从机地址引脚处于接至低电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为0；
第四确定子模块，用于确定n个所述从机地址引脚处于悬空状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平为1，所述第二电平为0；
从机地址产生子模块，用于在N个时钟持续器件过后，保持并所存对应的所有所述第一电平和第二电平，将所述第一电平和所述第二电平输入至对应的I2C总线中，产生3n个从机地址。
可选的，所述第二确定子模块包括：
第一确定单元，用于当n个所述从机地址引脚连接至高电平，处于接至高电平状态时，输入电压为1，在所述N个时钟持续期间，基于所述第二反相器的输出结果确定所述输出电压的电平中的第一电平和第二电平均为1；
所述第三确定模块包括：
第二确定单元，用于当n个所述从机地址引脚连接至低电平，处于接至低电平状态时，所述输入电压为1，在所述N个时钟持续期间，基于所述第二反相器的输出结果确定所述输出电压的电平中的所述第一电平和所述第二电平均为0；
所述第四确定子模块包括：
第三确定单元，用于当n个所述从机地址引脚悬空，处于悬空状态时，基于所述大阻值电阻确定所述输入电压，在所述N个时钟持续期间，基于所述第一反相器和所述第二反相器的输出结果确定所述输出电压的电平中的所述第一电平为1，所述第二电平为0。
可选的，所述第一确定子模块包括：
第四确定单元，用于在所述第一组压控开关处于开启状态时，通过两个所述动态锁存比较器在N个时钟内确定输入电压的电平；
输出单元，用于基于所述输入电压的电平，输出对应的输出电压的电平。
本申请实施例提供的用于I2C通信的从机地址产生装置，应用于包括引脚状态检测电路的I2C通信电子设备中，通过所述引脚状态检测电路确定n个从机地址引脚在三种状态下对应的3n个从机地址；基于所述从机地址和多个所述从机地址引脚，确定从机地址字节和所述从机地址引脚的对应关系；其中，所述三种状态包括接至高电平状态、接至低电平状态和悬空状态，可以在引脚数量相同的前提下，将产生的不同的地址引脚数量增加至3n个，提高了数据传输的稳定性和可靠性，节约从机芯片的成本与尺寸。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
尽管已描述了本发明实施例的可选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括可选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体与另一个实体区分开来，而不一定要求或者暗示这些实体之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的物品或者终端设备中还存在另外的相同要素。

Claims (10)

1.一种用于I2C通信的从机地址产生方法，其特征在于，应用于包括引脚状态检测电路的I2C通信电子设备中，所述方法包括：
通过所述引脚状态检测电路确定n个从机地址引脚在三种状态下对应的3n个从机地址；
基于所述从机地址和多个所述从机地址引脚，确定从机地址字节和所述从机地址引脚的对应关系；
其中，所述三种状态包括接至高电平状态、接至低电平状态和悬空状态。
2.根据权利要求1所述的用于I2C通信的从机地址产生方法，其特征在于，所述引脚状态检测电路包括两个动态锁存比较器、以及与所述动态锁存比较其连接的第一反相器、第二反相器、压控开关和大阻值电阻；所述压控开关包括第一组压控开关，所述通过所述引脚状态检测电路确定n个从机地址引脚在三种状态下对应的3n个从机地址，包括：
在所述第一组压控开关处于开启状态时，通过两个所述动态锁存比较器在N个时钟内确定输出电压的电平；
确定n个所述从机地址引脚处于接至高电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为1；
确定n个所述从机地址引脚处于接至低电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为0；
确定n个所述从机地址引脚处于悬空状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平为1，所述第二电平为0；
在N个时钟持续器件过后，保持并所存对应的所有所述第一电平和第二电平，将所述第一电平和所述第二电平输入至对应的I2C总线中，产生3n个从机地址。
3.根据权利要求2所述的用于I2C通信的从机地址产生方法，其特征在于，所述确定n个所述从机地址引脚处于接至高电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为1，包括：
当n个所述从机地址引脚连接至高电平，处于接至高电平状态时，输入电压为1，在所述N个时钟持续期间，基于所述第二反相器的输出结果确定所述输出电压的电平中的第一电平和第二电平均为1。
4.根据权利要求2所述的用于I2C通信的从机地址产生方法，其特征在于，所述确定n个所述从机地址引脚处于接至低电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为0，包括：
当n个所述从机地址引脚连接至低电平，处于接至低电平状态时，所述输入电压为1，在所述N个时钟持续期间，基于所述第二反相器的输出结果确定所述输出电压的电平中的所述第一电平和所述第二电平均为0。
5.根据权利要求2所述的用于I2C通信的从机地址产生方法，其特征在于，所述确定n个所述从机地址引脚处于悬空状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平为1，所述第二电平为0，包括：
当n个所述从机地址引脚悬空，处于悬空状态时，基于所述大阻值电阻确定所述输入电压，在所述N个时钟持续期间，基于所述第一反相器和所述第二反相器的输出结果确定所述输出电压的电平中的所述第一电平为1，所述第二电平为0。
6.根据权利要求2所述的用于I2C通信的从机地址产生方法，其特征在于，所述在所述第一组压控开关处于开启状态时，通过两个所述动态锁存比较器在N个时钟内确定输出电压的电平，包括：
在所述第一组压控开关处于开启状态时，通过两个所述动态锁存比较器在N个时钟内确定输入电压的电平；
基于所述输入电压的电平，输出对应的输出电压的电平。
7.一种用于I2C通信的从机地址产生装置，其特征在于，应用于包括引脚状态检测电路的I2C通信电子设备中，所述装置包括：
第一确定模块，用于通过所述引脚状态检测电路确定n个从机地址引脚在三种状态下对应的3n个从机地址；
第二确定模块，用于基于所述从机地址和多个所述从机地址引脚，确定从机地址字节和所述从机地址引脚的对应关系；
其中，所述三种状态包括接至高电平状态、接至低电平状态和悬空状态。
8.根据权利要求7所述的用于I2C通信的从机地址产生装置，其特征在于，所述引脚状态检测电路包括两个动态锁存比较器、以及与所述动态锁存比较其连接的第一反相器、第二反相器、压控开关和大阻值电阻；所述压控开关包括第一组压控开关，所述第一确定模块包括：
第一确定子模块，用于在所述第一组压控开关处于开启状态时，通过两个所述动态锁存比较器在N个时钟内确定输出电压的电平；
第二确定子模块，用于确定n个所述从机地址引脚处于接至高电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为1；
第三确定子模块，用于确定n个所述从机地址引脚处于接至低电平状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平和第二电平均为0；
第四确定子模块，用于确定n个所述从机地址引脚处于悬空状态时，在所述N个时钟持续期间对应的所述输出电压的电平中的第一电平为1，所述第二电平为0；
从机地址产生子模块，用于在N个时钟持续器件过后，保持并所存对应的所有所述第一电平和第二电平，将所述第一电平和所述第二电平输入至对应的I2C总线中，产生3n个从机地址。
9.根据权利要求8所述的用于I2C通信的从机地址产生装置，其特征在于，所述第二确定子模块包括：
第一确定单元，用于当n个所述从机地址引脚连接至高电平，处于接至高电平状态时，输入电压为1，在所述N个时钟持续期间，基于所述第二反相器的输出结果确定所述输出电压的电平中的第一电平和第二电平均为1；
所述第三确定模块包括：
第二确定单元，用于当n个所述从机地址引脚连接至低电平，处于接至低电平状态时，所述输入电压为1，在所述N个时钟持续期间，基于所述第二反相器的输出结果确定所述输出电压的电平中的所述第一电平和所述第二电平均为0；
所述第四确定子模块包括：
第三确定单元，用于当n个所述从机地址引脚悬空，处于悬空状态时，基于所述大阻值电阻确定所述输入电压，在所述N个时钟持续期间，基于所述第一反相器和所述第二反相器的输出结果确定所述输出电压的电平中的所述第一电平为1，所述第二电平为0。
10.根据权利要求8所述的用于I2C通信的从机地址产生装置，其特征在于，所述第一确定子模块包括：
第四确定单元，用于在所述第一组压控开关处于开启状态时，通过两个所述动态锁存比较器在N个时钟内确定输入电压的电平；
输出单元，用于基于所述输入电压的电平，输出对应的输出电压的电平。
CN202210072571.0A 2022-01-21 一种用于i2c通信的从机地址产生方法及装置 Active CN114443554B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210072571.0A CN114443554B (zh) 2022-01-21 一种用于i2c通信的从机地址产生方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210072571.0A CN114443554B (zh) 2022-01-21 一种用于i2c通信的从机地址产生方法及装置

Publications (2)

Publication Number Publication Date
CN114443554A true CN114443554A (zh) 2022-05-06
CN114443554B CN114443554B (zh) 2024-05-31

Family

ID=

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213535A (zh) * 2005-04-29 2008-07-02 皇家飞利浦电子股份有限公司 动态i2c从装置地址译码器
CN109564559A (zh) * 2016-08-04 2019-04-02 大陆汽车有限公司 通过主单元向多个从单元分配地址的方法
CN111352879A (zh) * 2018-12-24 2020-06-30 沈阳新松机器人自动化股份有限公司 一种基于多路选通的同地址从机扩展电路及方法
CN113032321A (zh) * 2021-05-27 2021-06-25 上海亿存芯半导体有限公司 地址扩展电路、通信接口芯片及通信系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213535A (zh) * 2005-04-29 2008-07-02 皇家飞利浦电子股份有限公司 动态i2c从装置地址译码器
CN109564559A (zh) * 2016-08-04 2019-04-02 大陆汽车有限公司 通过主单元向多个从单元分配地址的方法
CN111352879A (zh) * 2018-12-24 2020-06-30 沈阳新松机器人自动化股份有限公司 一种基于多路选通的同地址从机扩展电路及方法
CN113032321A (zh) * 2021-05-27 2021-06-25 上海亿存芯半导体有限公司 地址扩展电路、通信接口芯片及通信系统

Similar Documents

Publication Publication Date Title
Leens An introduction to I 2 C and SPI protocols
US5619722A (en) Addressable communication port expander
US20080079458A1 (en) Impedance-controlled pseudo-open drain output driver circuit and method for driving the same
US20090070615A1 (en) Multiple power supply management scheme in a power over ethernet (POE) system
EP0900493A2 (en) Communication bus using different transmission rates
AU1774592A (en) Differential driver/receiver circuit
US8732366B2 (en) Method to configure serial communications and device thereof
US20120066423A1 (en) Inter-integrated circuit bus multicasting
EP2724241A1 (en) Interface extender for portable electronic devices
JPH0678019A (ja) インターフェース装置
JPS6239580B2 (zh)
US7500033B2 (en) Universal serial bus transmitter
US20200266819A1 (en) Repeater for an open-drain communication system using a current detector and a control logic circuit
US8575961B2 (en) Multi-valued driver circuit
CN114443554A (zh) 一种用于i2c通信的从机地址产生方法及装置
CN114443554B (zh) 一种用于i2c通信的从机地址产生方法及装置
US11023023B2 (en) Start-and-stop detecting apparatus and method for I3C bus
EP1071998A1 (en) High speed data bus driver
CN211124035U (zh) 一种pam4光模块i2c通信系统
US5938746A (en) System for prioritizing slave input register to receive data transmission via bi-directional data line from master
CN114268516B (zh) 一种从站地址检测装置和从站设备
US20050120155A1 (en) Multi-bus I2C system
EP1094396A2 (en) Bus system suitable for increasing transmission speed
JPH10200586A (ja) データ信号伝送方法および半導体装置の信号入力回路
CN113032321B (zh) 地址扩展电路、通信接口芯片及通信系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant