CN114442535A - 一种用于gem-tpc探测器的门栅驱动电路及方法 - Google Patents

一种用于gem-tpc探测器的门栅驱动电路及方法 Download PDF

Info

Publication number
CN114442535A
CN114442535A CN202210099903.4A CN202210099903A CN114442535A CN 114442535 A CN114442535 A CN 114442535A CN 202210099903 A CN202210099903 A CN 202210099903A CN 114442535 A CN114442535 A CN 114442535A
Authority
CN
China
Prior art keywords
voltage
gate
control circuit
signal
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210099903.4A
Other languages
English (en)
Inventor
千奕
袁江月
赵红赟
蒲天磊
佘乾顺
王长鑫
苏弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Modern Physics of CAS
Original Assignee
Institute of Modern Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Modern Physics of CAS filed Critical Institute of Modern Physics of CAS
Priority to CN202210099903.4A priority Critical patent/CN114442535A/zh
Publication of CN114442535A publication Critical patent/CN114442535A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423Input/output
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/25Pc structure of the system
    • G05B2219/25257Microcontroller

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种用于GEM‑TPC探测器的门栅驱动电路及方法,其特征在于,包括高压控制电路和FPGA控制电路;所述高压控制电路用于接收高压电源输出的高压信号,并根据所述FPGA控制电路的控制信号,对高压信号进行处理后馈送至门栅;所述FPGA控制电路用于接收外部触发信号,并根据预先设定的门栅开启时间和泄放时间,输出控制信号,驱动所述高压控制电路中高压信号的开启或关闭,本发明可以广泛应用于核探测领域中。

Description

一种用于GEM-TPC探测器的门栅驱动电路及方法
技术领域
本发明涉及核探测领域,特别是关于一种用于GEM-TPC探测器的门栅驱动电路及方法。
背景技术
放射性束物理是核物理研究的前沿领域之一,近若干年,放射性束物理取得长足的进展,不断有新的装置建成,新的物理现象被发现。这些研究成果大大扩展了人们对非稳定区原子核的认识,并推动核天体物理等交叉学科的发展。同时,放射性束物理实验也得到较大提高。气体电离倍增时间投影室(GEM-TPC)探测器是一种新型的TPC(时间投影室)探测器,因其高探测效率、高角度分辨、高位置分辨和完整的三维运动学重建等优势,被广泛应用于放射性束物理实验中。TPC探测器工作的基本原理为:入射带电离子在气体探测器中电离气体分子,产生电子-离子对;电子在电场的作用下,漂向位置灵敏分辨的阳极板,且在阳极板上感应出电荷,从而形成入射离子径迹在阳极板上的二维电荷投影;同时,电子的相对漂移时间给出了离子径迹的第三维信息;最后,通过阳极板上的电荷投影和电子的相对漂移时间,重建入射粒子在GEM-TPC探测器中的径迹。
为控制TPC探测器的有效测量时间,选择性地记录感兴趣的信号,防止雪崩产生的正离子漂移到场笼的漂移区并积累,导致其聚积使观测径迹发生错误。现有技术在GEM-TPC探测器场笼中电子倍增器层GEM膜与漂移电极之间安装门栅,用于导通或关断漂移区与雪崩区之间的联通,使漂移区与雪崩区被隔开。门栅导通和关断的示意图如图1所示,门栅是由两组交替平行设置的镀金钨丝组成,每组镀金钨丝中的丝均串联连接。当门栅的两组镀金钨丝处于相同电位时,电子可以通过开关栅极,如图1(a)所示;当需要关闭门栅时,将两组镀金钨丝之间设置几百伏电位差,此时电子被门栅吸收,从而无法到达阳极,如图1(b)所示。为实现门栅两种状态的快速切换,且实现对最高3000V高压的可靠稳定控制,需要一种高速的门栅驱动电路。
然而,现有技术采用的门栅驱动电路在控制开关的切换速度和控制的高压耐压上均无法满足需求。
发明内容
针对上述问题,本发明的目的是提供一种控制开关的切换速度快且控制的高压耐压的用于GEM-TPC探测器的门栅驱动电路及方法。
为实现上述目的,本发明采取以下技术方案:一方面,提供一种用于GEM-TPC探测器的门栅驱动电路,包括高压控制电路和FPGA控制电路;
所述高压控制电路用于接收高压电源输出的高压信号,并根据所述FPGA控制电路的控制信号,对高压信号进行处理后馈送至门栅;
所述FPGA控制电路用于接收外部触发信号,并根据预先设定的门栅开启时间和泄放时间,输出控制信号,驱动所述高压控制电路中高压信号的开启或关闭;以及连接供电电源为该门栅驱动电路的各用电部件供电。
进一步地,所述高压控制电路内设置有:
驱动电路,用于接收所述FPGA控制电路输出的第一控制信号和第二控制信号,并进行增强后驱动至导通控制单元或泄放控制单元;
第一滤波网络,用于对所述高压控制电路的输出进行滤波;
所述导通控制单元,用于根据增强后第一控制信号的高电平信号,导通门栅;
所述泄放控制单元,用于根据增强后第二控制信号的高电平信号,将所述第一滤波网络滤波后的电压导通至输出端,断开门栅;
第二滤波网络,用于对高压电源输入的电压进行滤波;
干路限流电路,用于限制所述高压控制电路的电流;
中间电位滤波网络,用于对预留的中间点电位进行滤波。
进一步地,所述导通控制单元和泄放控制单元均采用高压开关。
进一步地,所述FPGA控制电路内设置有:
参数设定单元,用于设定门栅的开启时间和泄放时间;
触发检测单元,用于检测是否有外部触发信号输入;
信号输出单元,用于根据设定的开启时间和泄放时间,以及所述触发检测单元的检测结果,输出对应控制信号至所述高压控制电路;
供电单元,用于连接供电电源,为该门栅驱动电路的各用电部件供电。
另一方面,提供一种用于GEM-TPC探测器的门栅驱动方法,包括:
FPGA控制电路预先设定门栅的开启时间和泄放时间;
FPGA控制电路接收外部触发信号,并根据预先设定的门栅开启时间和泄放时间,输出控制信号至高压控制电路;
高压控制电路接收高压电源输出的高压信号,并根据FPGA控制电路的控制信号,对高压信号进行处理后馈送至门栅,使得电子通过门栅或被门栅吸收。
进一步地,所述FPGA控制电路接收外部触发信号,并根据预先设定的门栅开启时间和泄放时间,输出控制信号至高压控制电路,包括:
FPGA控制电路上电后默认状态为第一控制信号和第二控制信号均为低电平,门栅关断,FPGA控制电路处于静息待触发工作状态;
当外部触发信号输入时,FPGA控制电路接收外部触发信号,并根据预设的门栅开启时间,输出高电平第一控制信号;
门栅的开启时间过后,FPGA控制电路输出低电平第一控制信号和高电平第二控制信号;
门栅的泄放时间过后,FPGA控制电路输出低电平第二控制信号至高压控制电路,泄放结束,门栅电位维持在与高压电源的高压信号相同的状态,FPGA控制电路回到静息待触发工作状态。
进一步地,所述高压控制电路接收高压电源输出的高压信号,并根据FPGA控制电路的控制信号,对高压信号进行处理后馈送至门栅,使得电子通过门栅或被门栅吸收,包括:
当进入门栅的开启时间时,高压控制电路接收高压电源输出的高压信号,并根据FPGA控制电路输出的高电平第一控制信号和低电平第二控制信号,对高压信号进行处理后馈送至门栅,使得电子通过门栅;
门栅的开启时间过后,高压控制电路接收高压电源输出的高压信号,并根据FPGA控制电路输出的低电平第一控制信号和高电平第二控制信号,对高压信号进行处理后馈送至门栅,使得电子无法通过门栅。
进一步地,所述当进入门栅的开启时间时,高压控制电路接收高压电源输出的高压信号,并根据FPGA控制电路输出的高电平第一控制信号和低电平第二控制信号,对高压信号进行处理后馈送至门栅,使得电子通过门栅,包括:
驱动电路接收FPGA控制电路发送的高电平第一控制信号,并进行增强后驱动至导通控制单元,导通控制单元进入导通状态,导通控制单元的两个输出端电位与中间点电位连通;
高压电源的负高压信号通过干路限流电路和中间电位滤波网络在限流电路中产生一中间点电位,通过第二滤波网络进行滤波后,导通控制单元的两个输出端电位与中间点电位调整至与两个高压信号的中间点相同的电位,门栅导通。
进一步地,所述门栅的开启时间过后,高压控制电路接收高压电源输出的高压信号,并根据FPGA控制电路输出的低电平第一控制信号和高电平第二控制信号,对高压信号进行处理后馈送至门栅,使得电子无法通过门栅,包括:
驱动电路接收FPGA控制电路发送的低电平第一控制信号和高电平第二控制信号,并进行增强后驱动至对应导通控制单元和泄放控制单元,使得导通控制单元关断,泄放控制单元开启;
高压控制电路的输出电压通过泄放控制单元使得高压电源输入的高压信号与高压控制电路的输出端导通,将高压电源的高压信号拉回至静息待触发工作状态时各自的电位,使得电子无法通过门栅。
进一步地,所述门栅的开启时间范围为1us~99.999ms,精度为1us。
本发明由于采取以上技术方案,其具有以下优点:
1、本发明的电路能够自主运行,具有灵敏度高、结构简单、设置灵活和输出电压稳定的特点,且不对TPC系统引入额外噪声。
2、本发明由于设置有高压控制电路,最高耐压可达-3000V,电路反应时间快,门栅完全导通只需要50ns,关断时间小于100ns,具有较高的复用性,因此完全适用于新一代GEM-TPC探测器的要求,也可应用于MWPC等其它核探测器中。
3、本发明由于设置有FPGA控制电路,能够提高系统处理信号的速度,有效降低系统死时间。
4、本发明能够为强流下工作的粒子探测器提供一种有效抑制雪崩放大后产生的正离子漂移到电离区造成正离子聚积的方法。
综上所述,本发明可以广泛应用于核探测领域中。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。在整个附图中,用相同的附图标记表示相同的部件。在附图中:
图1是本发明一实施例提供的GEM-TPC探测器与门栅导通关断状态示意图,其中,图1(a)为门栅导通状态示意图,图1(b)为门栅关断状态示意图;
图2是本发明一实施例提供的门栅驱动电路的结构示意图;
图3是本发明一实施例提供的门栅驱动电路中高压控制电路的结构示意图;
图4是本发明一实施例提供的门栅驱动电路的时序示意图;
图5是本发明一实施例提供的门栅驱动电路中FPGA控制电路的工作流程示意图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施方式。虽然附图中显示了本发明的示例性实施方式,然而应当理解,可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本发明,并且能够将本发明的范围完整地传达给本领域的技术人员。
应理解的是,文中使用的术语仅出于描述特定示例实施方式的目的,而无意于进行限制。除非上下文另外明确地指出,否则如文中使用的单数形式“一”、“一个”以及“所述”也可以表示包括复数形式。术语“包括”、“包含”、“含有”以及“具有”是包含性的,并且因此指明所陈述的特征、步骤、操作、元件和/或部件的存在,但并不排除存在或者添加一个或多个其它特征、步骤、操作、元件、部件、和/或它们的组合。文中描述的方法步骤、过程、以及操作不解释为必须要求它们以所描述或说明的特定顺序执行,除非明确指出执行顺序。还应当理解,可以使用另外或者替代的步骤。
尽管可以在文中使用术语第一、第二、第三等来描述多个元件、部件、区域、层和/或部段,但是,这些元件、部件、区域、层和/或部段不应被这些术语所限制。这些术语可以仅用来将一个元件、部件、区域、层或部段与另一区域、层或部段区分开。除非上下文明确地指出,否则诸如“第一”、“第二”之类的术语以及其它数字术语在文中使用时并不暗示顺序或者次序。因此,以下讨论的第一元件、部件、区域、层或部段在不脱离示例实施方式的教导的情况下可以被称作第二元件、部件、区域、层或部段。
本发明实施例提供的用于GEM-TPC探测器的门栅驱动电路及方法,应用于新一代强流重离子加速器实验装置中的高计数率气体电离倍增时间投影室GEM-TPC探测器,涉及高速的高压开关控制电路和FPGA(现场可编程逻辑门阵列)控制,能够解决高速度、高电压门栅驱动电路设计的难题。
实施例1
如图2所示,本实施例提供一种用于GEM-TPC探测器的门栅驱动电路,包括高压控制电路1和FPGA控制电路2。
高压控制电路1用于接收高压电源3输出的两个高压信号,并根据FPGA控制电路2的控制信号,对两个高压信号进行处理后分别馈送至门栅4的两组丝上。
FPGA控制电路2用于接收外部触发信号,并根据预先设定的门栅4开启时间和泄放时间,输出控制信号,驱动高压控制电路1中两组高压信号的开启或关闭。
FPGA控制电路2还连接供电电源5,为本发明的各用电部件供电。
在一个优选的实施例中,如图3所示,高压控制电路1内设置有驱动电路11、第一滤波网络12、第二滤波网络13、导通控制单元14、泄放控制单元15、干路限流电路16和中间电位滤波网络17。
驱动电路11用于接收FPGA控制电路2输出的控制信号,并进行增强后驱动至导通控制单元14或泄放控制单元15。
第一滤波网络12用于对高压控制电路1的输出进行滤波,防止门栅4因为电压噪声而对阳极板读出信号的准确性产生影响。
导通控制单元14用于根据接收控制信号TTL-1的高电平信号后导通,将中间点电压直接导通至输出端,实现两个输出端电位的一致,此时,门栅4的两组丝电平相等,门栅4导通。
泄放控制单元15用于接收控制信号TTL-2的高电平信号后,将第一滤波网络12滤波后的电压导通至输出端,短路维持电平电路,将输出端电压由相等的导通状态迅速拉回至原电位,切换至不等的断开状态,门栅4断开。
第二滤波网络13用于对高压电源3输入的电压进行滤波,防止引入高压杂波。
干路限流电路16用于限制高压控制电路1的电流,防止因为电流过大超过高压电源3的额定电流而造成的安全隐患。
中间电位滤波网络17用于对预留的中间点电位进行滤波,该中间点用于检测输出的电位是否有偏差,并防止该中间点自身抖动造成的检测不准确。
具体地,导通控制单元14和泄放控制单元15均可以采用高压开关。
在一个优选的实施例中,FPGA控制电路2内设置有参数设定单元、触发检测单元和信号输出单元。
参数设定单元用于设定门栅4的开启时间和泄放时间。
触发检测单元用于检测是否有外部触发信号输入。
信号输出单元用于根据设定的开启时间和泄放时间和关断时间,以及触发检测单元的检测结果,输出对应控制信号至高压控制电路1,以驱动高压控制电路1中两组高压的开启或关闭。
实施例2
如图4和图5所示,本实施例提供一种用于GEM-TPC探测器的门栅驱动方法,包括以下步骤:
1)FPGA控制电路2上电后默认状态为控制信号TTL-1和控制信号TTL-2均为低电平,即门栅4关断,此时FPGA控制电路2处于静息待触发工作状态。
2)FPGA控制电路2设定门栅4的开启时间和泄放时间,具体为:
具体地,参数设定单元设定门栅4的开启时间包括五组,按照时间量程从高到低设定。根据探测器需要,对于不同的束线所需的门栅4开启时间不同,单次控制的步长不一样。
具体地,门栅4的开启时间范围可以从1us到99.999ms,精度为1us。
3)当外部触发信号输入时,FPGA控制电路2接收外部触发信号,并根据预先设定的门栅4开启时间,输出高电平控制信号TTL-1,具体为:
3.1)当粒子事件到来时,外部触发信号因传输延迟而滞后200ns到达FPGA控制电路2,触发检测单元实时检测外部触发信号。
3.2)一旦检测到外部触发信号的上升沿,则信号输出单元根据预先设定的门栅4开启时间保持高电平1us~99ms,输出高电平控制信号TTL-1,使得门栅4的两组丝电压相等。
4)高压控制电路1接收高压电源3输出的两个高压信号,并根据FPGA控制电路2输出的高电平控制信号TTL-1和低电平控制信号TTL-2,对两个高压信号进行处理后分别馈送至门栅4的两组丝上,使得电子通过门栅4,具体为:
4.1)驱动电路11接收FPGA控制电路2发送的高电平控制信号TTL-1,并进行增强后驱动至导通控制单元14,导通控制单元14进入导通状态,即导通控制单元14的两个输出端电位与中间点电位连通。
4.2)高压电源3输入的负高压信号通过干路限流电路16和中间电位滤波网络17在限流电路中产生一中间点电位,通过第二滤波网络13进行滤波后,导通控制单元14的两个输出端电位与中间点电位迅速调整至与两个输入高压信号的中间点相同的电位,此时门栅4导通。
5)预先设定的门栅4开启时间过后,FPGA控制电路2输出低电平控制信号TTL-1和高电平控制信号TTL2,具体为:
FPGA控制电路2将控制信号TTL-1下拉至低电平,同时,FPGA控制电路2将控制信号TTL2上拉至高电平,输出至高压控制电路1,使得高压控制电路1进入泄放状态,高压控制电路1中的两组高压关闭。
6)高压控制电路1接收高压电源3输出的两个高压信号,并根据FPGA控制电路2输出的低电平控制信号TTL-1和高电平控制信号TTL-2,对两个高压信号进行处理后分别馈送至门栅4的两组丝上,使得电子被门栅4吸收,无法通过门栅4,具体为:
6.1)驱动电路11接收FPGA控制电路2发送的低电平控制信号TTL-1和高电平控制信号TTL-2,并进行增强后驱动至对应导通控制单元14和泄放控制单元15,使得导通控制单元14关断,泄放控制单元15开启。
6.2)此时整个高压控制电路1的输出电压不再通过第二滤波网络13与中间点导通,而是通过泄放控制单元15使得高压电源3输入的高压信号与高压控制电路1的输出端导通,从而将高压电源3的两个高压信号+HV_i和-HV_i迅速拉回至静息待触发工作状态时各自的电位,从而使得门栅4电压迅速回到不同电位,实现快速泄放功能。
7)预先设定的门栅4泄放时间过后,FPGA控制电路2输出低电平控制信号TTL-2至高压控制电路1,泄放结束,门栅4电位通过干路限流电路16维持在与高压电源3输出的高压信号相同的状态,FPGA控制电路2回到静息待触发工作状态。
上述各实施例仅用于说明本发明,其中各部件的结构、连接方式和制作工艺等都是可以有所变化的,凡是在本发明技术方案的基础上进行的等同变换和改进,均不应排除在本发明的保护范围之外。

Claims (10)

1.一种用于GEM-TPC探测器的门栅驱动电路,其特征在于,包括高压控制电路和FPGA控制电路;
所述高压控制电路用于接收高压电源输出的高压信号,并根据所述FPGA控制电路的控制信号,对高压信号进行处理后馈送至门栅;
所述FPGA控制电路用于接收外部触发信号,并根据预先设定的门栅开启时间和泄放时间,输出控制信号,驱动所述高压控制电路中高压信号的开启或关闭;以及连接供电电源为该门栅驱动电路的各用电部件供电。
2.如权利要求1所述的一种用于GEM-TPC探测器的门栅驱动电路,其特征在于,所述高压控制电路内设置有:
驱动电路,用于接收所述FPGA控制电路输出的第一控制信号和第二控制信号,并进行增强后驱动至导通控制单元或泄放控制单元;
第一滤波网络,用于对所述高压控制电路的输出进行滤波;
所述导通控制单元,用于根据增强后第一控制信号的高电平信号,导通门栅;
所述泄放控制单元,用于根据增强后第二控制信号的高电平信号,将所述第一滤波网络滤波后的电压导通至输出端,断开门栅;
第二滤波网络,用于对高压电源输入的电压进行滤波;
干路限流电路,用于限制所述高压控制电路的电流;
中间电位滤波网络,用于对预留的中间点电位进行滤波。
3.如权利要求2所述的一种用于GEM-TPC探测器的门栅驱动电路,其特征在于,所述导通控制单元和泄放控制单元均采用高压开关。
4.如权利要求1所述的一种用于GEM-TPC探测器的门栅驱动电路,其特征在于,所述FPGA控制电路内设置有:
参数设定单元,用于设定门栅的开启时间和泄放时间;
触发检测单元,用于检测是否有外部触发信号输入;
信号输出单元,用于根据设定的开启时间和泄放时间,以及所述触发检测单元的检测结果,输出对应控制信号至所述高压控制电路;
供电单元,用于连接供电电源,为该门栅驱动电路的各用电部件供电。
5.一种用于GEM-TPC探测器的门栅驱动方法,其特征在于,包括:
FPGA控制电路预先设定门栅的开启时间和泄放时间;
FPGA控制电路接收外部触发信号,并根据预先设定的门栅开启时间和泄放时间,输出控制信号至高压控制电路;
高压控制电路接收高压电源输出的高压信号,并根据FPGA控制电路的控制信号,对高压信号进行处理后馈送至门栅,使得电子通过门栅或被门栅吸收。
6.如权利要求5所述的一种用于GEM-TPC探测器的门栅驱动方法,其特征在于,所述FPGA控制电路接收外部触发信号,并根据预先设定的门栅开启时间和泄放时间,输出控制信号至高压控制电路,包括:
FPGA控制电路上电后默认状态为第一控制信号和第二控制信号均为低电平,门栅关断,FPGA控制电路处于静息待触发工作状态;
当外部触发信号输入时,FPGA控制电路接收外部触发信号,并根据预设的门栅开启时间,输出高电平第一控制信号;
门栅的开启时间过后,FPGA控制电路输出低电平第一控制信号和高电平第二控制信号;
门栅的泄放时间过后,FPGA控制电路输出低电平第二控制信号至高压控制电路,泄放结束,门栅电位维持在与高压电源的高压信号相同的状态,FPGA控制电路回到静息待触发工作状态。
7.如权利要求5所述的一种用于GEM-TPC探测器的门栅驱动方法,其特征在于,所述高压控制电路接收高压电源输出的高压信号,并根据FPGA控制电路的控制信号,对高压信号进行处理后馈送至门栅,使得电子通过门栅或被门栅吸收,包括:
当进入门栅的开启时间时,高压控制电路接收高压电源输出的高压信号,并根据FPGA控制电路输出的高电平第一控制信号和低电平第二控制信号,对高压信号进行处理后馈送至门栅,使得电子通过门栅;
门栅的开启时间过后,高压控制电路接收高压电源输出的高压信号,并根据FPGA控制电路输出的低电平第一控制信号和高电平第二控制信号,对高压信号进行处理后馈送至门栅,使得电子无法通过门栅。
8.如权利要求7所述的一种用于GEM-TPC探测器的门栅驱动方法,其特征在于,所述当进入门栅的开启时间时,高压控制电路接收高压电源输出的高压信号,并根据FPGA控制电路输出的高电平第一控制信号和低电平第二控制信号,对高压信号进行处理后馈送至门栅,使得电子通过门栅,包括:
驱动电路接收FPGA控制电路发送的高电平第一控制信号,并进行增强后驱动至导通控制单元,导通控制单元进入导通状态,导通控制单元的两个输出端电位与中间点电位连通;
高压电源的负高压信号通过干路限流电路和中间电位滤波网络在限流电路中产生一中间点电位,通过第二滤波网络进行滤波后,导通控制单元的两个输出端电位与中间点电位调整至与两个高压信号的中间点相同的电位,门栅导通。
9.如权利要求7所述的一种用于GEM-TPC探测器的门栅驱动方法,其特征在于,所述门栅的开启时间过后,高压控制电路接收高压电源输出的高压信号,并根据FPGA控制电路输出的低电平第一控制信号和高电平第二控制信号,对高压信号进行处理后馈送至门栅,使得电子无法通过门栅,包括:
驱动电路接收FPGA控制电路发送的低电平第一控制信号和高电平第二控制信号,并进行增强后驱动至对应导通控制单元和泄放控制单元,使得导通控制单元关断,泄放控制单元开启;
高压控制电路的输出电压通过泄放控制单元使得高压电源输入的高压信号与高压控制电路的输出端导通,将高压电源的高压信号拉回至静息待触发工作状态时各自的电位,使得电子无法通过门栅。
10.如权利要求5所述的一种用于GEM-TPC探测器的门栅驱动方法,其特征在于,所述门栅的开启时间范围为1us~99.999ms,精度为1us。
CN202210099903.4A 2022-01-27 2022-01-27 一种用于gem-tpc探测器的门栅驱动电路及方法 Pending CN114442535A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210099903.4A CN114442535A (zh) 2022-01-27 2022-01-27 一种用于gem-tpc探测器的门栅驱动电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210099903.4A CN114442535A (zh) 2022-01-27 2022-01-27 一种用于gem-tpc探测器的门栅驱动电路及方法

Publications (1)

Publication Number Publication Date
CN114442535A true CN114442535A (zh) 2022-05-06

Family

ID=81370352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210099903.4A Pending CN114442535A (zh) 2022-01-27 2022-01-27 一种用于gem-tpc探测器的门栅驱动电路及方法

Country Status (1)

Country Link
CN (1) CN114442535A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189636A (zh) * 1997-01-23 1998-08-05 夏普公司 设置在影象形成设备内的控制电极的驱动电路
CN104201871A (zh) * 2014-08-26 2014-12-10 河海大学 基于fpga的高压串联igbt门极驱动单元及方法
CN208797824U (zh) * 2018-08-27 2019-04-26 珠海市中科蓝讯科技有限公司 输出驱动电路及芯片
CN209692607U (zh) * 2019-05-30 2019-11-26 深圳可立克科技股份有限公司 Mos管桥式电路的驱动电路及储能设备
CN110635669A (zh) * 2019-11-14 2019-12-31 南京大学 一种高压mosfet开关驱动及保护电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189636A (zh) * 1997-01-23 1998-08-05 夏普公司 设置在影象形成设备内的控制电极的驱动电路
CN104201871A (zh) * 2014-08-26 2014-12-10 河海大学 基于fpga的高压串联igbt门极驱动单元及方法
CN208797824U (zh) * 2018-08-27 2019-04-26 珠海市中科蓝讯科技有限公司 输出驱动电路及芯片
CN209692607U (zh) * 2019-05-30 2019-11-26 深圳可立克科技股份有限公司 Mos管桥式电路的驱动电路及储能设备
CN110635669A (zh) * 2019-11-14 2019-12-31 南京大学 一种高压mosfet开关驱动及保护电路

Similar Documents

Publication Publication Date Title
US4486665A (en) Negative ion source
Browder et al. High-resolution TOF mass spectrometry. II. Experimental confirmation of impulse-field focusing theory
Briand et al. Observation of the KLL dielectronic recombination process in highly stripped argon ions
Gregory et al. Measurement of the cross section for electron-impact ionization of Xe 6+ ions
CN114442535A (zh) 一种用于gem-tpc探测器的门栅驱动电路及方法
Berkner et al. Electron-capture, electron-loss, and impact-ionization cross sections for 103-to 3400-keV/amu multicharged iron ions colliding with molecular hydrogen
US5214322A (en) High voltage cmos power driver
CN215120762U (zh) 一种抗单粒子瞬态与噪声干扰的高压电平移位电路
Takeiri et al. High-energy acceleration of an intense negative ion beam
Fernsler et al. Repetitive electron-beam controlled switching
Humphries Jr et al. High‐intensity carbon ion injector
CN104091750A (zh) 一种带载气和迁移气的脉冲离子阱迁移管
CN115032913B (zh) 雪崩光电二极管仿真电路及仿真模型
Taylor Electron-beam-induced conductivity in thin insulating films
Nunnally et al. Review of klystron modulator technology for particle accelerators
CN115629117A (zh) 一种离子迁移谱及控制方法
CN112865782B (zh) 一种抗单粒子瞬态与噪声干扰的高压电平移位电路
Sekioka et al. Ion storage in Kingdon trap
Bachmann et al. Operating properties of detectors based on GEM
SU703897A1 (ru) Генератор пр моугольных импульсов
Bruno et al. Pulsed Neutron Source from the Intense Particle Beam Generator" THALIE"
Williams et al. Production of multiply charge‐state ions in a multicusp ion source
Kist et al. Streamers and Percolation-a new theoretical approach
Serban et al. Time-resolved Electron Beam and X-ray Emission from a Neon Plasma Focus
Ehlers et al. Low energy ion beam transport by permanent magnets

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination