CN114422110A - 一种面向长指令字的sm3哈希函数消息处理的快速实现方法 - Google Patents

一种面向长指令字的sm3哈希函数消息处理的快速实现方法 Download PDF

Info

Publication number
CN114422110A
CN114422110A CN202210321831.3A CN202210321831A CN114422110A CN 114422110 A CN114422110 A CN 114422110A CN 202210321831 A CN202210321831 A CN 202210321831A CN 114422110 A CN114422110 A CN 114422110A
Authority
CN
China
Prior art keywords
algorithm
vector
instruction set
parallel
variables
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210321831.3A
Other languages
English (en)
Other versions
CN114422110B (zh
Inventor
关志
陈钟
何逸飞
王珂
孙磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boya Chain Beijing Technology Co ltd
Peking University
Original Assignee
Boya Chain Beijing Technology Co ltd
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boya Chain Beijing Technology Co ltd, Peking University filed Critical Boya Chain Beijing Technology Co ltd
Priority to CN202210321831.3A priority Critical patent/CN114422110B/zh
Publication of CN114422110A publication Critical patent/CN114422110A/zh
Application granted granted Critical
Publication of CN114422110B publication Critical patent/CN114422110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本发明公开一种面向长指令字的SM3哈希函数消息处理的快速实现方法，属于安全密码应用技术领域，给出一种生成SM3的68个字长度的变量
Figure DEST_PATH_IMAGE001
的并行优化算法，并将这种并行算法在可同时执行向量指令和非向量指令的计算平台上具体实施实现，加快变量

Description

一种面向长指令字的SM3哈希函数消息处理的快速实现方法
技术领域
本发明属于安全密码应用技术领域，具体涉及一种面向长指令字的SM3哈希函数消息处理的快速实现方法。
背景技术
密码杂凑（Hash）函数是一类用途广泛的基础密码算法，除了用于计算数据杂凑值之外，还是数字签名、消息认证码等众多密码方案、安全协议的基本组成部分。常用的密码杂凑函数包括美国国家标准与技术研究所（NIST）发布的SHA-1算法、SHA-2系列算法、由欧洲研究者设计的RIPEMD-160算法、NIST评选的SHA-3算法等。密码杂凑函数的典型应用经常涉及大量数据处理和高速网络通信，这些应用场景对密码杂凑函数的实现性能有较高的要求。为了提高密码杂凑函数的处理速度，处理器厂商开始在CPU中提供了常用密码杂凑函数的硬件实现，例如Intel在其部分处理器中增加了支持SHA-1和SHA-256计算的CPU指令，这些算法的专用硬件指令实现相对于软件实现有非常大的性能提升。
SM3密码杂凑函数是由中国国家密码管理局公布的中国密码行业标准，用于在商用领域中取代SHA-1、SHA-2等国外算法。SM3也是目前中国商用密码标准体系中唯一的密码杂凑函数，是SM2公钥密码算法、SSL VPN协议等商用密码标准中的关键组成部分。由于目前使用最广泛的Intel/AMD X86处理器和ARM处理器并不提供SM3算法的硬件实现，故如何在这些通用处理器上提供SM3算法的高性能软件实现对SM3算法的实际应用具有重要的意义。
SM3密码杂凑函数采用了典型的Merkle-Damgård构造。算法的核心是一个压缩函数，压缩函数具有256位的内部状态，512位消息经过消息扩展函数变化后，通过压缩函数压入256位的内部状态，通过64轮迭代，输出256位的结果。SM3算法的基本运算单位是32位字。根据我国发布的《SM3密码杂凑算法》，该算法涉及的部分运算符号及相应的含义如下：
mod ：模运算；
Figure 711209DEST_PATH_IMAGE001
：32位比特与运算；
Figure 566032DEST_PATH_IMAGE002
：32位比特或运算；
Figure 283452DEST_PATH_IMAGE003
：32位比特非运算；
Figure 786984DEST_PATH_IMAGE004
：32位比特异或运算；
Figure 414405DEST_PATH_IMAGE005
：mod
Figure 345190DEST_PATH_IMAGE006
比特算术加运算；
Figure 284327DEST_PATH_IMAGE007
：32位比特循环左移
Figure 794812DEST_PATH_IMAGE008
比特运算；
Figure 401374DEST_PATH_IMAGE009
：向左赋值运算符。
原始标准SM3消息扩展函数定义如下：
SM3消息扩展函数将16个字长度的消息转化成68个字长度的变量
Figure 598000DEST_PATH_IMAGE010
和64个字长度的变量
Figure 929493DEST_PATH_IMAGE011
，供SM3的压缩函数使用。
SM3消息扩展算法如下：
1)首先将512位的消息分组分为16个字
Figure 73029DEST_PATH_IMAGE012
；
2)令
Figure 563791DEST_PATH_IMAGE013
，
Figure 931319DEST_PATH_IMAGE014
；
3)令
Figure 48310DEST_PATH_IMAGE015
，
Figure 962914DEST_PATH_IMAGE016
。
其中，
Figure 544069DEST_PATH_IMAGE017
是一个线性函数，已知
Figure 456399DEST_PATH_IMAGE018
，W右角标中的“+”“-”表示加法、减法。
目前主流的CPU除了基本的通用指令集之外，还包括SIMD (Single Instruction,Multiple Data)指令集等扩展指令集，例如目前主流的Intel和AMD的X86处理器支持AVX/AVX2指令集，ARM Cortex-A系列架构的移动处理器支持NEON指令集。SIMD指令集又称为向量指令集，一般提供一组和通用指令集不共享的寄存器，SIMD指令集可以在向量寄存器上执行并行计算，一个指令可以对向量寄存器中的一组数据做并行计算。
Intel AVX-2支持256位的指令集，AVX2指令集包含16个256位的向量寄存器，可以执行8路32位标量的向量计算。目前Intel和AMD的主流笔记本、桌面处理器中均支持AVX2指令集。Intel已经公布了AVX-512指令集，Haswell架构的处理器中支持AVX-512指令集。AVX-512指令集包含32个512位的向量寄存器，可以执行16路的32位字向量运算。NEON是ARMCortex-A架构的SIMD指令集。NEON架构包含16个128位的SIMD寄存器，可以这些寄存器上执行4路的32位标量的向量计算。
目前主流的Intel/AMD X86处理器和ARM处理器，都可以同时支持非向量指令集和向量指令集的计算，在ARM/NEON指令集、X86/AVX2指令集的计算平台上，常规的并行算法，往往是通过向量寄存器多路并行，同时执行多个SM3算法，但是这样的算法在执行的时候不能充分利用非向量处理器的计算资源，也无法提高单个SM3密码算法的运算速度。迫切需要一种计算资源利用更加充分，单线程SM3运算速度更快的算法。
发明内容
为了在并行环境中实现更加高效的SM3算法，针对SM3的68个字长度的变量
Figure 123003DEST_PATH_IMAGE010
，本发明提出一种面向长指令字的SM3哈希函数消息处理的快速实现方法，本方法为一种SM3的68个字长度的变量
Figure 139501DEST_PATH_IMAGE010
的并行化算法，并在SIMD指令集上的实现。本发明可以同时利用处理器内的向量指令运算和非向量指令运算，加快变量
Figure 575161DEST_PATH_IMAGE010
运算速度，从而加快SM3密码杂凑的运算速度，更加充分地利用处理器的计算资源。
本发明提出一种面向长指令字的SM3哈希函数消息处理的快速实现方法，包括以下步骤：
针对SM3算法的68个字长度的变量
Figure 783027DEST_PATH_IMAGE019
，将变量
Figure 671348DEST_PATH_IMAGE020
的生成算法循环展开，并将公式
Figure 960378DEST_PATH_IMAGE021
进行n轮迭代，1≤n≤17，展开与并行化过程具体包括如下步骤：
1）使用多路并行算法初始化变量
Figure 686763DEST_PATH_IMAGE022
；
2）将公式
Figure 504678DEST_PATH_IMAGE021
进行n轮迭代，迭代后
Figure 644410DEST_PATH_IMAGE023
可以被
Figure 2710DEST_PATH_IMAGE024
公式表出，这里
Figure 990127DEST_PATH_IMAGE025
1；
3）已知变量
Figure 510101DEST_PATH_IMAGE026
，这里
Figure 107435DEST_PATH_IMAGE027
，可用同一个公式计算，
Figure 767962DEST_PATH_IMAGE028
，由于计算公式相同，可以并行计算以降低运算时间。
上述步骤3）中的并行计算使用SIMD指令集中的向量指令执行，SM3算法的非并行部分使用SIMD指令集中的非向量指令执行。
进一步地，对于给定两个向量
Figure 767142DEST_PATH_IMAGE029
，其中
Figure 254755DEST_PATH_IMAGE030
为字，i=1,..,n，向量指令执行时的计算方式包括：
Figure 604965DEST_PATH_IMAGE031
、
Figure 803602DEST_PATH_IMAGE031
、
Figure 860551DEST_PATH_IMAGE032
、
Figure 978721DEST_PATH_IMAGE033
。
进一步地，该并行化优化方法在可同时执行向量指令和非向量指令的计算平台上，能够得到更高的SM3计算速率。
进一步地，SIMD指令集包括ARM/NEON指令集或X86/AVX2指令集，符号/表示兼有。
本发明提出的一种面向长指令字的SM3哈希函数消息处理的快速实现方法，是给出一种生成SM3的68个字长度的变量
Figure 19490DEST_PATH_IMAGE034
的并行优化算法，并将这种并行算法在可同时执行向量指令和非向量指令的计算平台如ARM/NEON指令集、X86/AVX2指令集上具体实施实现。与现有技术相比，本发明的有益效果是：本发明通过将计算公式迭代，将冗余运算和冗余变量的消除，从而简化算法所需要的运算，提升运算速度；并使用多路并行，从而使得计算的逻辑操作只有非并行的1/3，结合SIMD指令集，充分利用了处理器的计算资源，大大提高了SM3算法的执行速度。
具体实施方式
为使本发明的上述特征和优点能更明显易懂，下文特举实施例，作详细说明如下。
本发明实施例提供一种面向长指令字的SM3哈希函数消息处理的快速实现方法，以6轮迭代并行化为例，多路并行算法将SM3密码杂凑算法的展开与并行化过程具体包括如下步骤：
1）使用多路并行算法初始化变量
Figure 788863DEST_PATH_IMAGE035
；
2）将公式
Figure 464432DEST_PATH_IMAGE021
进行一次迭代，将
Figure 434794DEST_PATH_IMAGE036
替换原公式中的变量
Figure 133497DEST_PATH_IMAGE037
，因此，当
Figure 18145DEST_PATH_IMAGE038
的时候，
Figure 315266DEST_PATH_IMAGE023
被
Figure 220642DEST_PATH_IMAGE039
变量计算生成；
3) 已知变量
Figure 236003DEST_PATH_IMAGE040
，可用上述公式计算，
Figure 612758DEST_PATH_IMAGE041
，由于计算公式相同，可以并行计算以降低运算时间。
下面将描述如何将对上述6轮并行算法进行向量实现。
令当前轮数为
Figure 731761DEST_PATH_IMAGE042
，
Figure 371821DEST_PATH_IMAGE040
为当前消息分组已经生成的扩展，每8个为一组生成下一批变量
Figure 373013DEST_PATH_IMAGE043
：
Figure 491142DEST_PATH_IMAGE044
；
Figure 933493DEST_PATH_IMAGE045
；
Figure 275613DEST_PATH_IMAGE046
；
Figure 265565DEST_PATH_IMAGE047
；
Figure 951499DEST_PATH_IMAGE048
；
Figure 717199DEST_PATH_IMAGE049
；
Figure 135280DEST_PATH_IMAGE050
；
Figure 986430DEST_PATH_IMAGE051
；
Figure 384044DEST_PATH_IMAGE052
；
Figure 66567DEST_PATH_IMAGE053
；
Figure 858812DEST_PATH_IMAGE054
；
Figure 354515DEST_PATH_IMAGE055
；
Figure 585514DEST_PATH_IMAGE056
；
Figure 217484DEST_PATH_IMAGE057
。
上述算法可以发现
Figure 478832DEST_PATH_IMAGE058
的计算过程完全相同，且依赖的数据仅和
Figure 983804DEST_PATH_IMAGE040
有关，这些变量在计算
Figure 316696DEST_PATH_IMAGE058
前就已知。
在具备向量指令的条件（即CPU支持向量指令集，利用向量指令集提供的向量寄存器可以执行多路并行计算）下，一批变量的相同运算可以同时执行，比如向量长度为6字的异或运算
Figure 131069DEST_PATH_IMAGE059
可以同时计算得到结果。因此，上述变量
Figure 563318DEST_PATH_IMAGE058
可以并行计算，将本来需要6次才能运算得到的结果，通过向量指令集一次计算得到。
以非向量指令集实现时，原始
Figure 469832DEST_PATH_IMAGE060
计算需要36次异或运算和24次循环位移。而在采用6路并行算法，使用向量指令集时，需要12次异或运算和8次循环位移运算。
本实施例中给定两个向量
Figure 137574DEST_PATH_IMAGE061
，其中
Figure 416239DEST_PATH_IMAGE062
为字，下面给出常用向量指令的计算方式，即向量计算：
Figure 49084DEST_PATH_IMAGE063
；
Figure 911735DEST_PATH_IMAGE064
；
Figure 55272DEST_PATH_IMAGE065
；
Figure 719603DEST_PATH_IMAGE066
。
结合具体的指令集，将上述6路并行算法的计算过程实现。
已知
Figure 851244DEST_PATH_IMAGE067
，可并行实现上述过程，假设
Figure 764974DEST_PATH_IMAGE068
和
Figure 243360DEST_PATH_IMAGE069
是6个字组成的向量变量，并行计算可以如下表示：
Figure 293355DEST_PATH_IMAGE070
；
Figure 799161DEST_PATH_IMAGE071
；
Figure 465765DEST_PATH_IMAGE072
；
Figure 216684DEST_PATH_IMAGE073
；
Figure 150879DEST_PATH_IMAGE074
；
Figure 63472DEST_PATH_IMAGE072
；
Figure 217372DEST_PATH_IMAGE075
；
Figure 411462DEST_PATH_IMAGE076
；
Figure 373733DEST_PATH_IMAGE077
；
Figure 18079DEST_PATH_IMAGE072
；
Figure 331380DEST_PATH_IMAGE078
；
Figure 424101DEST_PATH_IMAGE072
；
Figure 332889DEST_PATH_IMAGE079
；
Figure 118442DEST_PATH_IMAGE072
；
Figure 981356DEST_PATH_IMAGE080
；
Figure 376303DEST_PATH_IMAGE072
；
Figure 641062DEST_PATH_IMAGE075
；
Figure 863096DEST_PATH_IMAGE073
；
Figure 383945DEST_PATH_IMAGE072
；
Figure 84048DEST_PATH_IMAGE081
；
Figure 203313DEST_PATH_IMAGE082
。
可以看到，本发明方法进行6路并行将计算同样变量的所需的运算次数降低。
表1 计算1组
Figure 596249DEST_PATH_IMAGE083
的代价
Figure 869973DEST_PATH_IMAGE084
以下给出对本发明方法进行具体实现的两组实施例。
实施例1：ARM/NEON指令集实现。
ARM处理器是目前手机等智能移动设备采用的主流处理器，其中部署最广泛的Cortex-A系列ARM处理器架构除了包含ARM通用指令集(ARMv7指令集)，还包含NEON SIMD指令集。NEON指令集包含16个128位的SIMD寄存器，可以做4路32位字的并行计算，因此可以将本发明的SM3压缩函数4路并行算法中的向量计算以NEON指令实现，除了上述向量指令以外的其他指令以常规的ARM通用指令实现，可以使用高级语言编写并通过编译实现。
下面给出用到的NEON指令，这些指令以伪函数（Intrinsics）的方式给出，该伪函数是指下文的veorq_s32、vrshlq_s32、vaddq_s32、vld1q_s32，其中int32x4_t为128位的NEON向量寄存器：
c
Figure 45870DEST_PATH_IMAGE009
a
Figure 721440DEST_PATH_IMAGE004
b : 使用指令int32x4_t c = veorq_s32 (int32x4_t a, int32x4_t b)；
c
Figure 550856DEST_PATH_IMAGE009
a
Figure 406816DEST_PATH_IMAGE085
k : 使用指令int32x4_t c = vrshlq_s32 (int32x4_t a, int32x4_ t k)；
c
Figure 448722DEST_PATH_IMAGE009
a
Figure 41115DEST_PATH_IMAGE005
b : 使用指令int32x4_t c = vaddq_s32 (int32x4_t a, int32x4_t b)；
c
Figure 651219DEST_PATH_IMAGE009
b : 使用指令int32x4_t c = vld1q_s32 (int32_t const * ptr_of_b)。
由于NEON向量寄存器最大支持4个32比特字的计算，因此根据表1，需要12次 veorq_s32指令和8次 vrshlq_s32 指令完成1组
Figure 899535DEST_PATH_IMAGE086
的计算，总计20次逻辑运算。
实施例2：X86/AVX2指令集实现。
非向量指令代码可以使用高级语言编写并通过编译实现，向量指令使用AVX2指令实现。
c
Figure 10711DEST_PATH_IMAGE009
a
Figure 684310DEST_PATH_IMAGE004
b : 使用指令__m256i c = _mm256_xor_si256 (__m256i a, __m256i b)；
c
Figure 589949DEST_PATH_IMAGE009
a
Figure 561447DEST_PATH_IMAGE085
k : AVX2不支持循环位移，需要三个操作实现：
向量左移 _mm256_sllv_epi32 (__m256i a, __m256i count)；
向量右移 _mm256_srlv_epi32 (__m256i a, __m256i count)；
向量或 _mm256_or_si256 (__m256i a, __m256i b)。
总的执行语句如下：
__mm256i c = mm256_or_si256 (_mm256_sllv_epi32 (a, k), _mm256_srlv_ epi32 (a, 32-k))；
c
Figure 584636DEST_PATH_IMAGE009
a
Figure 558146DEST_PATH_IMAGE005
b : 使用指令__m256i c = _mm256_xor_si256 (__m256i a, __m256i b)；
c
Figure 103528DEST_PATH_IMAGE009
b : __m256i c = _mm256_stream_load_si256 (__m256i const* mem_ addr_of_b)。
由于AVX2向量寄存器最大支持8个32比特字的计算，因此根据表1，需要12次 _ mm256_xor_si256指令、8次 _mm256_sllv_epi32 指令、8次 _mm256_srlv_epi32指令、8次 _mm256_or_si256指令完成1组
Figure 93481DEST_PATH_IMAGE087
的计算，总计36次逻辑运算。
需要注意的是，上述实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解，在不脱离本发明及所附权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (6)

1.一种面向长指令字的SM3哈希函数消息处理的快速实现方法，其特征在于，包括以下步骤：
针对SM3算法的68个字长度的变量
Figure 898251DEST_PATH_IMAGE001
，将变量
Figure 612129DEST_PATH_IMAGE002
的生成算法循环展开，并将公式
Figure 221227DEST_PATH_IMAGE003
进行n轮迭代，1≤n≤17，展开与并行化过程具体包括如下步骤：
1）使用多路并行算法初始化变量
Figure 741070DEST_PATH_IMAGE004
；
2）将公式
Figure 617759DEST_PATH_IMAGE003
进行n轮迭代，迭代后
Figure 266653DEST_PATH_IMAGE005
表示为
Figure 596003DEST_PATH_IMAGE006
；
3）根据已知变量
Figure 122799DEST_PATH_IMAGE007
，利用步骤2）中的公式并行计算
Figure 526099DEST_PATH_IMAGE008
；
上述步骤3）中涉及的并行计算使用SIMD指令集中的向量指令执行，SM3算法的非并行部分使用SIMD指令集中的非向量指令执行。
2.如权利要求1所述的方法，其特征在于，对于给定两个向量
Figure 581780DEST_PATH_IMAGE009
，其中
Figure 899891DEST_PATH_IMAGE010
为字，i=1,..,n，向量指令执行时的计算方式包括：
Figure 699219DEST_PATH_IMAGE011
、
Figure 284922DEST_PATH_IMAGE011
、
Figure 511504DEST_PATH_IMAGE012
、
Figure 753129DEST_PATH_IMAGE013
，其中：
Figure 651422DEST_PATH_IMAGE014
；
Figure 622789DEST_PATH_IMAGE015
；
Figure 20272DEST_PATH_IMAGE016
；
Figure 218035DEST_PATH_IMAGE017
。
3.如权利要求2所述的方法，其特征在于，所述多路并行算法采用6路并行算法，在计算过程中进行6轮迭代。
4.如权利要求3所述的方法，其特征在于，所述6路并行算法进行向量实现的方法如下：
令当前轮数为
Figure 860631DEST_PATH_IMAGE018
；
Figure 358609DEST_PATH_IMAGE019
为当前消息分组已经生成的扩展，每8个为一组生成下一批变量
Figure 192572DEST_PATH_IMAGE020
，表示如下：
Figure 205528DEST_PATH_IMAGE021
；
Figure 150350DEST_PATH_IMAGE022
；
Figure 657161DEST_PATH_IMAGE023
；
Figure 662027DEST_PATH_IMAGE024
；
Figure 99961DEST_PATH_IMAGE025
；
Figure 412256DEST_PATH_IMAGE026
；
Figure 947143DEST_PATH_IMAGE027
；
Figure 529434DEST_PATH_IMAGE028
；
Figure 516981DEST_PATH_IMAGE029
；
Figure 803606DEST_PATH_IMAGE030
；
Figure 865103DEST_PATH_IMAGE031
；
Figure 710306DEST_PATH_IMAGE032
；
Figure 185149DEST_PATH_IMAGE033
；
Figure 9886DEST_PATH_IMAGE034
。
5.如权利要求4所述的方法，其特征在于，所述6路并行算法的计算过程如下：
已知
Figure 253786DEST_PATH_IMAGE035
，设
Figure 335136DEST_PATH_IMAGE036
和
Figure 562855DEST_PATH_IMAGE037
是6个字组成的向量变量，并行计算表示如下：
Figure 456862DEST_PATH_IMAGE038
；
Figure 758530DEST_PATH_IMAGE039
；
Figure 679957DEST_PATH_IMAGE040
；
Figure 129392DEST_PATH_IMAGE041
；
Figure 561511DEST_PATH_IMAGE042
；
Figure 514423DEST_PATH_IMAGE040
；
Figure 344101DEST_PATH_IMAGE043
；
Figure 952937DEST_PATH_IMAGE044
；
Figure 516643DEST_PATH_IMAGE045
；
Figure 855220DEST_PATH_IMAGE040
；
Figure 26438DEST_PATH_IMAGE046
；
Figure 949002DEST_PATH_IMAGE040
；
Figure 722923DEST_PATH_IMAGE047
；
Figure 650427DEST_PATH_IMAGE040
；
Figure 851601DEST_PATH_IMAGE048
；
Figure 998811DEST_PATH_IMAGE040
；
Figure 310844DEST_PATH_IMAGE043
；
Figure 889593DEST_PATH_IMAGE041
；
Figure 261668DEST_PATH_IMAGE040
；
Figure 651103DEST_PATH_IMAGE049
；
Figure 766826DEST_PATH_IMAGE050
。
6.如权利要求1所述的方法，其特征在于，SIMD指令集包括ARM/NEON指令集或X86/AVX2指令集，符号/表示兼有。
CN202210321831.3A 2022-03-30 2022-03-30 一种面向长指令字的sm3哈希函数消息处理的快速实现方法 Active CN114422110B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210321831.3A CN114422110B (zh) 2022-03-30 2022-03-30 一种面向长指令字的sm3哈希函数消息处理的快速实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210321831.3A CN114422110B (zh) 2022-03-30 2022-03-30 一种面向长指令字的sm3哈希函数消息处理的快速实现方法

Publications (2)

Publication Number Publication Date
CN114422110A true CN114422110A (zh) 2022-04-29
CN114422110B CN114422110B (zh) 2022-08-23

Family

ID=81263552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210321831.3A Active CN114422110B (zh) 2022-03-30 2022-03-30 一种面向长指令字的sm3哈希函数消息处理的快速实现方法

Country Status (1)

Country Link
CN (1) CN114422110B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115664640A (zh) * 2022-12-23 2023-01-31 苏州浪潮智能科技有限公司 Sha-3算法的硬件实现方法、系统、存储介质及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106452769A (zh) * 2016-09-13 2017-02-22 杭州华为数字技术有限公司 一种数据处理方法、数据处理装置以及处理器
EP3419213A1 (en) * 2017-06-23 2018-12-26 Vestel Elektronik Sanayi ve Ticaret A.S. Computer implemented method, computer system and computer readable computer program product
CN109547192A (zh) * 2018-11-08 2019-03-29 北京大学 Sm3密码杂凑算法的并行化优化方法
CN111752609A (zh) * 2019-03-29 2020-10-09 英特尔公司 用于散列指令的装置、方法和系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106452769A (zh) * 2016-09-13 2017-02-22 杭州华为数字技术有限公司 一种数据处理方法、数据处理装置以及处理器
EP3419213A1 (en) * 2017-06-23 2018-12-26 Vestel Elektronik Sanayi ve Ticaret A.S. Computer implemented method, computer system and computer readable computer program product
CN109547192A (zh) * 2018-11-08 2019-03-29 北京大学 Sm3密码杂凑算法的并行化优化方法
CN111752609A (zh) * 2019-03-29 2020-10-09 英特尔公司 用于散列指令的装置、方法和系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
杨先伟等: "SM3杂凑算法的软件快速实现研究", 《智能系统学报》 *
杨先伟等: "SM3杂凑算法的软件快速实现研究", 《智能系统学报》, vol. 10, no. 06, 31 December 2015 (2015-12-31) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115664640A (zh) * 2022-12-23 2023-01-31 苏州浪潮智能科技有限公司 Sha-3算法的硬件实现方法、系统、存储介质及设备

Also Published As

Publication number Publication date
CN114422110B (zh) 2022-08-23

Similar Documents

Publication Publication Date Title
US8804951B2 (en) Speeding up galois counter mode (GCM) computations
Bisheh-Niasar et al. Cryptographic accelerators for digital signature based on Ed25519
US8340280B2 (en) Using a single instruction multiple data (SIMD) instruction to speed up galois counter mode (GCM) computations
CN109547192B (zh) Sm3密码杂凑算法的并行化优化方法
CN114422110B (zh) 一种面向长指令字的sm3哈希函数消息处理的快速实现方法
Jankowski et al. Packed AES-GCM algorithm suitable for AES/PCLMULQDQ instructions
CN112367158A (zh) 一种加速sm3算法的方法、处理器、芯片及电子设备
US10855468B2 (en) System and method for efficient implementation of prime field arithmetic in ARM processors
Gröbert Automatic identification of cryptographic primitives in software
Roma et al. Energy efficiency analysis of post-quantum cryptographic algorithms
Becker et al. Hybrid scalar/vector implementations of Keccak and SPHINCS+ on AArch64
CN113282947A (zh) 一种基于sm4算法的数据加密方法、装置及计算机平台
Gueron AES-GCM for efficient authenticated encryption–ending the reign of HMAC-SHA-1
Wang et al. A hybrid CPU/GPU scheme for optimizing ChaCha20 stream cipher
Zhao et al. Efficient implementation of kyber on mobile devices
Song et al. High-speed fault attack resistant implementation of PIPO block cipher on ARM cortex-A
Drucker et al. Fast constant time implementations of ZUC-256 on x86 CPUs
Henzen et al. VLSI hardware evaluation of the stream ciphers Salsa20 and ChaCha, and the compression function Rumba
Aoki et al. The security and performance of “GCM” when short multiplications are used instead
Goll et al. Vectorization of Poly1305 message authentication code
Junod et al. Revisiting the IDEA philosophy
Seo et al. Compact GCM implementations on 32-bit ARMv7-A processors
Jalali et al. Optimized supersingular isogeny key encapsulation on armv8 processors
Lemmen et al. Optimizing Elephant for RISC-V
Seo et al. Portable and Efficient Implementation of CRYSTALS-Kyber Based on WebAssembly.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant