CN114415935A - 数据传输芯片、方法和电子设备 - Google Patents

数据传输芯片、方法和电子设备 Download PDF

Info

Publication number
CN114415935A
CN114415935A CN202111459870.1A CN202111459870A CN114415935A CN 114415935 A CN114415935 A CN 114415935A CN 202111459870 A CN202111459870 A CN 202111459870A CN 114415935 A CN114415935 A CN 114415935A
Authority
CN
China
Prior art keywords
data
spi
controller
transmission
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111459870.1A
Other languages
English (en)
Other versions
CN114415935B (zh
Inventor
汪玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Lesheng Semiconductor Co ltd
Original Assignee
Shenzhen Lesheng Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Lesheng Semiconductor Co ltd filed Critical Shenzhen Lesheng Semiconductor Co ltd
Priority to CN202111459870.1A priority Critical patent/CN114415935B/zh
Publication of CN114415935A publication Critical patent/CN114415935A/zh
Application granted granted Critical
Publication of CN114415935B publication Critical patent/CN114415935B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请实施例公开了一种数据传输芯片、方法及电子设备，涉及通信领域。本申请的SPI控制器从存储有数据的SPI闪存中读取数据分段，然后将数据分段写入到传输总线控制器的缓冲队列中，再由传输总线控制器将缓冲队列中的数据分段通过通信接口发送给外部设备。本申请在数据传输过程中，不需要内核参与，可以减少对内核计算能力的消耗，同时在数据传输过程不会产生中断事件，因此具有较高的传输速度和传输连续性。

Description

数据传输芯片、方法和电子设备
技术领域
本申请涉及通信领域，尤其涉及一种数据传输芯片、方法和电子设备。
背景技术
在单片机架构中，数据传输由单片机中的内核执行，例如：在单片机外部的非易失性存储器中存在待传输的数据时，首先内核从非易失性存储器中依次读取数据分段，然后读取到的数据分段写入到随机存取存储器中，再由内核把数据分段从随机存取存储器中的数据分段通过传输总线传输给外部设备，直到所有的数据分段传输完毕。由此可见，在传输数据的过程中内核需要不断的读取和写入数据，内核的处理开销较大，因此在数据传输过程中很难再处理其他事务；另外，在数据传输过程中，内核往往会处理中断事务从而造成数据传输过程的暂停，这样数据传输的连续性无法保证，在某些场景下会影响用户体验，例如：内核8080总线将图片数据发送到显示屏过程中发生中断事件，那么用户可能在显示屏上查看到图片显示发生卡顿现象。
发明内容
本申请实施例提供了数据传输芯片、方法和电子设备，可以解决相关技术中芯片在传输数据过程中会消耗较大计算能力的问题。所述技术方案如下：
第一方面，本申请实施例提供了一种数据传输芯片，包括：
SPI控制器和传输总线控制器；
其中，所述SPI控制器，用于确定SPI闪存中待传输的数据的长度；在长度大于长度阈值时，依次从所述SPI闪存中读取固定长度的数据分段；将所述数据分段写入到传输总线控制器的缓冲队列中；
所述传输总线控制器，用于在所述缓冲队列读取所述数据分段；将所述数据分段通过通信接口发送给外部设备。
第二方面，本申请实施例提供了一种数据传输方法，包括：
SPI控制器确定SPI闪存中待传输的数据的长度；
在长度大于长度阈值时，所述SPI控制器依次从所述SPI闪存中读取固定长度的数据分段；
所述SPI控制器将所述数据分段写入到传输总线控制器的缓冲队列中；
所述传输总线控制器在所述缓冲队列读取所述数据分段；
所述传输总线控制器将所述数据分段通过通信接口发送给外部设备。
第三方面，本申请实施例提供一种电子设备，包括上述的数据传输芯片、SPI闪存和外部设备。
本申请一些实施例提供的技术方案带来的有益效果至少包括：
在需要传输数据时，SPI控制器从存储有数据的SPI闪存中读取数据分段，然后将数据分段写入到传输总线控制器的缓冲队列中，再由传输总线控制器将缓冲队列中的数据分段通过通信接口发送给外部设备。本申请在数据传输过程中，不需要内核参与，可以减少对内核计算能力的消耗，同时在数据传输过程不会产生中断事件，因此具有较高的传输速度和传输连续性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的数据传输芯片的结构图；
图2是本申请实施例提供的数据传输方法的流程示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例方式作进一步地详细描述。
图1示出了可以应用于本申请的数据传输芯片的结构示意图。
如图1所示，数据传输芯片分别与SPI闪存和外部设备相连，数据传输芯片和外部设备之间可以通过有线通信链路或无线通信链路进行连接，例如：有线通信链路包括光纤、双绞线或同轴电缆的，无线通信链路包括蓝牙通信链路、无线保真(Wireless-Fidelity，Wi-Fi)通信链路或微波通信链路等。
其中，数据传输芯片包括：只读存储器、内核、随机存取存储器、SPI控制器和传输总线控制器，只读存储器、内核、随机存取存储器、SPI控制器和传输总线控制器之间可以通过片内总线相连。只读存储器为非易失性存储器，例如：只读存储器为EFlash(Embedded，Flash，嵌入式闪存)；随机存取存储器可以为SRAM(Static Random-Access Memory，静态随机存取存储器)；内核为数据传输芯片中执行计算、数据和指令处理的部件；SPI(SerialPeripheral Interface，串行外设接口)控制器可以为QSPI(Queued SPI)控制器；传输总线控制器用于与外部设备之间进行数据传输，传输总线控制器可以为UART、I2C或8080总线控制器等。
其中，本申请的SPI控制器，用于确定SPI闪存中待传输的数据的长度；在长度大于长度阈值时，依次从所述SPI闪存中读取固定长度的数据分段；将所述数据分段写入到传输总线控制器的缓冲队列中。传输总线控制器，用于在所述缓冲队列读取所述数据分段；将所述数据分段通过通信接口发送给外部设备。长度阈值可以根据实际需求而定，本申请不作限制。待传输的数据划分为多个固定长度的数据分段，在最后一个数据长度的长度小于固定长度时，可以使用预设比特位进行填充，例如：利用全0的比特位进行填充。缓冲队列为先进先出队列。可选的，SPI控制器的时钟频率大于或等于2倍的传输总线控制器的时钟频率，避免传输总线控制器在读取数据分段时发生等待现象，以提高数据传输的连续性。
其中，外部设备用于接收和处理来自数据传输芯片的数据，例如：外部设备可以为显示屏，传输总线控制器依次将数据分段写入到显示器的随机存取存取器中，这样用户可以利用显示屏来查看显示的文字、图片、视频等信息。显示屏可以是阴极射线管显示器(cathode ray tube display，简称CR)、发光二极管显示器(light-emitting diodedisplay，简称LED)、电子墨水屏、液晶显示屏(liquid crystal display，简称LCD)、等离子显示面板(plasma display panel，简称PDP)等。
其中，本申请的数据传输芯片可以采用数字信号处理(Digital SignalProcessing，DSP)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable Logic Array，PLA)中的至少一种硬件形式来实现。
其中，本申请的电子设备可以是具有显示屏的各种计算机设备，包括但不限于智能手机、平板电脑、膝上型便携式计算机和台式计算机等等。当计算机设备为软件时，可以是安装上上述所列举的计算机设备中。其可以实现呈多个软件或软件模块(例如：用来提供分布式服务)，也可以实现成单个软件或软件模块，在此不作具体限定。
请参见图2，为本申请实施例提供了一种数据传输方法的流程示意图。如图1所示，本申请实施例的所述方法可以包括以下步骤：
S201、SPI控制器确定SPI闪存中待传输的数据的长度。
其中，SPI闪存中存储有待传输的数据，SPI控制器可以基于SPI协议确定该数据的长度，或内核获取到待传输的数据的长度，将该长度通知给SPI控制器，本申请不作限制。
S202、在长度大于长度阈值时，SPI控制器依次从SPI闪存中读取固定长度的数据分段。
其中，根据SPI协议中的固定，SPI控制器每次只能读取固定长度的比特位，在待传输的数据的长度大于长度阈值时，SPI控制器依次从SPI闪存中读取固定长度的数据分段，读取的频率和时钟频率有关，即待传输的数据划分为多个固定长度的数据分段，对于最后一个数据分段其长度可能小于固定长度，那么对最后一个数据分段进行填充使长度等于固定长度。本申请中固定长度和长度阈值相等，取值可根据实际需求而定，本申请不作限制。
S203、SPI控制器将数据分段写入到传输总线控制器的缓冲队列中。
其中，传输总线控制中设置有缓冲队列，缓冲队列为一个先进先出队列，SPI控制器将读取的数据分段写入到缓冲队列的队列头。
S204、传输总线控制器在缓冲队列读取数据分段。
其中，传输总线控制器周期性的从该缓冲队列的队列尾中读取一个数据分段，传输总线从缓冲队列中读取数据分段的频率和时钟频率有关。进一步的，SPI控制器的时钟频率大于或等于2倍的传输总线控制器的时钟频率，避免传输总线控制器在读取数据分段时发生等待现象，以提高数据传输的连续性。
S205、传输总线控制器将数据分段通过通信接口发送给外部设备。
其中，传输总线控制器将接收到的数据分段通过通信接口发送给外部设备，直到待传输的数据中所有数据分段传输完毕。例如：外部设备为显示屏时，传输总线控制器将数据分段写入到显示屏的随机存取存储器中，显示屏然后从该随机存储存储器中读取数据分段进行显示。
在一个或多个可能的实施例中，还包括：
内核设置待传输的数据的长度、所述SPI控制器的时钟频率、所述传输总线控制器的时钟频率、所述缓冲队列的长度和所述固定长度的取值。内核可以在寄存器中设置待传输的数据的长度、SPI控制器的时钟频率、传输总线控制器的时钟频率、缓冲队列的长度和固定长度的取值。
本申请实施例的方案在需要传输数据时，SPI控制器从存储有数据的SPI闪存中读取数据分段，然后将数据分段写入到传输总线控制器的缓冲队列中，再由传输总线控制器将缓冲队列中的数据分段通过通信接口发送给外部设备。本申请在数据传输过程中，不需要内核参与，可以减少对内核计算能力的消耗，同时在数据传输过程不会产生中断事件，因此具有较高的传输速度和传输连续性。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体或随机存储记忆体等。
以上所揭露的仅为本申请较佳实施例而已，当然不能以此来限定本申请之权利范围，因此依本申请权利要求所作的等同变化，仍属本申请所涵盖的范围。

Claims (8)

1.一种数据传输芯片，其特征在于，包括：
SPI控制器和传输总线控制器；
其中，所述SPI控制器，用于确定SPI闪存中待传输的数据的长度；在长度大于长度阈值时，依次从所述SPI闪存中读取固定长度的数据分段；将所述数据分段写入到传输总线控制器的缓冲队列中；
所述传输总线控制器，用于在所述缓冲队列读取所述数据分段；将所述数据分段通过通信接口发送给外部设备。
2.根据权利要求1所述的数据传输芯片，其特征在于，所述SPI控制器的时钟频率或等于2倍的所述传输总线控制器的时钟频率。
3.根据权利要求1或2所述的数据传输芯片，其特征在于，所述SPI控制器为QSPI控制器，所述传输总线控制器为8080总线控制器。
4.根据权利要求3所述的数据传输芯片，其特征在于，所述待传输的数据为图片数据，所述外部设备为显示屏。
5.一种电子设备，其特征在于，包括如权利要求1至4任意一项所述的数据传输芯片、SPI闪存和外部设备。
6.一种数据传输方法，其特征在于，包括：
SPI控制器确定SPI闪存中待传输的数据的长度；
在长度大于长度阈值时，所述SPI控制器依次从所述SPI闪存中读取固定长度的数据分段；
所述SPI控制器将所述数据分段写入到传输总线控制器的缓冲队列中；
所述传输总线控制器在所述缓冲队列读取所述数据分段；
所述传输总线控制器将所述数据分段通过通信接口发送给外部设备。
7.根据权利要求6所述的方法，其特征在于，所述SPI控制器确定SPI闪存中待传输的数据的长度之前，还包括：
内核设置待传输的数据的长度、所述SPI控制器的时钟频率、所述传输总线控制器的时钟频率、所述缓冲队列的长度和所述固定长度的取值。
8.根据权利要求6或7所述的方法，其特征在于，所述待传输的数据为图片数据，所述外部设备为显示屏；
其中，所述传输总线控制器将所述数据分段通过通信接口发送给外部设备，包括：
所述传输总线控制器将所述数据分段通过通信接口写入到所述外部设备的随机存取存储器中。
CN202111459870.1A 2021-12-02 2021-12-02 数据传输芯片、方法和电子设备 Active CN114415935B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111459870.1A CN114415935B (zh) 2021-12-02 2021-12-02 数据传输芯片、方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111459870.1A CN114415935B (zh) 2021-12-02 2021-12-02 数据传输芯片、方法和电子设备

Publications (2)

Publication Number Publication Date
CN114415935A true CN114415935A (zh) 2022-04-29
CN114415935B CN114415935B (zh) 2024-03-12

Family

ID=81264739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111459870.1A Active CN114415935B (zh) 2021-12-02 2021-12-02 数据传输芯片、方法和电子设备

Country Status (1)

Country Link
CN (1) CN114415935B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700196A (zh) * 2005-06-06 2005-11-23 北京中星微电子有限公司 通过直接存储器访问控制器传输数据的系统及方法
CN108595353A (zh) * 2018-04-09 2018-09-28 杭州迪普科技股份有限公司 一种基于PCIe总线的控制数据传输的方法及装置
CN109408447A (zh) * 2018-12-11 2019-03-01 北京地平线机器人技术研发有限公司 一种基于spi的数据传输方法、装置及电子设备
CN109783416A (zh) * 2019-01-03 2019-05-21 深圳市度申科技有限公司 Spi从设备和i2c从设备共用gpio的方法、电路和电子设备
CN110109853A (zh) * 2019-04-04 2019-08-09 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 数据采集和处理装置及方法
CN112272824A (zh) * 2020-01-13 2021-01-26 深圳市大疆创新科技有限公司 数据传输方法、装置、设备、mcu和存储介质
CN113238977A (zh) * 2021-07-12 2021-08-10 深之蓝(天津)水下智能科技有限公司 数据传输方法、装置、系统、电子设备及存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700196A (zh) * 2005-06-06 2005-11-23 北京中星微电子有限公司 通过直接存储器访问控制器传输数据的系统及方法
CN108595353A (zh) * 2018-04-09 2018-09-28 杭州迪普科技股份有限公司 一种基于PCIe总线的控制数据传输的方法及装置
CN109408447A (zh) * 2018-12-11 2019-03-01 北京地平线机器人技术研发有限公司 一种基于spi的数据传输方法、装置及电子设备
CN109783416A (zh) * 2019-01-03 2019-05-21 深圳市度申科技有限公司 Spi从设备和i2c从设备共用gpio的方法、电路和电子设备
CN110109853A (zh) * 2019-04-04 2019-08-09 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 数据采集和处理装置及方法
CN112272824A (zh) * 2020-01-13 2021-01-26 深圳市大疆创新科技有限公司 数据传输方法、装置、设备、mcu和存储介质
CN113238977A (zh) * 2021-07-12 2021-08-10 深之蓝(天津)水下智能科技有限公司 数据传输方法、装置、系统、电子设备及存储介质

Also Published As

Publication number Publication date
CN114415935B (zh) 2024-03-12

Similar Documents

Publication Publication Date Title
US10990322B2 (en) Memory buffer chip, memory system and method of controlling the memory buffer chip
CN108932108B (zh) 快闪存储器的命令排程及执行方法以及使用该方法的装置
WO2023134128A1 (zh) 一种视频压缩处理方法、装置及介质
CN102866971A (zh) 传输数据的装置、系统及方法
CN111651384A (zh) 寄存器的读写方法、芯片、子系统、寄存器组及终端
CN110858188A (zh) 具有分布式信箱结构的多处理器系统及其沟通方法
US20070079015A1 (en) Methods and arrangements to interface a data storage device
EP3200089A1 (en) Method, apparatus, communication equipment and storage media for determining link delay
CN114416610B (zh) Pwm信号生成方法、芯片和电子设备
WO2017206893A1 (zh) 界面刷新同步方法、装置、终端及存储介质
CN114513545A (zh) 请求处理方法、装置、设备及介质
JPH08314418A (ja) バースト・ダイレクトメモリアクセスを備えた表示制御装置を有するデータ処理システム
CN114415935B (zh) 数据传输芯片、方法和电子设备
CN110515749B (zh) 信息发送的队列调度的方法、装置、服务器和存储介质
US20140157043A1 (en) Memories utilizing hybrid error correcting code techniques
CN115237349A (zh) 数据读写控制方法、控制装置、计算机存储介质和电子设备
US9489916B2 (en) Processing method of an external-image device
US20190108814A1 (en) Method for improving system performance, device for improving system performance, and display apparatus
CN114302087A (zh) 一种mipi数据传输模式转换方法、装置及电子设备
EP2040410A1 (en) Data transmission method and system
US20220309009A1 (en) Methods of controlling power consumption, boards, electronic devices and storage media
WO2020156035A1 (zh) 弹幕处理方法、装置、电子设备及计算机可读存储介质、以及图像处理方法、装置、电子设备及计算机可读存储介质
US10168985B2 (en) Dynamic audio codec enumeration
US20090094420A1 (en) Data access method and memory using the same
TW202420800A (zh) 改善圖形性能的方法及其裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant