CN1144124C

CN1144124C - 程序执行方法及利用该方法的装置

Info

Publication number: CN1144124C
Application number: CNB971164290A
Authority: CN
Inventors: �״念��; 甲村康人; ��ϲ��; 三浦宏喜; ־; 松本健志
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1996-09-13
Filing date: 1997-09-12
Publication date: 2004-03-31
Anticipated expiration: 2017-09-12
Also published as: JPH1091441A; US6243806B1; SG54563A1; HK1009861A1; TW355770B; KR19980024622A; CN1177137A

Abstract

本发明公开一种程序执行方法及利用该方法的装置，其在寄存器组内的多个通用寄存器，对其分别一并设置标记，在应写入到通用寄存器内的数据为零的情况下，在写入该数据的同时使该寄存器的标记置位，以后，想要用条件转移指令来检查通用寄存器的数据是否为零时，不是读出数据进行运算，而是观看标记。

Description

程序执行方法及利用该方法的装置

技术领域

本发明涉及程序执行方法及装置，本发明尤其涉及利用以通用寄存器为主的数据存储装置的程序执行方法、以及利用该方法的程序执行装置。本发明可适用于例如流水线方式的微处理器。

背景技术

精简指令集计算机RISC(Reduced Instruction Set Computer)型单片微处理器，是能在各种用途中同时实现高处理性能、低功耗和小安装面积的器件。这种微处理器大都采用流水线方式作为内部数据处理方式。这种方式把处理分成多个阶段，分别以不同的阶段同时处理多条指令，这样可以提高处理速度。人们已认识到对打乱流水线处理流程的转移指令的处理进行考虑是微处理器设计上的重要项目之一。

图3表示现有一般微处理器的流水线处理的情况。在该图中，与各时钟相对应的处理是各不相同的阶段，在该例子中，经过5种阶段完成1个指令的处理。在这里对5种阶段分别用IF、ID、EX、MEM、WB表示，它们分别相当于指令取出、指令译码(和寄存器读出)、运算、存储器访问、对寄存器组所需数据的写回。

现假定指令1是转移指令，当被该指令参考的通用寄存器的数据为零时，产生转移。通用寄存器的数据是否为零，通常由E X阶段的运算来判断。因此，实际转移时，对转移目的地地址的指令存储器的取出是指令1的EX阶段(图中加有划线)结束的同时IF阶段(图中加有划线)开始的指令，即指令4。所以，根据该结构，转移延迟为2个周期。所谓转移延迟是指从处理转移指令的周期开始到实际开始处理转移目的地指令的周期为止，其中间包含的周期(这里是指令2、3的周期)数。该周期数越大，转移带来的损失越大，影响高速处理。

在“计算机体系结构设计、实现和评价的定量分析方法”(David A Patterson John L.Hennessy著、日经BP公司发行)的262-264页内，提出了减小上述转移延迟的技术。图4表示该文献中所论述的虚拟微处理器DLX的转移判定电路。在DLX中设置了在寄存器组2和运算部4之间判断寄存器的数据是否为零的零判定部6、以及根据该判定结果来判断有无转移的转移判定部8。转移的有无被传送到构成IF阶段的电路内，然后确定应取出的指令地址。

根据该结构，在ID阶段从寄存器中读出数据，由运算部4在EX阶段对该数据进行运算。在此之前和过去相同。但是，寄存器的数据是否为零的判断不是由运算部4进行，而是由零判定部6进行、零判定部6是这一判断的专用电路，判断在ID阶段完成。所以，可以不等EX阶段结束，而在ID阶段结束的同时就开始向转移目的地地址取出。图5表示在DLX中程序转移时的流水线处理的情况。当指令1的ID阶段(图中加有斜线)结束时，利用IF阶段(图中加有划线)开始的指令3开始对转移目的地地址进行处理，因此可使转移延迟减少一个周期。

DLX的转移延迟是1个周期，在通常的流水线方式的微处理器中，这是最小的数字。然而，即使转移延迟相同，在该电路结构中时钟频率能提高到多少，则是另外一个问题。即便使转移延迟减少1个周期，如果由于因此而产生的关键路径而不得不使频率降低10％，那么综合性能仍将下降。在DLX的情况下，如图4所示，把判定部6设置在ID阶段。该电路输入32位，为了判断其是否全部为零，当然要出现延迟问题。若要在ID阶段内完成零判断和转移判断，则不得不降低最高时钟频率。

发明内容

本发明是针对这一点而提出的，其目的在于提供一种不仅能使转移延迟达到最小，而且也能提高时钟频率上限的程序执行方法和装置。

为了达到上述目的，本发明采取以下技术方案：

一种涉及分支处理的流水线程序执行方法，包括：

在执行第一程序命令的执行阶段或存储器访问阶段，确定程序执行的计算结果或存储器访问中从存储器读出的数据是否具有属于规定值集合的一个值；

在执行第一程序命令的寄存器写阶段，在数据保持单元内存储计算结果或从存储器读出的数据，并对应于该数据保持单元设置一标志来指示存储在其中的执行阶段或存储器访问阶段所确定的数据是否具有属于规定值集合的一个值；及

在执行包含对数据保持单元的引用的后序的程序命令的命令解码阶段，通过检查对应于该数据保持单元的该标志执行一分支判断，来确定存储在数据保持单元中的数据具有属于规定值集合的一个值，而不估算存储在该数据保持单元中的数据，由此来提高分支判断的速度。

一种用于分支处理的流水线程序执行设备，包括：

多个数据保持单元和对应于该多个数据保持单元的多个标志；

计算部分，用于执行计算，并确定计算结果

存储器访问部分，用于从存储器读出数据，并确定从存储器读出的数据是否具有属于规定值集合的一个值；

寄存器写部分，用于在数据保持单元内存储计算结果或从存储器读出的数据，并对应于该数据保持单元设置一标志来指示存储在其中的执行阶段或存储器访问阶段所确定的数据是否具有属于规定值集合的一个值；及

指令解码器，用于解码一程序指令，该指令解码部分确定包含对数据保持单元的引用的程序指令是否涉及一分支判断，通过检查对应于该数据保持单元的该标志，来确定存储在数据保持单元中的数据具有属于规定值集合的一个值，而不估算存储在该数据保持单元中的数据。

一种程序执行方法，其特征在于：

当把数据存储到执行程序时所用的数据存储装置内时，该数据是否是规定值也一并记录在内；

在判断存储在该数据存储装置内的数据是否是上述规定值所需的场合，参考上述记录内容以代替该数据存储装置。

所述的程序执行方法，其特征在于上述规定值为零。

所述的程序执行方法，其特征在于，上述判断所需的场合就是判断有无程序转移的场合。

所述的程序执行方法，其特征在于，上述规定值为零，上述判断所需的场合是判断有无程序转移的场合。

一种程序执行装置，在执行程序时利用数据存储装置，其特征在于：

存储在该数据存储装置内的数据是规定值时，对该数据存储装置按照一一对应的关系设置表示这种意旨的标记。

一种程序执行装置，参考存储在数据存储器内的数据，判断有无程序转移，其特征在于：

对上述数据存储装置按照一一对应的关系设置当判断转移时应当参考的标记。

一种程序执行装置，其特征在于包括：

适当存储对执行程序所需的数据的程序存储装置、

按照与其数据存储装置一一对应的关系而设置的标记、

对存储在数据存储装置中的数据进行运算的运算装置、

判断已得到运算结果的数据是否是规定值的判断装置、

把已得到运算结果的数据写回到上述数据存储装置内的写入装置，以及

根据写回的数据是否是规定值来变更上述标记状态的标记变更装置。

所述的程序执行装置，其特征在于：

上述标记是当存储在上述数据存储装置内的数据为零时表示此意旨的零标记。

所述的程序执行装置，其特征在于：

上述标记是当存储在上述数据存储装置内的数据为零时，表示此意旨的零标记。

所述的程序执行装置，其特征在于：

上述数据存储装置是在该程序执行装置执行程序时所用的通用寄存器。

所述的程序执行装置，其特征在于：

本发明具有积极的效果

本发明的程序执行方法是：在数据存储装置中存储数据时，该数值是否是规定值也一并记录在内。以后，若需要判断存储在该数据存储装置中的数据是否规定值，则可参考上述记录内容以代替数据存储装置。这里，所谓“规定值”是指根据用途视具体情况而具体规定的值。例如也可以是复数值“-1和1”或“非负整数”。

如上所述，为判断存储在数据存储器内的数据内容而产生的延迟已成为一个问题。为了解决这一问题，把数据是否是规定值这一情况和数据一起记录在例如寄存器中。在判断数据是否是规定值时，不是对数据存储装置内的数一个个地进行运算，而是参考记录的内容。采用这种方式可以缩短判断所需的时间。因此，能减小转移延迟，同时容易提高时钟频率。

另一方面，本发明的程序执行装置，当存储在数据存储装置内的数据为规定值时，表示这种意思的标记按照一一对应的关系设置在该数据存储装置内。在该标记是所谓零标记的情况下，可用于多个转移判断。数据存储装置，例如可以是通用寄存器。若采用这种结构，则只要确认一下标记即可判断出存储在数据存储装置内的数据是否是规定值。因此能提高处理性能。

在现有的微处理器中具有所谓条件码方式的微处理器，这种微处理器具有反映运算结果的零标记等多种标记。但是该标记仅反映即将运算的结果，并非与寄存器一一对应。因此，例如，刚刚进行数据写入的寄存器，其数据是否为零，若不再次对该寄存器数据进行运算就不能判定。所以，使高速处理受到限制。

本发明的程序执行装置的某种方式包括：

数据存储装置、

对其按一一对应关系设置的标记、

对存储在数据存储装置中的数据进行运算的运算装置、

判断已获得了运算结果的数据是否是规定值的判定装置、

把已获得了运算结果的数据再写回到上述数据存储装置内的写入装置、以及根据写回的数据是否是规定值来变更上述标记状态的标记变更装置。

在该结构中由运算装置来对存储在数据存储装置中的数据进行运算。由判定装置来判断已获得了运算结果的数据是否是规定值。另一方面，由写入装置根据需要把已获得了运算结果的数据写回到数据存储装置内。由标记变更装置根据被写回的数据是否是规定值来变更上述标记状态。因此，若看一下与该数据存储装置有关的标记即可知道某数据存储装置的数据是否是规定值。如条件码方式那样，不需要等待对寄存器数据的运算，例如可以减小转移延迟。

再者，这种结构，从决定是否变更标记起到将其写回为止的路径并不是关键的，所以，判定装置不需要那么高的速度。也就是说，不出现象在现有技术中所说明的DLX的零判定部那样的关键路径，可以提高时钟频率。

以下参照附图，详细说明本发明的实施例。

附图的简要说明

图1是涉及实施方式的程序执行装置微处理器的内部结构图。

图2是表示实施方式的寄存器组26的结构的图。

图3是表示现有的一般微处理器的流水线处理情况的图。

图4是表示虚拟的微处理器DLX的转移判定电路的图。

图5是表示在DLX中程序转移时的流水线处理情况的图。

发明的具体实施方式

现参照有关附图来说明本发明的优良实施方式。

[1]装置的整体结构和动作

图1是涉及实施方式的程序执行装置微处理器的内部结构图。该微处理器是32位的，采用按5种阶段IF、ID、EX、MEM、WB来处理数据的流水线方式。电路的各部分与这5个阶段中的某一个阶段有关。

1.IF阶段的有关电路

指令取出部10对指令存储器12提供取出用的地址，同时对其读出进行控制。第1加法部16为了计算出下面的取出地址，对现有取出地址加上指令字节长4。第2加法部18对存储在上述的程序计数器14内的地址加上转移时的位移地址60。位移地址60从下述的指令译码部22中取得。地址选择器20在无转移时选择第1加法部16的输出；在有转移时选择第2加法部18的输出。有无转移如下所述由转移判定部24进行判断。由地址选择器20选择的地址被送入指令取出部10内，用作下一个取出地址。

2.ID阶段的有关电路

指令译码部22对从指令存储器12中读出的指令进行译码。程序计数器14保存正在译码的指令的地址。译码的结果为了表示转移目的地地址而把位移地址60送入到上述第2加法部18内。把应访问的寄存器号64等从指令译码部22送入到寄存器组26内。指令译码部22把表示译码的指令是否是转移指令的识别信号62输出到转移判定部24内。

寄存器组26包括本微处理器进行作业所用的多个通用寄存器。图2是表示寄存器组26结构的图，其中，除了具有通常的32位通用寄存器R0、R1、R2……等外，还具有按照一一对应的关系与这些通用寄存器并列设置的1位的标记。在本实施方式中，当从通用寄存器中读出数据时，也读出相应的标记，如下所述，各标记仅在相应的通用寄存器的数据为零时才被置位。

在从寄存器组26中读出的数据66中，与标记有关的1位被送入转移判定部24内，其余的32位被送入运算部30和存储器访问控制部40内。转移判定部24对由地址选择器20所进行的地址选择进行控制。具体来说，转移判定部24在上述识别信号62表示是转移指令，而且上述标记处于应由该转移指令来进行转移的状态时，向地址选择器20发出指示使其选择第2加法部18的输出。也就是说，某种转移指令在标记被置位时发出转移指示，另一方面，也有一种转移指令与此相反，在标记被复位时发出转移指示。

3.EX阶段的有关电路

运算部30根据从寄存器组26送出的数据66来进行规定的运算。与此并行，由寄存器零判定部32来判断运算结果、通用寄存器的数据是否为零。寄存器零判定部32是32输入“或非”(NOR)电路或实现与其同等逻辑的电路。运算结果和寄存器零判定部32的判定结果作为32位数据被存储到运算结果寄存器34内。运算结果寄存器34的输出被输送到寄存器写入部50内。

寄存器零判定部32的判定结果相当于条件码方式的零标记。本实施方式的特征在于该判定结果最后写回到实际上数据变为零的通用寄存器的标记内。

4.MEM阶段的有关电路

数据存储器44被用作工作区。对该存储器的访问由存储器访问控制部40控制。应当存储在数据存储器44内的数据68从寄存器26传送到存储器访问控制部40内。并且，从运算部30送出存储器地址70。

由存储器零判定部42判断从数据存储器44读出的数据是否为零。这是为了在该数据被装入到通用寄存器的情况下正确地更新标记。被读出的数据和存储器零判定部42的判定结果作为33位数据被送入寄存器写入部50内。

5.WB阶段

寄存器写入部50把必要的数据写回到通用寄存器内。根据这时的处理内容，选择运算结果寄存器34的输出，来自数据存储器44的输出中的某一个，将其写回到通用寄存器内。同时，该通用寄存器的标记也被更新。

[2]与标记有关的动作

现在说明与本实施方式特有的标记有关的动作。

1.标记的准备

当在通用寄存器之间进行运算时，其运算的结果，若通用寄存器的数据为零，则与其一并设置在该寄存器内的标记被置位。例如，假定

SUB R0，R1，R2是「从通用寄存器R0的数据中减去R1的数据，结果存储到R2内」的指令，假定运算的结果为零。在现有的条件代码方式的微处理器中，虽然在该运算结束时零标记被置位，但是，之后若执行更新零标记的类型的指令，则不会留下表示通用寄存器R2的数据为零这一事实的痕迹。在本实施方式的情况下，由寄存器零判定部32来判定应存储在通用寄存器R2内的数据是零。数据“0”和判定结果的合计33位从寄存器写入部50传送到寄存器组26内，分别被存储到通用寄存器R2的32位数据存储部分和标记内。

另一方面，在存储器和通用寄存器之间的数据传送时，标记的生成路径不同。例如，假定

LD R0，(R1)

是「把存储器的R1地址的数据装入通用寄存器R0内」的指令。当执行该指令时由存储器访问控制部40来读出数据存储器44的R1地址的32位数据。由存储器零判定部42来判断已读出的数据是否为零，将其送入寄存器读出部50内。数据和判定结果从寄存器写入部50送入到寄存器组26内，分别写入到通用寄存器R0的32位数据存储部分及其标记内。

2.标记的参考

下面考虑分析实际使用条件转移指令来参考通用寄存器R2的数据的情况。当

JPZ R2，(R3)

是「通用寄存器R2的数据若为零，则转移到存储器的R3地址」指令时，按照现有的一般方法，实际上必须在读出通用寄存器R2的数据后进行使其与零比较的运算。按照本实施方式，由于通用寄存器R2的数据与其标记同时被读出，在ID阶段很早就可以判断出有无转移。这时不需要像图4的DLX零判定部6那样的电路，结果，可以采用高的时钟频率。

再者，在第1项中，与从存储器中读出的数据有关的标记是另外处理的，一旦作为某通用寄存器的标记被写入，那么以后就和该通用寄存器的数据形成一个整体，已不再需要了解出处是存储器。

以上是本实施方式的内容。对本实施方式可以考虑以下变形技术。

(1)在本实施方式中，新设置的标记表示通用寄存器的数据的“零/非零”当然也可考虑其他例子。例如，也可以表示数据可否用16位描述，或者是否大于某特定值A等。

(2)数据的提前是这样一种技术，即通过在流水线阶段之间设置旁路，把某指令的规定阶段的结果提前用在其他指令的规定阶段。在本实施方式中未谈到提前，不过，当然可以采用这种提前技术。例如，通过在图1的A阶段一R阶段的寄存器组26的输出侧设置旁路，即可在A阶段确定本来应在W阶段确定的标记，在紧后边的指令的R阶段即可参考该标记。因此，要向某通用寄存器内写入数据的指令，以及若该通用寄存器的数据是规定值，则进行转移的转移指令，这两个指令即使相连时，也能无停顿(等待时钟)地执行转移指令。

Claims

1.一种涉及分支处理的流水线程序执行方法，包括：

2、如权利要求1所述的涉及分支处理的流水线程序执行方法，包括：

(a)在执行第一程序指令过程中，在数据保持单元存储数据并设置对应于该数据保持单元的标志来指示存储其中的数据是否具有属于规定值集合的一个值；

(b)在执行包含对数据保持单元的引用的后序的程序命令阶段，检查对应于该数据保持单元的该标志，来确定存储在数据保持单元中的数据具有属于规定值集合的一个值，而不估算存储在该数据保持单元中的数据。

3、如权利要求2所述的方法，其中每个程序指令的流水线程序执行包括取指令阶段、指令解码阶段、执行阶段、存储器访问阶段及寄存器写阶段，

其中步骤(a)包括：

在第一程序指令的执行阶段或存储器访问阶段，确定执行阶段的计算结果或存储器访问阶段从存储器读出的数据是否具有属于规定值集合的一个值；

在第一程序指令的寄存器写阶段，在数据保持单元内存储计算结果或从存储器读出的数据，并对应于该数据保持单元设置一标志来指示存储在其中的执行阶段或存储器访问阶段所确定的数据是否具有属于规定值集合的一个值；

其中在后序程序指令的指令解码阶段，执行步骤(b)用于分支判断，由此提高分支判断的速度。

4、如权利要求2所述的方法，其中上述规定值集合包括零。

5、如权利要求2所述的方法，其中上述数据保持单元是通用寄存器。

6、一种用于分支处理的流水线程序执行设备，包括：

计算部分，用于执行计算，并确定计算结果；

7、如权利要求6所述的流水线程序执行设备，其中上述规定值集合包括零。

8、如权利要求6所述的流水线程序执行设备，其中上述数据保持单元是通用寄存器。