CN114401798A - 具有止动结构的cmut换能器及cmut换能器形成方法 - Google Patents
具有止动结构的cmut换能器及cmut换能器形成方法 Download PDFInfo
- Publication number
- CN114401798A CN114401798A CN202080058500.4A CN202080058500A CN114401798A CN 114401798 A CN114401798 A CN 114401798A CN 202080058500 A CN202080058500 A CN 202080058500A CN 114401798 A CN114401798 A CN 114401798A
- Authority
- CN
- China
- Prior art keywords
- cavity
- dielectric layer
- substrate
- transducer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 239000004065 semiconductor Substances 0.000 claims abstract description 77
- 239000003989 dielectric material Substances 0.000 claims abstract description 9
- 239000012528 membrane Substances 0.000 claims description 62
- 238000005530 etching Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000006073 displacement reaction Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000000463 material Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 238000002604 ultrasonography Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000012285 ultrasound imaging Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
- B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
- B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
- B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
- B06B1/0292—Electrostatic transducers, e.g. electret-type
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
- B81B3/001—Structures having a reduced contact area, e.g. with bumps or with a textured surface
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/00158—Diaphragms, membranes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0271—Resonators; ultrasonic resonators
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/01—Suspended structures, i.e. structures allowing a movement
- B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0315—Cavities
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/04—Electrodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0176—Chemical vapour Deposition
- B81C2201/0178—Oxidation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
- G01N29/22—Details, e.g. general constructional or apparatus details
- G01N29/24—Probes
- G01N29/2406—Electrostatic or capacitive probes, e.g. electret or cMUT-probes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Transducers For Ultrasonic Waves (AREA)
- Pressure Sensors (AREA)
Abstract
本公开涉及一种CMUT换能器(200)，包括：‑导电或半导体衬底(201)，其涂覆有一个或多个介电层(203、213)的叠层；‑在所述叠层中形成的空腔(205、215)；‑悬挂在空腔上方的导电或半导体膜(221)；‑在空腔的底部处，与衬底的上表面接触的导电区域(209)，所述导电区域在衬底的上表面的一部分上被中断；以及‑在空腔中，由介电材料制成的止动结构(207)，其位于导电区域(209)的中断的区域上或上方。
Description
技术领域
本公开总体上涉及超声换能器的领域，并且更具体地，涉及电容式微机械超声换能器(也称为CMUT换能器)的领域。
背景技术
常规地，CMUT换能器包括悬挂在空腔上方的柔性膜、位于空腔与膜相对的一侧的第一电极(称为下电极)和位于空腔与第一电极相对的一侧并刚性附接到柔性膜的第二电极(称为上电极)。当在换能器的下电极和上电极之间施加适当的激励电压时，柔性膜在下电极和上电极之间施加的静电力的作用下开始振动，并发射超声波。相反，当换能器接收到给定频率范围内的声波时，柔性膜振动，这导致在电极之间电容变化的影响下(当在下电极和上电极之间施加DC偏压时)，换能器的下电极和上电极之间出现交流电压。
CMUT换能器常规地耦合到电子控制电路，该电子控制电路被配置为在传输阶段期间，在换能器电极之间施加激励电压，以致使换能器传输超声波，并且在接收阶段期间，读取在接收到的超声波的作用下换能器的下电极和上电极之间生成的电压。
期望具有CMUT换能器结构和制造这种结构的方法，克服已知CMUT换能器结构和制造方法的全部或部分缺点。
发明内容
为了实现这一点，实施例提供了一种CMUT换能器，包括：
-导电或半导体衬底，其涂覆有一个或多个介电层的叠层；
-在所述叠层中形成的空腔；
-悬挂在空腔上方的导电或半导体膜；
-在空腔的底部处，与衬底的上表面接触的导电区域，所述导电区域在衬底的上表面的一部分上被中断；以及
-在空腔中，由介电材料制成的止动结构，其位于导电区域的中断区域上或上方。
根据实施例，止动结构的高度大于导电区域的高度，以防止在膜塌陷的情况下膜与导电区域之间的任何接触。
根据实施例，止动结构的高度小于空腔的高度，以允许膜朝空腔底部的竖直位移。
根据实施例，止动结构被固定到(affix)衬底的上表面。
根据实施例，止动结构被固定到膜的下表面。
根据实施例，导电区域通过其后表面在其整个表面上与衬底接触。
根据实施例，介电层在空腔的底部处涂覆衬底的上表面，导电区域在所述介电层的上表面上以及在穿过所述介电层并出现在衬底的上表面上的开口中延伸。
根据实施例，导电区域由掺杂的多晶硅制成。
根据实施例，衬底由硅制成。
根据实施例，膜由硅制成。
另一个实施例提供了一种制造上面定义的CMUT换能器的方法，包括以下步骤：
a)在衬底的上表面形成第一介电层；
b)将第一介电层向下蚀刻到衬底的上表面，以形成换能器的空腔的下部，同时将形成换能器的止动结构的第一介电层的一部分保持在空腔的中心部分中；
c)在空腔的底部处沉积其厚度小于第一介电层的厚度的导电层，以形成换能器的导电区域；
d)在布置在临时支撑件上的半导体层的表面上形成第二介电层；
e)将第二介电层向下蚀刻到半导体层的表面，以形成空腔的上部；
f)通过将第一介电层与衬底相对的表面接合到第二介电层与半导体层相对的表面上来装配临时支撑件和衬底；并且
e)移除临时支撑件，同时将形成换能器的膜的半导体层保持在空腔上方。
根据实施例，方法包括以下步骤：
a)在衬底的上表面上形成第一介电层；
b)将第一介电层向下蚀刻至衬底的上表面以形成空腔的下部；
c)在空腔的底部处沉积其厚度大于第一介电层的厚度的导电层，以形成换能器的导电区域；
d)在布置在临时支撑件上的半导体层的表面上形成第二介电层；
e)将第二介电层向下蚀刻到半导体层的表面以形成空腔的上部，同时将形成换能器的止动结构的第二介电层的一部分保持在空腔的中心部分中；
f)通过将第一介电层与衬底相对的表面接合到第二介电层与半导体层相对的表面上来装配临时支撑件和衬底；并且
e)移除临时支撑件，同时将形成了换能器的膜的半导体层保持在空腔上方。
另一个实施例提供了一种制造上面定义的CMUT换能器的方法，包括以下步骤：
a)形成在衬底的上表面的顶部上并与衬底的上表面接触的导电区域；
b)在布置在临时支撑件上的半导体层的表面上形成介电层；
c)蚀刻介电层的厚度的一部分以形成第一空腔；
d)将第一介电层向下蚀刻到衬底的上表面以形成第二空腔，同时将在步骤c)中部分蚀刻的第一介电层的一部分保持在第二空腔的中心部分中；
e)通过将介电层与半导体层相对的表面接合到衬底的上表面上来装配临时支撑件与衬底；并且
f)移除临时支撑件，同时将形成换能器的膜的半导体层保持在空腔上方。
另一个实施例提供了一种制造上面定义的CMUT换能器的方法，包括以下步骤：
a)在衬底的上表面上形成介电层；
b)蚀刻介电层的厚度的一部分以形成换能器的空腔；
c)在空腔的底部形成穿过介电层并出现在衬底上表面上的开口；
d)将导电区域沉积在空腔中在介电层的上表面的顶部上并与介电层的上表面接触、以及沉积在开口中；
e)在空腔中形成在介电层的上表面的顶部上并与介电层的上表面接触的止动结构，使得该结构的厚度大于导电区域的厚度且小于空腔的深度；
f)提供布置在临时支撑件上的半导体层；
g)通过将半导体层与临时支撑件相对的表面接合到介电层与衬底相对的表面上来装配临时支撑件和衬底；并且
h)移除临时支撑件，同时将形成换能器的膜的半导体层保持在空腔上方。
另一个实施例提供了一种制造上面定义的CMUT换能器的方法，包括以下步骤：
a)在衬底的上表面上形成介电层；
b)局部蚀刻介电层的厚度的一部分以形成换能器的空腔；
c)在空腔的底部处形成穿过介电层并出现在衬底的上表面上的开口；
d)将导电区域沉积在空腔中在介电层的上表面的顶部上并与介电层的上表面接触、以及沉积在开口中；
e)提供布置在临时支撑件上的半导体层；
f)在半导体层与临时支撑件相对的表面上形成止动结构，使得该止动结构的厚度大于导电区域的厚度且小于空腔的深度；
g)通过将半导体层与临时支撑件相对的表面接合到介电层与衬底相对的表面上来装配临时支撑件和衬底；并且
h)移除临时支撑件，同时将形成换能器的膜的半导体层保持在空腔上方。
附图说明
上述特征和优点以及其他将在以下借由图示而不限于参考附图给出的具体实施例的描述中进行详细描述，其中：
图1是示意性地示出CMUT换能器的示例的横截面图；
图2A、图2B、图2C、图2D、图2E和图2F是示出了根据实施例的制造CMUT换能器的方法的示例的步骤的横截面图或俯视图；
图3A、图3B、图3C、图3D和图3E是示出了根据实施例的制造CMUT换能器的方法的另一个示例的步骤的横截面图；
图4A、图4B、图4C、图4D、图4E和图4F是示出了根据实施例的制造CMUT换能器的方法的另一个示例的步骤的横截面图；
图5A、图5B、图5C、图5D和图5E是示出了根据实施例的制造CMUT换能器的方法的另一个示例的步骤的横截面图；并且
图6是示出了图5A至图5E的方法的变型的横截面图。
具体实施方式
相似的特征在各个附图中通过相似的附图标记来指定。特别地，在各个实施例当中共同的结构和/或功能特征可以具有相同的附图标记并且可以布置相同的结构、尺寸和材料特性。
为了清楚起见，仅详细示出和描述了对理解本文描述的实施例有用的步骤和元件。特别地，所描述的换能器的各种可能应用没有详细描述，所描述的实施例与超声换能器的通常应用兼容，特别是在超声成像设备中。此外，没有详细描述用于控制所描述的换能器的电路，所描述的实施例与所有或大多数已知的CMUT换能器控制电路兼容。
除非另有说明，否则当提及连接在一起的两个元件时，这表示直接连接，除了导体之外没有任何中间元件，并且当提及耦合在一起的两个元件时，这表示这两个元件可以连接或者它们可以经由一个或多个其他元件耦合。
在以下公开中，除非另有说明，否则当提及绝对位置限定词时，诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等，或相对位置限定词，诸如术语“上方”、“下方”、“更高”、“更低”等，或取向限定词，诸如“水平”、“竖直”等，参考图中所示出的取向。
除非另有指定，否则表述“约”、“大致”、“基本上”和“大约”表示在10％以内，并且优选地在5％以内。
图1是示意性地示出CMUT换能器100的示例的横截面图。
换能器100包括掺杂半导体层101，例如，由硅制成，限定了换能器的下电极E1。
半导体层101在其上表面侧上涂覆有由介电材料例如氧化硅制成的刚性支撑层103。在该示例中，层103通过其下表面与半导体层101的上表面接触。
换能器100还包括形成在层103中的空腔105。空腔105从层103的上表面朝向其下表面竖直延伸。在所示出的示例中，空腔105是非贯穿的，也就是说，它不会出现在层103的下表面侧。换句话说，层103的厚度的下部在空腔105的底部处涂覆电极101的上表面。
换能器100还包括悬挂在空腔105上方的柔性膜107。在该示例中，膜107由例如硅的半导体材料制成。膜107延伸超过空腔10并在空腔105的外围处通过其下表面接合到介电层103的上表面。作为示例，膜107的下表面在空腔105的外围处与介电层103的上表面直接接触。
换能器100还包括在膜107上方的导电层109，例如金属层，其限定了换能器的上电极E2。例如，导电层109基本上在膜107的整个上表面上延伸。在所示出的示例中，导电层109通过其下表面与膜107的上表面接触。
换能器100可以耦合到连接到其下电极E1和上电极E2的电子控制电路CTRL(未详细描述)，其被配置为：在传输阶段期间，在电极E1和E2之间施加激励电压，并且在接收阶段期间，读取电极E1和E2之间的电压。作为示例，控制电路可以被配置为在传输和/或接收阶段期间，在电极E1和E2之间施加DC偏置电压。在传输阶段期间，控制电路进一步在电极E1和E2之间施加叠加到DC偏置电压的AC激励电压，以引起膜107的振动，从而导致超声波的传输。在接收阶段期间，在接收到的声波的作用下，在电极E1和E2之间出现了叠加到DC偏置电压的AC电压。AC电压由控制电路读取。
当施加在换能器的电极E1和E2之间的电压在绝对值上超过称为“塌陷电压(collapse voltage)”或“吸合电压(pull-in voltage)”的给定阈值时，柔性膜107能够通过其下表面在空腔105的中心区域(以俯视图)中与空腔105的底部接触。在膜的这个位置(被称为塌陷)中，位于空腔105的底部处的介电层103的部分使能避免换能器的电极E1和E2之间(经由半导体膜107)的短路。
图1的结构的限制在于，在膜107的塌陷位置中，在介电层103与膜107在空腔105的底部处接触的部分中生成强电场，例如高于2MV/cm。这可能导致在空腔105的底部处在介电层103中注入电荷。电荷可以引起驱动换能器所需的偏置电压的改变。在某些条件下，该电场可能导致在空腔105的底部处的介电层103击穿。
图1的结构的另一个限制是由于半导体膜107和导电层109不仅在空腔105上方延伸，而且在空腔105的外围上方延伸。这导致在空腔105的外围处的电极E1和E2之间产生不希望的寄生电容耦合。这可能导致借由换能器执行的测量的质量下降。
图2A至图2F是示意性地示出根据实施例的制造CMUT换能器200的方法的示例的步骤的横截面图或俯视图。
图2A是示出了在导电或半导体衬底201的上表面侧上形成介电层203的步骤、随后是在介电层203的上表面侧上形成空腔205的步骤结束时获得的结构的横截面图。
衬底201例如由硅制成。衬底101优选地是重掺杂的，例如，掺杂水平在1013至1018原子/cm3的范围内，例如大约1016原子/cm3。
层203可以通过氧化衬底201的上部来形成，例如，根据干热氧化方法。作为变型，层203可以通过在衬底201的上表面上沉积介电材料来形成。层203例如由氧化硅制成。介电层203的厚度例如在从10nm到5μm的范围内，例如大约500nm。
空腔205可以通过从介电层203的上表面进行局部蚀刻来形成，例如通过等离子体蚀刻。在该示例中，空腔205是贯穿的，也就是说，它跨介电层203的整个厚度竖直延伸并且出现在衬底201的上表面上。空腔105的横向尺寸例如在从5到500μm的范围内。
在该示例中，层203至少在空腔205的中心区域207中保持完整。换句话说，空腔205在区域207的水平处被中断。在所示出的示例中，区域207形成位于空腔205的中心部分的垫。垫207例如在俯视图中具有圆形形状。在俯视图中，空腔205可以具有环绕垫207的环(例如圆环)的形状。作为示例，在俯视图中，垫207和空腔205是同心的。
图2B是示出了在空腔205的底部处形成与衬底201的上表面接触的导电区域209的后续步骤结束时获得的结构的横截面图。图2C是图2B的结构的俯视图。
在该示例中，导电区域209在俯视图中在暴露于空腔205的底部处的衬底部分201的上表面的大部分的顶部上延伸并与其接触。在所示出的示例中，然而，导电区域209不与介电层203的侧面接触。换句话说，在俯视图中，暴露在空腔205的底部处的衬底部分201的非零宽度的条带211a将导电区域209与空腔205的侧壁分离，并且暴露在空腔205的底部处的衬底部分201的非零宽度的条带211b将导电层209与介电区域207的侧面分离。防护条带211a和211b的宽度(图2B的取向上的水平尺寸)例如在从0.5到5μm的范围内，例如大约2μm。
导电区域209的厚度(在图2B的取向上的竖直尺寸)小于介电层203的厚度。作为示例，导电层209的厚度比介电层203的厚度小10到200nm，例如大致100nm。导电层209的厚度例如在从10nm到4.99μm的范围内，例如大约400nm。
为了形成导电区域209，区域209的导电材料的连续层可以首先沉积在图2A的结构的整个上表面上，即不仅在空腔205的底部，还在空腔205的外围处的介电层203的上表面上，以及介电区域207的上表面上。然后可以局部去除该层，例如，通过光刻和蚀刻，以仅将导电区域209保留在空腔205的底部处。然后可以提供附加的化学机械抛光(CMP)步骤以适当地清洁空腔的外围处的介电层203的上表面。
区域209例如由掺杂的多晶硅制成，或者由可以处理以下工艺步骤的温度的任何其他导电金属或导电材料制成。
图2D是示出了在绝缘体上半导体(SOI)型叠层的上表面侧上形成介电层213的步骤、随后是在介电层213的上表面侧上形成空腔215的步骤结束时获得的结构的横截面图。
在该示例中，初始叠层包括支撑衬底217、布置在衬底217的上表面的顶部上并与衬底217的上表面接触的介电层219、以及布置在介电层219的上表面的顶部上并与介电层219的上表面接触的半导体层221。衬底217例如由例如硅的半导体材料制成。介电层219例如由氧化硅制成。作为示例，介电层219连续地并遍及衬底217的整个上表面跨基本均匀的厚度延伸。半导体层221例如由单晶硅制成。作为示例，半导体层221连续地并遍及介电层219的整个上表面跨均匀的厚度延伸。
介电层213可以通过对半导体层221的上部氧化来形成，例如，根据干热氧化方法。作为变型，层213可以通过在半导体层221的上表面上沉积介电材料来形成。介电层213例如由与图2B的结构的介电层203相同的材料制成，例如，氧化硅。
在本实施例中，介电层213的厚度小于介电层203的厚度，例如比介电层203的厚度小至少两倍，并且优选至少小四倍。介电层213的厚度为例如在10nm到5μm的范围内，例如大约250nm。
空腔215可以通过从介电层213的上表面进行局部蚀刻来形成，例如通过等离子体蚀刻。在该示例中，空腔215是贯穿的，也就是说，它跨介电层213的整个厚度竖直延伸并且出现在半导体层221的上表面上。
在俯视图中，空腔215的形状与图2A的结构的空腔205的形状相同或相似，不同之处在于，在图2D的结构中，从空腔215的整个表面去除介电层213，包括空腔215的、(在俯视图中)对应于图2A的结构的介电区域207的区域。也就是说，空腔215在俯视图中对应于图2A结构的介电区域207的区域中未被中断。
图2E是示出了在将图2D的结构转移到图2B的结构上的步骤之后获得的结构的横截面图。
在转移期间，两个结构相对于彼此对准，使得图2D的结构的空腔215与图2B的结构的空腔205相对放置。作为示例，在竖直投影中，空腔215的外轮廓与空腔205的外轮廓基本一致。
在图2E中，图2D的结构已经相对于图2D的取向翻转。然而，图2B的结构的取向没有改变。
图2D的结构通过将介电层213与半导体层221相对的表面(即，其在图2E的取向上的下表面)直接接合或分子键合到介电层203与衬底201相对的表面(即其在图2E的取向上的上表面)而固定到图2B的结构。
为了提高接合的质量，可以提供在相对较高温度下的结构退火，例如在从700℃到1100℃的温度范围内。在这种情况下，将有利地选择导电区域209的材料以能够承受这样的退火而不会退化。多晶硅特别适合这种退火。然而，根据设想的退火温度，可以使用其他导电材料，例如钨或钼。作为变型，可以例如在低于450℃的温度下实施低温接合，在这种情况下可以使用其他金属来形成导电区域209。
图2F是示出了在去除衬底217和介电层219的步骤之后获得的换能器200的结构的横截面图。
在该步骤结束时，只有半导体层221保持在空腔215和205上方，形成了换能器200的柔性膜。膜221通过其外围悬挂到界定空腔205-215的侧壁，空腔205-215由介电层213和203的未蚀刻外围部分形成。半导体膜221的厚度例如在从10nm到10μm的范围内。
膜朝向空腔底部的最大竖直位移幅度由介电层213的厚度确定，其限定了空腔215的深度。
衬底201和导电区域209形成换能器200的下电极E1。半导体膜221形成换能器200的上电极E2。半导体膜221可以是掺杂的或未掺杂的。例如，半导体膜221具有从未掺杂到1018原子/cm3范围内的掺杂水平。为了增加电导率，换能器的上电极E2还可以包括布置在膜221的上表面的顶部上并与膜221的上表面接触的金属层(未示出)，例如，如图1的示例中描述的。
介电区域207形成机械止动件，其防止膜221在膜的塌陷位置与下电极E1接触。
图2F的换能器200的优点在于，在膜221的塌陷位置中，即，当膜221紧靠介电垫207时，在电场最强的位置处，即与导电区域209的上表面相对的位置处，没有介电区域在上电极E2和下电极E1之间形成界面。这使能显着减少或者甚至抑制在关于图1描述的类型的结构中观察到的电荷注入现象。在介电垫207的水平处，由于介电层203的厚度相对较大，因此电场相对较低。此外，将衬底201与膜221分离的外围介电壁的相对较大的厚度(介电层203和213的厚度之和)使能减少在结构外围处的电极E1和E2之间的寄生电容耦合。
图3A至图3E是示出了根据实施例的制造CMUT换能器300的方法的另一个示例的步骤的横截面图。
图3A示出了在衬底301的上表面侧上形成介电层303的步骤、随后是在介电层303的上表面侧上形成空腔305的步骤结束时获得的结构。
衬底301例如与图2A的衬底201相同或相似。
与先前描述的内容相似，层303可以通过对衬底301的上部的氧化、或通过在衬底301的上表面上沉积介电材料来形成。介电层303例如由氧化硅制成。层303的厚度例如在从10nm到5μm的范围内，例如大约250nm。
空腔305可以通过从介电层303的上表面进行局部蚀刻来形成，例如通过等离子体蚀刻。在该示例中，空腔305是贯穿的，即，它跨介电层303的整个厚度竖直延伸并出现到衬底301的上表面上。在俯视图中，空腔305的图案例如与图2D的结构的空腔215的结构相同或相似。
图3B示出了在空腔305中形成与衬底301的上表面接触的导电区域309的后续步骤结束时获得的结构。
导电区域309与图2B和图2C的结构的导电区域209相同或相似。特别地，在所示出的示例中，导电区域309在空腔305的中心区域中被中断。此外，在该示例中，在横向上，导电区域309没有一直延伸到介电层303的侧面。
与图2B和图2C的导电区域209相似，导电区域309可以通过在结构的整个上表面上沉积导电层、随后局部去除导电层以仅保持导电区域309的步骤来形成。
在该示例中，导电区域309的厚度大于介电层303的厚度。
图3C示出了在绝缘体上半导体(SOI)型叠层的上表面侧上形成介电层313的步骤、随后是在介电层313的上表面侧上形成空腔315的步骤结束时获得的结构。
在该示例中，初始叠层包括支撑衬底317、布置在衬底317的上表面的顶部上并且与衬底317的上表面接触的介电层319、以及布置在介电层319的上表面的顶部上并且与介电层319的上表面接触的半导体层321。该叠层与图2D的叠层217-219-221相同或相似。
如前所述，可以通过氧化半导体层321的上部或通过在半导体层321的上表面上沉积介电材料来形成介电层313。介电层313例如由与图2B的结构的介电层303相同的材料制成，例如，氧化硅。在该示例中，介电层313的厚度进一步大于介电层303的厚度，例如至少是介电层303的厚度的两倍。在该示例中，介电层313的厚度大于导电区域309的厚度。作为示例，介电层313的厚度比导电区域309的厚度大10nm至200nm，例如大致100nm。介电层313的厚度例如在20nm到5μm的范围内，例如，大约500nm。
空腔315可以通过从介电层313的上表面进行局部蚀刻来形成，例如通过等离子体蚀刻。在该示例中，空腔315是贯穿的，也就是说，它跨介电层313的整个厚度竖直延伸并且出现在半导体层321的上表面上。
在俯视图中，空腔315的图案例如与图2A的结构的空腔205的图案相同或相似。特别地，介电层313在空腔315的中心区域307中保持完整，该中心区域307定位为与图3B的结构的中断导电区域309的区域相对。在俯视图中，中断空腔315的介电区域307对应于图2A的结构的区域207。
图3D示出了在将图3C的结构转移到图3B的结构上的步骤之后获得的结构。
在图3D中，图3C的结构已经相对于图3C的取向进行了翻转。然而，图3B的结构的取向没有改变。
与关于图2E所描述的内容相似，在转移期间，两个结构相对于彼此对准，使得图3C的结构的空腔315与图3B的结构的空腔305相对放置。
如在前面的示例中，图3C的结构可以通过将与半导体层321相对的介电层313的表面(即在图3D的取向上的其下表面)直接接合到介电层303与衬底301相对的表面(即在图3D的取向上的其上表面)上来接合到图3B的结构。
图3E示出了在去除衬底317和介电层319的步骤之后获得的换能器300的结构。
在该步骤结束时，只有半导体层321保持在空腔315和305上方，从而形成换能器300的柔性膜。
膜朝向空腔底部的最大竖直位移幅度由介电层303的厚度确定，其限定了空腔305的深度。
衬底301和导电区域309形成换能器300的下电极E1。半导体膜321形成换能器300的上电极E2。如前面描述的，换能器的上电极E2可以进一步包括金属层(未示出)，其布置在膜321的上表面的顶部上并与膜321的上表面接触。
固定到膜321的下表面的介电区域307形成机械止动件，其防止膜321在膜的塌陷位置中与换能器的下电极E1接触。
对于图2F的换能器200，换能器300的优点在于，在膜321的塌陷位置中，即，当介电垫307在空腔305的底部处紧靠衬底301的上表面时，在电场最强的位置处，即与导电区域309的上表面相对的位置处，没有介电区域在上电极E2和下电极E1之间形成界面。这使能显着减少或者甚至抑制电荷注入现象。在介电垫307的水平处，由于介电层313的相对较大的厚度，因此电场相对较低。此外，将衬底301与膜321分离的外围介电壁的相对较大的厚度(介电层303和313的厚度之和)使能减少结构的外围处的电极E1和E2之间的寄生电容耦合。
图4A到图4F是示出了根据实施例的制造CMUT换能器400的方法的另一个示例的步骤的横截面图。
图4A示出了形成在衬底401的上表面的顶部上并与衬底401的上表面接触的导电区域409的步骤结束时获得的结构。衬底401和导电区域409分别与图3A的结构的衬底301和导电区域309基本相同，或与图2B的结构的衬底201和导电区域209基本相同。在该示例中，在形成导电区域409之前，在衬底401的上表面侧没有形成介电层。
图4B示出了在绝缘体上半导体(SOI)型的叠层的上表面侧上形成介电层403的步骤结束时获得的结构。
在该示例中，初始叠层包括支撑衬底417、布置在衬底417的上表面的顶部上并且与衬底417的上表面接触的介电层419、以及布置在介电层419的上表面的顶部上并且与介电层419的上表面接触的半导体层421。该叠层与图2D的叠层217-219-221或图3C的叠层317-319-312相同或相似。
如在前面的示例中，介电层403可以通过对半导体层421的上部进行氧化或通过在半导体层421的上表面上沉积电材料来形成。在该示例中，介电层403的厚度对应于图2F的换能器200的介电层203和213的厚度或图3E的换能器300的介电层303和313的厚度之和。介电层403的厚度尤其大于导电区域409的厚度。作为示例，介电层403的厚度在从30nm到10μm的范围内，例如，大约750nm。介电层403例如由氧化硅制成。
图4C示出了在层403的上表面侧上在介电层403中形成空腔405的步骤结束时获得的结构。空腔405是非贯穿(non through)的，即它不会出现在半导体层421的上表面上。空腔405仅位于换能器表面的一部分上。特别地，空腔405不相对于换能器膜的悬挂的未来外围壁延伸。
在该示例中，空腔405的深度小于或等于介电层403的初始厚度的一半，例如，小于或等于层403的初始厚度的三分之一，例如，小于或等于层403的初始厚度的五分之一。空腔405的深度例如在从10nm到5μm的范围内，例如大约250nm。
空腔405可以通过从介电层403的上表面进行局部蚀刻来形成，例如通过等离子体蚀刻。
图4D示出了在层403的上表面侧上在介电层403中形成空腔415的第二步骤结束时获得的结构。
空腔415可以通过从介电层403的上表面进行局部蚀刻来形成，例如通过等离子体蚀刻。在该示例中，空腔415是贯穿的，也就是说，它跨介电层403的整个厚度竖直延伸并且出现在半导体层421的上表面上。
在俯视图中，空腔415的图案例如与图2A的空腔205或图3C的315的图案相同或相似。特别地，介电层403没有从空腔415的中心区域407去除。在形成空腔415时保持完整的介电区域407定位为与在先前步骤中形成的空腔405相对。也就是说，在图4D的步骤中未被蚀刻的区域407对应于在图4C的步骤中被蚀刻的区域。因此，中断空腔415的区域407的高度小于横向界定空腔415的介电壁的高度。
图4E示出了在将图4D的结构转移到图4A的结构上的步骤之后获得的结构。
在转移期间，两个结构相对于彼此对准，使得图4D的结构的介电区域407被放置为与图4A的结构的中断导电区域409的区域相对。
在图4E中，图4D的结构已经相对于图4D的取向翻转。然而，图4A的结构的取向没有改变。
与之前描述的内容相似，通过与半导体层421相对的介电层403的表面(即在图4E的取向上的其下表面)在衬底401的上表面上直接接合或分子键合，来将图4D的结构接合到图4A的结构。
图4F示出了在去除衬底417和介电层419的步骤之后获得的换能器400的结构。
在该步骤结束时，只有半导体层421保持在空腔415和405上方，从而形成换能器400的柔性膜。
膜朝向空腔底部的最大竖直位移幅度由图4C的空腔405的深度确定。
在该示例中，衬底401和导电区域409形成换能器400的下电极E1。半导体膜421形成换能器400的上电极E2。如前所述，换能器的上电极E2还可以包括金属层(未示出)，其布置在膜421的上表面的顶部上并与膜421的上表面接触。
如在图3E的换能器300中，固定到膜421的下表面的介电区域407形成机械止动件，其防止膜421在膜的塌陷位置与换能器的下电极E1接触。更一般地，图4E的换能器400基本上具有与图3E的换能器300或图2F的换能器200相同的优点。
图5A至图5E是示出了根据实施例的制造超声换能器500的方法的另一示例的步骤的横截面图。
图5A示出了在衬底501的上表面侧上形成介电层503的步骤、随后是在介电层503的上表面侧上形成空腔505的步骤结束时获得的结构。
衬底501例如与先前示例的衬底201、301和401相同。
如在前面的示例中，层503可以通过对衬底501的上部进行氧化或者通过在衬底501的上表面上沉积介电材料来形成。层503例如由氧化硅制成。层503的厚度例如在从1到6μm的范围内，例如大约4μm。
空腔505可以通过从介电层203的上表面进行局部蚀刻来形成，例如通过等离子体蚀刻。在该示例中，空腔205是非贯通的，即它不会出现在衬底501的上表面侧。在俯视图中，空腔505的图案例如与图3D的结构的空腔215的图案相同或相似。空腔505的深度例如小于或等于介电层503的初始厚度的一半。作为示例，空腔505的深度小于或等于1μm。
图5B示出了在空腔505的底部处形成竖直穿过介电层503并出现在衬底501的上表面上的一个或多个局部开口507的步骤结束时获得的结构。开口507例如通过光刻和蚀刻形成。
图5C示出了在形成导电区域或层509的后续步骤结束时获得的结构，该导电区域或层509在开口507的侧壁上和底部处以及在空腔505底部处的介电层503的上表面上延伸。导电区域509位于空腔505的内部。特别地，区域505不在空腔505的侧壁上或空腔505外部的介电层503的上表面上延伸。导电区域509进一步在空腔505的中心区域被中断。在俯视图中，导电区域509的图案例如与图2B的结构的导电区域209的图案相同或相似。
导电区域509旨在起到先前示例的导电区域209、309或409的作用。然而，它的厚度可能要小得多，这是因为它停搁在介电支撑件上(空腔505的底部处的介电层503的下部)，其更靠近空腔的上表面。通过开口507实现与衬底501的上表面的接触。作为示例，导电层509的厚度在从50到400nm的范围内。层509的材料可以与先前示例的区域209、309和409的材料相同或相似。
图5D示出了在空腔505中形成介电区域511(其与中断导电区域509的区域相对)的步骤结束时获得的结构。介电区域511通过其下表面与空腔505的底部处的介电层503的上表面接触。在所示出的示例中，非零距离将介电区域511与导电区域509横向分离。介电区域511的厚度或高度(在图5D的取向上的竖直尺寸)大于导电区域509的厚度。然而，介电区域511的厚度小于空腔505的深度。换句话说，介电区域511的上表面相对于空腔505的上表面是凹陷的。在俯视图中，介电区域511例如具有与图2A的介电区域207的形状相同或相似的形状。
介电区域511的形成例如可以包括在图5C的结构的整个上表面上沉积具有均匀厚度的介电层的步骤，随后是局部去除介电层的步骤，例如通过光刻和蚀刻，以仅保留区域511。优选地，介电区域511由可选择性蚀刻在介电层503的材料和导电区域509的材料之上的材料制成。介电区域511例如由氮化硅(SiN)制成。
图5E示出了在形成被悬挂在空腔505上方的半导体膜521的步骤之后获得的换能器500的结构。
与先前描述的内容相似，膜521可以对应于SOI叠层的半导体层，其转移到图5D的结构的上表面上并通过直接接合固定到介电层503的上表面。
膜521朝向空腔底部的最大竖直位移幅度由在图5A的步骤中形成的空腔505的深度与在图5D的步骤中形成的介电区域511的高度之间的差来设定。该幅度例如在从10nm到5μm的范围内，例如大约250nm。
在该示例中，衬底501和导电区域509形成换能器500的下电极E1。半导体膜521形成换能器500的上电极E2。以与前述示例相同的方式，换能器的上电极E2还可以包括布置在膜521的上表面的顶部上并与膜521的上表面接触的金属层(未示出)。
在换能器500中，位于空腔505底部处的介电区域511形成机械止动件，其防止膜521在膜的塌陷位置与换能器的下电极E1接触。因此，换能器500基本上具有与前面描述的换能器200、300和400相同的优点。
图6是示出了图5A至5E的方法的替代实施例的横截面图。图6更具体地示出了根据该变型形成的CMUT换能器600的结构。
图6的变型与图5A至图5E的示例的不同主要在于，在图6的变型中，电介电区域511被相同或相似的区域代替，其不再形成在空腔505的底部处，而是在膜521的下表面上(在将膜521转移到图5C的结构的上表面之前)。
已经描述了各种实施例和变型。本领域技术人员将理解，这些各种实施例和变型的某些特征可以组合，并且本领域技术人员将想到其他变型。特别地，所描述的实施例不限于在本公开中提及的尺寸的示例或材料的示例。
此外，尽管在附图中示出了单个CMUT换能器，但实践中，多个相同或相似的换能器可以同时单片地形成在同一衬底上。
此外，在所描述的示例中，防止膜与下电极E2接触的介电机械止动件207、相应地止动件307、相应地止动件407、相应地止动件511在俯视图中具有布置在换能器空腔的中心区域的柱状形状。然而，所描述的实施例不限于该特定情况。更一般地，介电区域207、相应地307、相应地407、相应地511可以具有任何其他形状和/或任何其他布局。作为示例，介电区域207、相应地介电区域307、相应地介电区域407、相应地介电区域511可以包括多个分离的柱，其在俯视图中分布在空腔所占据的表面上(不一定在空腔的中心处)。作为变型，介电区域207、相应地介电区域307、相应地介电区域407、相应地介电区域511在俯视图中可以具有(例如交叉的)一条或多条线的形状，其穿过换能器空腔的全部或部分。
Claims (15)
1.一种CMUT换能器(200；300；400；500；600)，包括：
-导电或半导体衬底(201；301；401；501)，其涂覆有一个或多个介电层(203、213；303、313；403；503)的叠层；
-在所述叠层中形成的空腔(205、215；305、315；405、415；505)；
-悬挂在所述空腔上方的导电或半导体膜(221；321；421；521)；
-在所述空腔的底部处，与所述衬底的上表面接触的导电区域(209；309；409；509)，其中所述导电区域在所述衬底的上表面的一部分上被中断；以及
-在所述空腔中，由介电材料制成的止动结构(207；307；407；511；611)，其位于所述导电区域(209；309；409；509)的中断区域上或上方。
2.根据权利要求1所述的换能器(200；300；400；500；600)，其中，所述止动结构(207；307；407；511；611)的高度大于所述导电区域(209；309；409；509)的高度，以防止在所述膜塌陷的情况下所述膜与所述导电区域之间的任何接触。
3.根据权利要求1所述的换能器(200；300；400；500；600)，其中，所述止动结构(207；307；407；511；611)的高度小于所述空腔(205、215；305、315；405、415；505)的高度，以允许所述膜朝所述空腔的底部竖直位移。
4.根据权利要求1至3中任一项所述的换能器(200；500)，其中，所述止动结构(207；511)被固定到所述衬底(201；501)的上表面。
5.根据权利要求1至3中任一项所述的换能器(300；400；600)，其中，所述止动结构(307；407；611)被固定到所述膜(321；421；521)的下表面。
6.根据权利要求1至5中任一项所述的换能器(200；300；400)，其中，所述导电区域(209；309；409)通过其后表面在其整个表面上与所述衬底(210；301；401)接触。
7.根据权利要求1至5中任一项所述的换能器(500；600)，其中介电层(503)在所述空腔(505)的底部处涂覆所述衬底(501)的上表面，所述导电区域(509)在所述介电层(503)的上表面上以及在穿过所述介电层(503)并出现在所述衬底(501)的上表面上的开口(507)中延伸。
8.根据权利要求1至7中任一项所述的换能器(200；300；400；500；600)，其中，所述导电区域(209；309；409；509)由掺杂的多晶硅制成。
9.根据权利要求1至8中任一项所述的换能器(200；300；400；500；600)，其中，所述衬底(201；301；401；501)由硅制成。
10.根据权利要求1至9中任一项所述的换能器(200；300；400；500；600)，其中，所述膜(221；321；421；521)由硅制成。
11.制造根据权利要求1所述的CMUT换能器(200)的方法，包括以下步骤：
a)在所述衬底(201)的上表面上形成第一介电层(203)；
b)将所述第一介电层(203)向下蚀刻到所述衬底(201)的上表面，以形成所述换能器的空腔(205、215)的下部(205)，同时将形成了所述换能器的止动结构(207)的第一介电层(203)的一部分保持在所述空腔的中心部分中；
c)在所述空腔的底部处沉积其厚度小于所述第一介电层(203)的厚度的导电层，以形成所述换能器的导电区域(209)；
d)在被布置在临时支撑件(217、219)上的半导体层(221)的表面上形成第二介电层(213)；
e)将所述第二介电层(213)向下蚀刻到所述半导体层(221)的表面，以形成所述空腔(205、215)的上部(215)；
f)通过将所述第一介电层(203)与所述衬底(201)相对的表面接合到所述第二介电层(213)与所述半导体层(221)相对的表面上，来装配所述临时支撑件(217、219)和所述衬底(201)；并且
e)移除所述临时支撑件(217、219)，同时将形成了所述换能器(200)的膜的半导体层(221)保持在所述空腔(205、215)上方。
12.制造根据权利要求1所述的CMUT换能器(300)的方法，包括以下步骤：
a)在所述衬底(301)的上表面上形成第一介电层(303)；
b)将所述第一介电层(303)向下蚀刻至所述衬底(301)的上表面以形成所述空腔的下部(305)；
c)在所述空腔的底部处沉积其厚度大于所述第一介电层(303)的厚度的导电层，以形成所述换能器的导电区域(309)；
d)在被布置在临时支撑件(317、319)上的半导体层(321)的表面上形成第二介电层(313)；
e)将所述第二介电层(313)向下蚀刻到所述半导体层(321)的表面以形成所述空腔(305、315)的上部(315)，同时将形成了所述换能器的止动结构(307)的第二介电层(313)的一部分保持在所述空腔的中心部分中；
f)通过将所述第一介电层(303)与所述衬底(301)相对的表面接合到所述第二介电层(313)与所述半导体层(321)相对的表面上，来装配所述临时支撑件(317、319)和所述衬底(301)；并且
e)移除所述临时支撑件(317、319)，同时将形成了所述换能器(300)的膜的半导体层(321)保持在所述空腔(305、315)上方。
13.制造根据权利要求1所述的CMUT换能器(400)的方法，包括以下步骤：
a)形成在所述衬底(401)的上表面的顶部上并与所述衬底(401)的上表面接触的导电区域(409)；
b)在被布置在临时支撑件(417、419)上的半导体层(421)的表面上形成介电层(403)；
c)蚀刻所述介电层(403)的厚度的一部分以形成第一空腔(405)；
d)将所述第一介电层(203)向下蚀刻到所述衬底(201)的上表面以形成第二空腔(415)，同时将在步骤c)中部分蚀刻的第一介电层(203)的一部分保持在所述第二空腔的中心部分中；
e)通过将介电层(403)与所述半导体层(421)相对的表面接合到所述衬底(401)的上表面上，来装配所述临时支撑件(417、419)和所述衬底(401)；并且
f)移除所述临时支撑件(417、419)，同时将形成了所述换能器(400)的膜的半导体层(421)保持在所述空腔(405、415)上方。
14.制造根据权利要求1所述的CMUT换能器(500)的方法，包括以下步骤：
a)在所述衬底(501)的上表面上形成介电层(503)；
b)蚀刻所述介电层(503)的厚度的一部分以形成所述换能器的空腔(505)；
c)在所述空腔(505)的底部处形成穿过所述介电层(503)并出现在所述衬底(501)的上表面上的开口(507)；
d)将所述导电区域(509)沉积在所述空腔(505)中在所述介电层(503)的上表面的顶部上并与所述介电层(503)的上表面接触以及所述开口(507)中；
e)在所述空腔(505)中形成在所述介电层(503)的上表面的顶部上并与所述介电层(503)的上表面接触的止动结构(511)，使得所述结构的厚度大于所述导电区域(509)的厚度并且小于所述空腔(505)的深度；
f)提供被布置在临时支撑件上的半导体层(521)；
g)通过将所述半导体层(521)与所述临时支撑件相对的表面接合到所述介电层(501)与所述衬底(401)相对的表面上，来装配所述临时支撑件和所述衬底(501)；并且
h)移除所述临时支撑件，同时将形成了所述换能器(500)的膜的半导体层(521)保持在所述空腔(505)上方。
15.制造根据权利要求1所述的CMUT换能器(600)的方法，包括以下步骤：
a)在所述衬底(501)的上表面上形成介电层(503)；
b)局部蚀刻所述介电层(503)的厚度的一部分以形成所述换能器的空腔(505)；
c)在所述空腔(505)的底部处形成穿过所述介电层(503)并出现在所述衬底(501)的上表面上的开口(507)；
d)将所述导电区域(509)沉积在所述空腔(505)中在所述介电层(503)的上表面的顶部上并与所述介电层(503)的上表面接触以及所述开口(507)中；
e)提供被布置在临时支撑件上的半导体层(521)；
f)在所述半导体层(521)与所述临时支撑件相对的表面上形成止动结构(611)，使得所述结构的厚度大于所述导电区域(509)的厚度且小于所述空腔的深度(505)；
g)通过将所述半导体层(521)与所述临时支撑件相对的表面接合到所述介电层(501)与所述衬底(401)相对的表面上，来装配所述临时支撑件和所述衬底(501)；并且
h)移除所述临时支撑件，同时将形成了所述换能器(500)的膜的半导体层(521)保持在所述空腔(505)上方。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962894259P | 2019-08-30 | 2019-08-30 | |
| US62/894,259 | 2019-08-30 | ||
| PCT/IB2020/000624 WO2021038288A1 (en) | 2019-08-30 | 2020-07-16 | Cmut transducer with motion-stopping structure and cmut transducer forming method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114401798A true CN114401798A (zh) | 2022-04-26 |
| CN114401798B CN114401798B (zh) | 2024-03-26 |
Family
ID=72178836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080058500.4A Active CN114401798B (zh) | 2019-08-30 | 2020-07-16 | 具有止动结构的cmut换能器及cmut换能器形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220340410A1 (zh) |
| EP (1) | EP4021648A1 (zh) |
| CN (1) | CN114401798B (zh) |
| WO (1) | WO2021038288A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060004289A1 (en) * | 2004-06-30 | 2006-01-05 | Wei-Cheng Tian | High sensitivity capacitive micromachined ultrasound transducer |
| WO2006134580A2 (en) * | 2005-06-17 | 2006-12-21 | Kolo Technologies, Inc. | Micro-electro-mechanical transducer having an insulation extension |
| US20070052093A1 (en) * | 2005-09-06 | 2007-03-08 | Shuntaro Machida | Ultrasonic transducer and manufacturing method thereof |
| US20100225200A1 (en) * | 2009-03-05 | 2010-09-09 | Mario Kupnik | Monolithic integrated CMUTs fabricated by low-temperature wafer bonding |
| US20130087867A1 (en) * | 2011-10-11 | 2013-04-11 | The Board Of Trustees Of The Leland Stanford Junio | Method for operating CMUTs under high and varying pressure |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6437965B1 (en) * | 2000-11-28 | 2002-08-20 | Harris Corporation | Electronic device including multiple capacitance value MEMS capacitor and associated methods |
| US7530952B2 (en) * | 2004-04-01 | 2009-05-12 | The Board Of Trustees Of The Leland Stanford Junior University | Capacitive ultrasonic transducers with isolation posts |
| US7564172B1 (en) * | 2005-08-03 | 2009-07-21 | Kolo Technologies, Inc. | Micro-electro-mechanical transducer having embedded springs |
| EP2217148A1 (en) * | 2007-12-03 | 2010-08-18 | Kolo Technologies, Inc. | Dual-mode operation micromachined ultrasonic transducer |
| EP2969914B1 (en) * | 2013-03-15 | 2020-01-01 | Butterfly Network Inc. | Complementary metal oxide semiconductor (cmos) ultrasonic transducers and methods for forming the same |
-
2020
- 2020-06-16 US US17/637,125 patent/US20220340410A1/en active Pending
- 2020-07-16 WO PCT/IB2020/000624 patent/WO2021038288A1/en unknown
- 2020-07-16 EP EP20760525.4A patent/EP4021648A1/en active Pending
- 2020-07-16 CN CN202080058500.4A patent/CN114401798B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060004289A1 (en) * | 2004-06-30 | 2006-01-05 | Wei-Cheng Tian | High sensitivity capacitive micromachined ultrasound transducer |
| WO2006134580A2 (en) * | 2005-06-17 | 2006-12-21 | Kolo Technologies, Inc. | Micro-electro-mechanical transducer having an insulation extension |
| US20070052093A1 (en) * | 2005-09-06 | 2007-03-08 | Shuntaro Machida | Ultrasonic transducer and manufacturing method thereof |
| US20100225200A1 (en) * | 2009-03-05 | 2010-09-09 | Mario Kupnik | Monolithic integrated CMUTs fabricated by low-temperature wafer bonding |
| US20130087867A1 (en) * | 2011-10-11 | 2013-04-11 | The Board Of Trustees Of The Leland Stanford Junio | Method for operating CMUTs under high and varying pressure |
Also Published As
| Publication number | Publication date |
|---|---|
| EP4021648A1 (en) | 2022-07-06 |
| CN114401798B (zh) | 2024-03-26 |
| WO2021038288A1 (en) | 2021-03-04 |
| US20220340410A1 (en) | 2022-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5677016B2 (ja) | 電気機械変換装置及びその作製方法 | |
| US8796901B2 (en) | Micro-electro-mechanical transducer having an insulation extension | |
| JP5812660B2 (ja) | 電気機械変換装置及びその製造方法 | |
| US8371018B2 (en) | Electromechanical transducer and manufacturing method therefor | |
| US8410659B2 (en) | Electromechanical transducer and manufacturing method therefor | |
| US8119432B2 (en) | Method and apparatus for MEMS oscillator | |
| US7200908B2 (en) | Method of making a variable capacitor component | |
| CN103011054A (zh) | 机电换能器的制造方法 | |
| WO2009041675A1 (en) | Electrostatic transducer and manufacturing method therefor | |
| CN114401798B (zh) | 具有止动结构的cmut换能器及cmut换能器形成方法 | |
| US20220274134A1 (en) | Cmut transducer | |
| US20230412989A1 (en) | Cmut transducer and method for manufacturing a cmut transducer | |
| US20220280971A1 (en) | Ultrasound transducer manufacturing method | |
| CN114175682A (zh) | Cmut换能器和制造方法 | |
| US8502328B2 (en) | Micro electronic mechanical system structure | |
| CN117976663A (zh) | 半导体存储器、pip电容器及其制备方法 | |
| JP2015519769A (ja) | 高周波数ｃｍｕｔ | |
| US20130027146A1 (en) | Mems vibrator and oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |