CN114397834A - 一种基于虚拟机器人控制器模拟fpga系统及其使用方法 - Google Patents

Abstract

本发明涉及模拟机器人集成板块领域，具体是一种基于虚拟机器人控制器模拟FPGA系统及其使用方法，该系统包括对基于虚拟机器人控制器模拟FPGA技术进行软件设计的FPGA芯片处理器，所述的FPGA芯片处理器具体包括：可编程输入输出单元、可配置逻辑块、数字时钟管理模块、底层内嵌功能单元；其具体步骤如下：S1、构建虚拟机器人控制器模拟FPGA的软件框架；S2、在可编程输入输出层，对芯片的输入输出进行物理映射；S3、在可配置逻辑层，对该层中的可配置开关矩阵进行物理映射；S4、通过集成，形成一套完整的基于虚拟机器人控制器模拟FPGA技术；构建虚拟FPGA软件框架，提出一种新的虚拟FPGA设计方案。

Description

一种基于虚拟机器人控制器模拟FPGA系统及其使用方法

技术领域

本发明涉及模拟机器人集成板块领域，具体是一种基于虚拟机器人控制器模拟FPGA系统及其使用方法。

背景技术

随着计算机技术的发展，FPGA即Field Programmable Gate Array得到进一步发展。FPGA作为专用集成电路即ASIC领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。在目前的技术中，FPGA有效的解决原有的器件门电路数较少的问题，但是其所有功能均依赖硬件实现，这给开发人员增加了开发成本。

由于FPGA具有布线资源丰富，可重复编程和集成度高，投资较低的特点，在数字电路设计领域得到了广泛的应用FPGA虚拟化技术打破了时间和空间维度的限制，使用户能够轻松的在不同时间，对多个FPGA的各类资源进行充分的调度与使用。目前FPGA广泛应用于视频分割系统、数据延迟器和存储设计、通信等行业，FPGA的所有功能实现都依赖于硬件，发明一种基于虚拟机器人控制器模拟FPGA技术，具有十分积极的现实意义。

如中国专利号为201811409544.8的“一种基于FPGA片上RAM模拟实现DDR3突发的控制器以及方法”的发明专利，它提出一种基于FPGA芯片模拟实现DDR3功能的控制器的方法；又如中国专利号为202022620706.1的“基于FPGA和模拟开关的高密度电极切换接入装置”的实用新型专利，它通过现场可编程门阵列FPGA的I/O端口控制模拟开关的导通与关断，实现任意组合的电极切换接入。

现有的技术中，暂时还没有通过合理地设计虚拟机器人控制器，以较低的硬件成本实现对FPGA芯片模拟的技术，该技术既可以模拟机器人控制器，也可以模拟FPGA芯片进行可编程输出。

发明内容

为了解决上述问题，本发明提出一种基于虚拟机器人控制器模拟FPGA系统及其使用方法。

一种基于虚拟机器人控制器模拟FPGA系统，包括对基于虚拟机器人控制器模拟FPGA技术进行软件设计的FPGA芯片处理器，所述的FPGA芯片处理器具体包括：

可编程输入输出单元，提供与外界电路的接口，可连接该芯片和其他外界设备；

可配置逻辑块，通过软件模拟出该矩阵中的输入、选型电路和触发器类功能部件；

数字时钟管理模块，用于消除时钟偏斜、时钟相位调整类时钟问题，建立可靠的系统时钟；

底层内嵌功能单元，具备软硬件联合设计的能力，进一步丰富功能单元。

所述的可编程输入输出单元能够通过接口连接两个虚拟机器人控制器。

所述的可配置逻辑块内部包含一个可配置开关矩阵。

所述的底层内嵌功能单元包括DLL、PLL、DSP和CPU类软处理核。

所述的FPGA芯片处理器还包括具有拓展FPGA的应用范围和灵活性的嵌入式块RAM模块、连通FPGA中所有的单元、模块的布线资源模块、具有提高FPGA性能的内嵌专用硬核模块。

所述的FPGA芯片处理器的端口设置有模拟实体FPGA芯片的端口，提供可重复编程控制的接口。

一种基于虚拟机器人控制器模拟FPGA系统的使用方法，其具体步骤如下：

S1、构建虚拟机器人控制器模拟FPGA的软件框架，包括可编程输入输出层、可配置逻辑层类部分；

S2、在可编程输入输出层，对芯片的输入输出进行物理映射，提供FPGA与外界设备交互的接口；

S3、在可配置逻辑层，对该层中的可配置开关矩阵进行物理映射，利用数组类数据结构进行软件模拟，实现组合逻辑、时序逻辑；

S4、通过集成，形成一套完整的基于虚拟机器人控制器模拟FPGA技术。

本发明的有益效果是：构建虚拟FPGA软件框架，提出一种新的虚拟FPGA设计方案；通过本发明能够实现虚拟FPGA与虚拟机器人控制器交互通信，与此同时该虚拟FPGA能够实现重复可编程输出；同时提供与外部设备交互的接口，可以挂在多个外部设备，进而进一步的开发期望的机器人控制功能。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1为本发明的虚拟机器人控制器模拟器内部结构示意图；

图2为本发明的结构框图；

图3为本发明的虚拟机器人控制器模拟器内部结构框图。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面对本发明进一步阐述。

如图1至图3所示，一种基于虚拟机器人控制器模拟FPGA系统，包括对基于虚拟机器人控制器模拟FPGA技术进行软件设计的FPGA芯片处理器，所述的FPGA芯片处理器具体包括：

可编程输入输出单元，提供与外界电路的接口，可连接该芯片和其他外界设备；

可配置逻辑块，通过软件模拟出该矩阵中的输入、选型电路和触发器类功能部件；

数字时钟管理模块，用于消除时钟偏斜、时钟相位调整类时钟问题，建立可靠的系统时钟；

底层内嵌功能单元，具备软硬件联合设计的能力，进一步丰富功能单元。

如图1所示，FPGA整个芯片的示意图，包括处理器系统和可编程逻辑两部分，其中，可编程逻辑部分在硬件中主要是纵横交错的阵列，本发明利用软件技术将这些纵横交错的阵列模拟化。

构建虚拟FPGA软件框架，提出一种新的虚拟FPGA设计方案；通过本发明能够实现虚拟FPGA与虚拟机器人控制器交互通信，与此同时该虚拟FPGA能够实现重复可编程输出；同时提供与外部设备交互的接口，可以挂在多个外部设备，进而进一步的开发期望的机器人控制功能。

为提高FPGA的开发效率、更好的利用FPGA的逻辑资源，方便FPGA的大规模部署和应用，将FPGA进行一定程度的逻辑抽象，使得顶层用户不必太多关注FPGA模拟的逻辑实现方式和细节。

构建一层位于FPGA硬件层之上，并且连接顶层应用的虚拟可编程架构，主要为大部分FPGA芯片核心处理器系统部分。该虚拟架构层主要包括逻辑处理单元或软核处理器等部分，通过集成封装，为外部和FPGA硬件层部分提供交互接口,便于不同FPGA芯片模拟架构之间的移植。为增强系统的整体可靠性，将虚拟化管理程序依据模块化进行设计，简化各个模块的调试和维护操作；在该虚拟架构中，对基于软核处理器的特性，整体也是采用模块化设计，除了必要的调度、内存等必要内核模块外，系统服务等内容均在FPGA硬件层作为用户层模块实现；除此之外，基于微内核自身的资源访问控制机制进行各个系统资源间的授权访问，这样如外部攻击或内部崩溃等问题均不会影响到其他操作系统或是访问到其他操作系统的数据文件。

FPGA硬件层部分主要包含可编程逻辑部分，用软件实现不同的FPGA芯片架构，利用硬件映射法对FPGA芯片中的各个部分进行模拟，对随机存取存储器即RAM，进行模拟，即可申请一个内存空间，对其进行配置设计，实现其内部的实时读写等功能。

用该架构方法，不仅方便不同FPGA芯片模拟架构之间的移植，也实现了对FPGA芯片的硬件资源的抽象和虚拟化，并且为上层用户提供了一种他们更加熟悉的编程架构与接口，并为满足虚拟化FPGA芯片中可能存在的与其他多操作系统协同工作的情况，封装提供统一的通信参数接口。

所述的可编程输入输出单元能够通过接口连接两个虚拟机器人控制器。

所述的FPGA模拟模拟器是在虚拟机器人控制器中利用软件模拟FPGA，实现重复可编程输出，提供与外部设备交互的接口，进而在外部设备中实现相关的开发功能。

如图2所示，本发明的FPGA片上的HPS(Hard Processor System，硬件处理系统)部分，主要模拟集成了双核的硬核处理器，还模拟集成了各种高性能外设，如MMU(MemoryManagement Unit，内存管理单元)、DDR3控制器、NAND FLASH控制器类，有这些外设，HPS部分就可以运行成熟的Linux操作系统，提供统一的系统API，降低开发者的软件开发难度，进一步模拟HPS-FPGA接口，连接HPS和FPGA，FPGA内部结构部分，主要模拟集成了可配置逻辑即CLB(Configurable Logic Block)、用户可编程输入输出模块即IOB(Input OutputBlock)、数字时钟管理模块即DCM(Digital Clock Manager)、嵌入式块RAM即BRAM类。

所述的可配置逻辑块内部包含一个可配置开关矩阵。

所述的虚拟机器人控制器用于模拟实体机器人控制器的微处理器单元以及can类基本外设；所述的FPGA模拟模拟器是利用软件技术模拟PFGA芯片的功能，进而实现重复可编程输出。

所述的底层内嵌功能单元包括DLL、PLL、DSP和CPU类软处理核。

所述的DLL为延迟锁相环，全拼为Delay Locked Loop，所述的PLL为锁相环，全拼为Phase Locked Loop，所述的DSP为数字信号处理，全拼为Digital Signal Processing，所述的CPU为中央处理器，全拼为Central Processing Unit。

所述的FPGA芯片处理器还包括具有拓展FPGA的应用范围和灵活性的嵌入式块RAM模块、连通FPGA中所有的单元、模块的布线资源模块、具有提高FPGA性能的内嵌专用硬核模块。

所述的FPGA芯片处理器的端口设置有模拟实体FPGA芯片的端口，提供可重复编程控制的接口。

如图3所示，主要描述了FPGA内部各个组成部分之间的排列和交互关系，利用矩阵、数组、表类数据结构对其进行模拟，进一步实现其内部的数据读写、清除类功能，实现对FPGA内部数据、程序的读取，进而设置其工作状态。

一种基于虚拟机器人控制器模拟FPGA系统的使用方法，其具体步骤如下：

S1、构建虚拟机器人控制器模拟FPGA的软件框架，包括可编程输入输出层、可配置逻辑层类部分；

S2、在可编程输入输出层，对芯片的输入输出进行物理映射，提供FPGA与外界设备交互的接口；

S3、在可配置逻辑层，对该层中的可配置开关矩阵进行物理映射，利用数组类数据结构进行软件模拟，实现组合逻辑、时序逻辑；

S4、通过集成，形成一套完整的基于虚拟机器人控制器模拟FPGA技术。

以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (7)

1.一种基于虚拟机器人控制器模拟FPGA系统，其特征在于：包括对基于虚拟机器人控制器模拟FPGA技术进行软件设计的FPGA芯片处理器，所述的FPGA芯片处理器具体包括：

可编程输入输出单元，提供与外界电路的接口，可连接该芯片和其他外界设备；

可配置逻辑块，通过软件模拟出该矩阵中的输入、选型电路和触发器类功能部件；

数字时钟管理模块，用于消除时钟偏斜、时钟相位调整类时钟问题，建立可靠的系统时钟；

底层内嵌功能单元，具备软硬件联合设计的能力，进一步丰富功能单元。

2.根据权利要求1所述的一种基于虚拟机器人控制器模拟FPGA系统，其特征在于：所述的可编程输入输出单元能够通过接口连接两个虚拟机器人控制器。

3.根据权利要求1所述的一种基于虚拟机器人控制器模拟FPGA系统，其特征在于：所述的可配置逻辑块内部包含一个可配置开关矩阵。

4.根据权利要求1所述的一种基于虚拟机器人控制器模拟FPGA系统，其特征在于：所述的底层内嵌功能单元包括DLL、PLL、DSP和CPU类软处理核。

5.根据权利要求1所述的一种基于虚拟机器人控制器模拟FPGA系统，其特征在于：所述的FPGA芯片处理器还包括具有拓展FPGA的应用范围和灵活性的嵌入式块RAM模块、连通FPGA中所有的单元、模块的布线资源模块、具有提高FPGA性能的内嵌专用硬核模块。

6.根据权利要求1所述的一种基于虚拟机器人控制器模拟FPGA系统，其特征在于：所述的FPGA芯片处理器的端口设置有模拟实体FPGA芯片的端口，提供可重复编程控制的接口。

7.利用权利1至6中任一项所述的一种基于虚拟机器人控制器模拟FPGA系统的使用方法，其特征在于：其具体步骤如下：

S1、构建虚拟机器人控制器模拟FPGA的软件框架，包括可编程输入输出层、可配置逻辑层类部分；

S2、在可编程输入输出层，对芯片的输入输出进行物理映射，提供FPGA与外界设备交互的接口；

S3、在可配置逻辑层，对该层中的可配置开关矩阵进行物理映射，利用数组类数据结构进行软件模拟，实现组合逻辑、时序逻辑；

S4、通过集成，形成一套完整的基于虚拟机器人控制器模拟FPGA技术。

Images