CN114389733A

CN114389733A - Ptp主时钟设备、时钟同步方法及存储介质

Info

Publication number: CN114389733A
Application number: CN202011132399.0A
Authority: CN
Inventors: 侯彦龙
Original assignee: Datang Mobile Communications Equipment Co Ltd
Current assignee: Datang Mobile Communications Equipment Co Ltd
Priority date: 2020-10-21
Filing date: 2020-10-21
Publication date: 2022-04-22
Anticipated expiration: 2040-10-21
Also published as: CN114389733B

Abstract

本申请实施例提供了PTP主时钟设备、时钟同步方法及存储介质，每个NIC向自身对应的VNIC发送事件报文的时间戳，处理器的一个VNIC仅会收到一个sync报文的发送时间戳，基于处理器生成报文，基于FPGA记录时间戳，可以实现完整的1588协议栈。处理器承担了报文的生成逻辑，降低了FPGA资源的占用量；并且相比于FPGA，处理器的报文的生成逻辑更容易实现，减少实现完整的1588协议栈的工作量。

Description

PTP主时钟设备、时钟同步方法及存储介质

技术领域

本申请涉及通信技术领域，特别是涉及PTP主时钟设备、时钟同步方法及存储介质。

背景技术

移动通信基站中的前传接口有多块板卡之间FPGA(Field-Programmable GateArray，现场可编程门阵列)时钟同步的需求，在前传接口使用包交换方式时，可以使用1588协议，即PTP协议(Precision Clock Synchronization Protocol)来实现同步。该协议有以下几部分功能：主从侧的初始化配置，PTP报文的组包、收发，主时钟的选择(从时钟侧功能)，时间戳的提取，时间偏移和延时的计算，时钟状态机管理，频率相位调整等。硬件上需要有提供时间戳的计数器，可记录以太包收发时间戳的网卡，其中，1588协议的实现可以使用软件或硬件时间戳，但实现较高的同步精度需要网卡支持硬件时间戳。

PTP一般的用途是同步网络两端不同处理器的时钟，与PTP协议的一般用途不同的是，针对前传接口的时钟同步，同步的为BBU(Building Baseband Unite，室内基带处理单元)和AAU(Active Antenna Unit，有源天线处理单元)两侧接口FPGA的时钟。

相关前传接口时钟同步技术中，例如图1所示，使用一个多网口的SOC(System onChip，系统级芯片)来做主时钟侧，PS代表SOC内的处理器，PL代表SOC内的FPGA，PS负责1588协议中软件部分，如时钟状态跃迁、消息处理、计算调频调相值等，PL负责1588协议中硬件部分，如时钟计数、网口打时间戳等。但是并非所有主时钟侧硬件设计都如图1所示，因为SOC的成本较高，出于成本考虑，常常用单独的FPGA实现BBU与AAU间的前传接口的时钟同步，此时主时钟侧硬件设计如图2所示，其中，图2中的处理器复用了BBU中的处理器，而非单独新增的处理器。

针对图2所示的硬件设计，现有技术中，在FPGA上用逻辑实现1588协议栈的软件部分，但是基于FPGA的逻辑实现特点，该方案需要占用大量的FPGA资源，且实现完整的1588协议栈的工作量很大。

发明内容

本申请实施例的目的在于提供一种PTP主时钟设备、时钟同步方法及存储介质，以实现降低FPGA资源的占用量，减少实现完整的1588协议栈的工作量。具体技术方案如下：

第一方面，本申请实施例提供了一种PTP主时钟设备，包括：

处理器及现场可编程门阵列FPGA，所述FPGA包括多个网络接口控制器NIC；

所述处理器用于获取所述FPGA中各NIC的属性信息，并根据各所述NIC的属性信息，建立多个虚拟网络接口控制器VNIC，其中，所述VNIC与所述NIC一一对应；生成事件报文和通用报文，所述通用报文中携带有各所述NIC从从时钟设备接收事件报文的时间戳或向从时钟设备发送事件报文的时间戳；基于所述VNIC与所述NIC一一对应关系，利用各所述VNIC分别向各所述VNIC各自对应的NIC单播事件报文和通用报文；

所述FPGA用于通过各所述NIC向从时钟设备发送事件报文和通用报文，以及从从时钟设备接收事件报文，并根据所述FPGA的时钟，记录各所述NIC从从时钟设备接收事件报文的时间戳和向从时钟设备发送事件报文的时间戳；基于所述VNIC与所述NIC一一对应关系，利用各所述NIC分别向各所述NIC各自对应的VNIC单播事件报文。

在一种可能的实施方式中，所述事件报文包括同步sync报文，所述通用报文包括跟进follow_up报文；

所述处理器具体用于，生成sync报文，针对每一VNIC，利用该VNIC向该VNIC对应的NIC发送所述sync报文；

所述FPGA具体用于，针对每一NIC，利用该NIC向对应的从时钟设备发送该NIC接收到的sync报文，并根据所述FPGA的时钟记录该NIC发送sync报文的时间戳；

所述处理器具体用于，根据各所述NIC发送sync报文的时间戳，分别生成各所述NIC对应的follow_up报文，其中，针对每一NIC，该NIC对应的follow_up报文中携带有该NIC发送sync报文的时间戳；针对每一NIC，利用该NIC对应的VNIC，向该NIC发送该NIC对应的follow_up报文；

所述FPGA具体用于，针对每一NIC，利用该NIC向对应的从时钟设备发送该NIC对应的follow up报文。

在一种可能的实施方式中，所述FPGA具体用于，针对每一NIC，根据所述FPGA的时钟，将该NIC向从时钟设备发送sync报文的时间戳记录在该NIC的时间戳寄存器中；

所述FPGA还用于，针对每一NIC，从该NIC的时间戳寄存器中读取该NIC发送sync报文的时间戳，并生成包括该NIC发送sync报文的时间戳的第一时间戳报文；针对每一NIC，利用预先建立的Socket线程向该NIC对应的VNIC发送该NIC的第一时间戳报文。

在一种可能的实施方式中，所述事件报文包括延迟请求delay_request报文，所述通用报文包括延迟响应delay_response报文；

所述FPGA具体用于，根据所述FPGA的时钟记录各所述NIC接收到delay_request报文的时间戳；针对每一VNIC，该VNIC对应的NIC接收到的delay_request报文发送给该VNIC；

所述处理器具体用于，在自身的VNIC接收到delay_request报文后，根据各所述NIC接收到delay_request报文的时间戳，分别生成各delay_request报文的delay_response报文，其中，针对每一delay_response报文，该delay_response报文中携带有NIC接收到该delay_response报文对应的delay_request报文的时间戳；针对每一NIC，利用该NIC对应的VNIC，向该NIC发送该NIC对应的delay_request报文；

所述FPGA具体用于，针对每一NIC，利用该NIC向对应的从时钟设备发送该NIC对应的delay_response报文。

在一种可能的实施方式中，所述FPGA具体用于，针对每一NIC，根据所述FPGA的时钟，将该NIC接收到从时钟设备发送的delay_request报文的时间戳记录在该NIC的时间戳寄存器中；

所述FPGA还用于，针对每一NIC，从该NIC的时间戳寄存器中读取该NIC接收到delay_requestc报文的时间戳，并生成包括该NIC接收到delay_requestc报文的时间戳的第二时间戳报文；针对每一NIC，利用预先建立的Socket线程向该NIC对应的VNIC发送该NIC的第二时间戳报文。

在一种可能的实施方式中，所述主时钟设备为室内基带处理单元BBU，所述从时钟设备为有源天线处理单元AAU。

第二方面，本申请实施例提供了一种时钟同步方法，应用于PTP主时钟设备，所述PTP主时钟设备包括处理器及FPGA，所述FPGA包括多个NIC，所述方法包括：

所述处理器获取所述FPGA中各NIC的属性信息，并根据各所述NIC的属性信息，建立多个虚拟网络接口控制器VNIC，其中，所述VNIC与所述NIC一一对应；

所述处理器生成事件报文和通用报文，所述通用报文中携带有各所述NIC从从时钟设备接收事件报文的时间戳或向从时钟设备发送事件报文的时间戳；基于所述VNIC与所述NIC一一对应关系，利用各所述VNIC分别向各所述VNIC各自对应的NIC单播事件报文和通用报文；

所述FPGA通过各所述NIC向从时钟设备发送事件报文和通用报文，以及从从时钟设备接收事件报文，并根据所述FPGA的时钟，记录各所述NIC从从时钟设备接收事件报文的时间戳和向从时钟设备发送事件报文的时间戳；基于所述VNIC与所述NIC一一对应关系，利用各所述NIC分别向各所述NIC各自对应的VNIC单播事件报文。

在一种可能的实施方式中，所述事件报文包括sync报文、delay_request报文，所述通用报文包括follow_up报文、delay_response报文，所述处理器生成事件报文和通用报文，所述通用报文中携带有各所述NIC从从时钟设备接收事件报文的时间戳或向从时钟设备发送事件报文的时间戳；基于所述VNIC与所述NIC一一对应关系，利用各所述VNIC分别向各所述VNIC各自对应的NIC单播事件报文和通用报文；所述FPGA通过各所述NIC向从时钟设备发送事件报文和通用报文，以及从从时钟设备接收事件报文，并根据所述FPGA的时钟，记录各所述NIC从从时钟设备接收事件报文的时间戳和向从时钟设备发送事件报文的时间戳；基于所述VNIC与所述NIC一一对应关系，利用各所述NIC分别向各所述NIC各自对应的VNIC单播事件报文，包括：

所述处理器生成sync报文，针对每一VNIC，所述处理器利用该VNIC向该VNIC对应的NIC发送所述sync报文；

针对每一NIC，所述FPGA利用该NIC向从时钟设备发送该NIC接收到的sync报文，并根据所述FPGA的时钟记录该NIC发送sync报文的时间戳；

所述处理器根据各所述NIC发送sync报文的时间戳，分别生成各所述NIC对应的follow_up报文，其中，针对每一NIC，该NIC对应的follow_up报文中携带有该NIC发送sync报文的时间戳；

针对每一NIC，所述处理器利用该NIC对应的VNIC，向该NIC发送该NIC对应的follow_up报文；

针对每一NIC，所述FPGA利用该NIC向从时钟设备发送该NIC对应的follow up报文；

所述FPGA根据所述FPGA的时钟记录各所述NIC接收到delay_request报文的时间戳；

针对每一VNIC，所述FPGA将该VNIC对应的NIC接收到的delay_request报文发送给该VNIC；

所述处理器在接收到delay_request报文后，根据各所述NIC接收到delay_request报文的时间戳，分别生成各delay_request报文的delay_response报文，其中，针对每一delay_response报文，该delay_response报文中携带有NIC接收到该delay_response报文对应的delay_request报文的时间戳；

针对每一NIC，所述处理器利用该NIC对应的VNIC，向该NIC发送该NIC对应的delay_request报文；

针对每一NIC，所述FPGA利用该NIC向从时钟设备发送该NIC对应的delay_request报文。

在一种可能的实施方式中，在所述处理器生成sync报文，针对每一VNIC，所述处理器利用该VNIC向该VNIC对应的NIC发送所述sync报文之前，所述方法还包括：

所述处理器获取所述FPGA中各NIC的属性信息，并根据各所述NIC的属性信息，建立多个虚拟网络接口控制器VNIC，其中，所述VNIC与所述NIC一一对应。

在一种可能的实施方式中，所述PTP主时钟设备为BBU，所述从时钟设备为AAU。

在一种可能的实施方式中，所述针对每一NIC，所述FPGA利用该NIC向从时钟设备发送该NIC接收到的sync报文，并根据所述FPGA的时钟记录该NIC发送sync报文的时间戳，包括：

针对每一NIC，所述FPGA利用该NIC向从时钟设备发送该NIC接收到的sync报文，并根据所述FPGA的时钟，将该NIC向从时钟设备发送sync报文的时间戳记录在该NIC的时间戳寄存器中；

所述方法还包括：

针对每一NIC，所述FPGA从该NIC的时间戳寄存器中读取该NIC发送sync报文的时间戳，并生成包括该NIC发送sync报文的时间戳的第一时间戳报文；针对每一NIC，利用预先建立的Socket线程向该NIC对应的VNIC发送该NIC的第一时间戳报文。

在一种可能的实施方式中，所述FPGA根据所述FPGA的时钟记录各所述NIC接收到delay_request报文的时间戳，包括：

针对每一NIC，所述FPG根据所述FPGA的时钟，将该NIC接收到从时钟设备发送的delay_request报文的时间戳记录在该NIC的时间戳寄存器中；

针对每一NIC，所述FPGA从该NIC的时间戳寄存器中读取该NIC接收到delay_requestc报文的时间戳，并生成包括该NIC接收到delay_requestc报文的时间戳的第二时间戳报文；针对每一NIC，利用预先建立的Socket线程向该NIC对应的VNIC发送该NIC的第二时间戳报文。

第三方面，本申请实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现任一所述的时钟同步方法。

本申请实施例有益效果：

本申请实施例提供的PTP主时钟设备、时钟同步方法及存储介质，每个NIC向自身对应的VNIC发送事件报文的时间戳，处理器的一个VNIC仅会收到一个sync报文的发送时间戳；基于处理器生成报文，基于FPGA记录时间戳，可以实现完整的1588协议栈。处理器承担了报文的生成逻辑，降低了FPGA资源的占用量；并且相比于FPGA，处理器的报文的生成逻辑更容易实现，减少实现完整的1588协议栈的工作量。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中主时钟侧的硬件设计第一种示意图；

图2为相关技术中主时钟侧的硬件设计第二种示意图；

图3为本申请实施例的PTP主时钟设备的一种示意图；

图4为本申请实施例的1588协议栈实现过程的一种示意图；

图5为本申请实施例中的一种可能的FPGA的结构示意图；

图6为本申请实施例的时钟同步方法的一种流程示意图；

图7为本申请实施例的时钟同步方法的另一种流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

针对图2所示的硬件设计，处理器不能使用本身的网口打时间戳，因为真正用于测量的时间戳为FPGA网口出口处的时间戳；处理器做OC(ordinary and boundary clocks，普通时钟和边界时钟)、FPGA做TC(transparent clock，透传时钟)的方式也不行，因为最终目的是两侧FPGA达到时钟同步，而不是两侧的处理器时钟同步。直接采用处理器生成报文，FPGA记录时间戳的方式也不行，这是因为1588协议报文时组播报文，处理器的NIC(networkinterface controller，网络接口控制器)向FPGA的各NIC组播事件报文，FPGA的每个NIC均会转发该事件报文，但是因为FPGA中每个NIC实际发送事件报文的时间可能不同，处理器的一个NIC会收针对一个事件报文的多个发送时间戳，处理器无法针对1个事件报文生成多个不同的通用报文，因为1588协议不支持1个事件报文配对多个不同的通用报文。

因此，现有技术中，在FPGA上用逻辑实现1588协议栈的软件部分，但是基于FPGA的逻辑实现特点，该方案需要占用大量的FPGA资源，且实现完整的1588协议栈的工作量很大。

有鉴于此，本申请实施例提供了一种PTP主时钟设备，参见图3，包括：

处理器11及FPGA 12，所述FPGA包括多个NIC 121；

本申请实施例中的处理器复用了主时钟设备中的处理器，而非新增的处理器。处理器获取FPGA中各NIC的属性信息，包括各NIC的MAC地址及端口号等。处理器根据各NIC的属性信息分别建立每个NIC对应的VNIC(virtual network interface controller，虚拟网络接口控制器)。VNIC与NIC一一对应，在处理器与FPGA之间，任一VNIC仅向其自身对应的NIC发送报文，不会向其他VNIC对应的NIC发送报文；任一NIC也仅向其自身对应的VNIC发送报文，不会向其他NIC对应的VNIC发送报文；每个VNIC同样可以配置有MAC地址接端口号。

具体的，在PTP主时钟设备的FPGA接收报文时，根据消息来源的端口号，修改组播目的地址为对应的VNIC的MAC地址，变组播为单播。这样，来自N个NIC的N条报文到了处理器中仍是N条，但被不同的N个VNIC分别接收。FPGA修改mac地址后需重新计算、更新校验和。

PTP主时钟设备和从时钟设备可以为任意的前传接口设备，在一种可能的实施方式中，所述PTP主时钟设备为BBU，所述从时钟设备为AAU。

国际电联对电信设备中的1588协议栈进行了规定，其中之一是规定使用基于MAC地址的组播目的地址发送1588报文，同时1588协议栈的部署可能会基于多种不同的硬件，本方案在处理器和FPGA分离的硬件模型上实现了1588协议栈的主从两端，解决了硬件限制，开发出符合国际电联规范的1588协议栈实现方案。

可以理解的是，在本申请实施例的PTP主时钟设备中，并不需要每次进行时钟同步时均建立VNIC，在建立VNIC之后的时钟同步过程中，直接使用已建立好的VNIC执行对应的步骤即可。

在本申请实施例中，每个NIC向自身对应的VNIC发送事件报文的时间戳，处理器的一个VNIC仅会收到一个sync(同步)报文的发送时间戳，基于处理器生成报文，基于FPGA记录时间戳，可以实现完整的1588协议栈。处理器承担了报文的生成逻辑，降低了FPGA资源的占用量；并且相比于FPGA，处理器的报文的生成逻辑更容易实现，减少实现完整的1588协议栈的工作量。

在1588协议中，事件报文可以包括sync报文及delay_request(延迟请求)报文，通用报文可以包括follow_up(跟进)报文及delay_response(延迟响应)报文。1588协议的具体实现过程可以如图4所示，t2为从时钟设备接收sync报文的时间戳；t1为PTP主时钟设备发送sync报文的时间戳。t1可以在发送sync报文时由硬件填入sync报文内，或者由follow_up报文携带。t3为从时钟设备发送delay_request报文的时间戳；t4为PTP主时钟设备接收到delay_request报文的时间戳，该时间戳可以通过delay_response报文返回给从时钟设备，以供从时钟设备计算使用。

offset＝{(t2-t1)-(t4-t3)}/2，这样做3个减法就能算出offset(时钟偏差)；delay＝{(t2-t1)+(t4-t3)}/2，在offset的结果上再做1个加法就能算出delay(网络时延)。在计算出delay后即可根据一定的算法进行调频和调相。调频算法通过调整T达到调频的目的，调相是通过调节offset寄存器来调整从时钟设备的时钟的时间。

可选的，无需每次算出offset就要进行调频调相，操作过于频繁既增加处理器负荷，又容易引起时钟的抖动。协议栈中有多种算法可以控制调频调相的频率和值，默认的Pi算法被比喻成从水缸舀水达到预计的水平面：调节t寄存器是水瓢舀水，观察offset是测量水平面。目的是offst为0。目的是A，实际是B，差值是Err＝A-B，kp*Err是调节量，kp为比例控制系数，kp设置的大则快、抖，小则慢、稳。算法和协议栈的接口是通用的，根据具体情况可以进行替换。由于算法的灵活性和复杂性，用软件实现更为合适。

在需要同步多个从时钟时，需要用多个网口分别连接，并在协议栈中例化多个端口。对于SOC，硬件打时间戳和软件获取时间戳的流程和开源1588协议栈的设计完全一致；但如果不是这种硬件结构，不能沿用开源协议栈的设计。

下面对sync报文及follow_up报文的发送进行介绍。在一种可能的实施方式中，所述事件报文包括sync报文，所述通用报文包括follow_up报文；

所述FPGA具体用于，针对每一NIC，利用该NIC向对应的从时钟设备发送该NIC对应的follow_up报文。

在发送sync报文时，处理器的每个VNIC分别向各自对应的NIC发一个sync报文。针对每一sync报文，该sync报文的源MAC地址为发送该sync报文的VNIC单播地址，目的MAC地址为PTP协议规定的固定组播地址。FPGA根据VNIC和NIC的对应关系，将组播消息发送到对应的NIC上，并通过NIC最终发送给对应的从时钟设备，即协议规定的固定组播地址对应的从时钟设备。可以用来区分各VNIC的，还有sync报文里的sourcePortIdentity.portNumber。需要说明的是，此处不能将所有VNIC发出的sync报文全部组播到NIC，这是因为组播N个sync报文到N个NIC后，会产生N*N个时间戳，而follow_up只有N个，PTP主时钟设备可以推算出从时钟设备会选择的parentPortIdentity，但无法从N*N个时间戳中选出属于该NIC的N个，因为FPGA的组播顺序无法获知。

发送follow_up报文也遵循sync报文的方式。针对每一VNIC，在生成该VNIC的follow_up报文时，从FPGA中获取NIC发送该VNIC的sync报文的时间戳，添加到该VNIC的follow_up报文中。

FPGA的具体结构可以参见相关技术中FPGA的结构，一种可能的FPGA的结构可以如图5所示。FPGA中负责网口处理的模块提供了收发时间戳输入接口，报文真正发送出去的时间戳为接口实际发送报文时记录的当前时钟值。发送方向上通过TX_Flag_EN信号指示是否需要对当前数据包进行打戳，接收方向上可以对每个数据包均进行打戳，负责网口处理的模块不具备报文类型的检测功能。

发送方向上需要对处理器发送过来的报文进行解析和识别，识别出1588协议的Sync报文(由PTP主时钟设备发送)和delay_request报文(由从时钟设备发送)两个事件报文，然后把这个数据包的TX_Flag_EN置有效，在负责网口处理的模块把报文发送出去后，会在输出口TX_Flag_o把真正发送出去的时间戳返回出来，FPGA生成携带该时间戳的报文返回给处理器。接收方向对每个报文进行打戳，所以FPGA需要识别出1588的Sync报文和delay_request报文两个事件报文，然后把对应的时间信息组包发送给处理器。FPGA转发1588协议的事件报文时，从对应NIC的时间戳寄存器读出时间戳，构造时间戳报文，用约定好的socket线程发送给处理器中对应的VNIC。

下面针对delay_request报文及delay_response报文的进行介绍。在一种可能的实施方式中，所述事件报文包括delay_request报文，所述通用报文包括delay_response报文；

FPGA的NIC接收delay_request报文，FPGA将delay_request报文组播的目的地址修改为对应的VNIC的MAC地址，变组播为单播，来自N个光口的N条delay_request报文到了处理器中，仍是N条。在生成delay_response报文时，每个VNIC在组包时，从FPGA提供的时间戳消息中获取相应的接收delay_request的时间戳，填入delay_response报文中。

FPGA的具体结构可以参见相关技术中FPGA的结构，一种可能的FPGA的结构可以如图5所示。FPGA的负责网口处理的模块提供了收发时间戳输入接口，报文真正发送出去的时间戳为接口实际发送报文时记录的当前时钟值。发送方向上通过TX_Flag_EN信号指示是否需要对当前数据包进行打戳，接收方向上可以对每个数据包均进行打戳，负责网口处理的模块不具备报文类型的检测功能。

本申请实施例还提供了一种时钟同步方法，应用于PTP主时钟设备，所述PTP主时钟设备包括处理器及FPGA，所述FPGA包括多个NIC，参见图6，所述方法包括：

S601，所述处理器获取所述FPGA中各NIC的属性信息，并根据各所述NIC的属性信息，建立多个VNIC，其中，所述VNIC与所述NIC一一对应。

可以理解的是，在本申请实施例的时钟同步方法中，并不需要每次进行时钟同步时均建立VNIC，在建立VNIC之后的时钟同步过程中，直接使用已建立好的VNIC执行对应的方法步骤即可。

S602，所述处理器生成事件报文和通用报文，所述通用报文中携带有各所述NIC从从时钟设备接收事件报文的时间戳或向从时钟设备发送事件报文的时间戳；基于所述VNIC与所述NIC一一对应关系，利用各所述VNIC分别向各所述VNIC各自对应的NIC单播事件报文和通用报文。

S603，所述FPGA通过各所述NIC向从时钟设备发送事件报文和通用报文，以及从从时钟设备接收事件报文，并根据所述FPGA的时钟，记录各所述NIC从从时钟设备接收事件报文的时间戳和向从时钟设备发送事件报文的时间戳；基于所述VNIC与所述NIC一一对应关系，利用各所述NIC分别向各所述NIC各自对应的VNIC单播事件报文。

在一种可能的实施方式中，参见图7，所述事件报文包括sync报文、delay_request报文，所述通用报文包括follow_up报文、delay_response报文，上述S602及S603包括：

S701，所述处理器生成sync报文，针对每一VNIC，所述处理器利用该VNIC向该VNIC对应的NIC发送所述sync报文；

其中，所述VNIC与所述NIC一一对应。

S702，针对每一NIC，所述FPGA利用该NIC向从时钟设备发送该NIC接收到的sync报文，并根据所述FPGA的时钟记录该NIC发送sync报文的时间戳；

S703，所述处理器根据各所述NIC发送sync报文的时间戳，分别生成各所述NIC对应的follow_up报文，其中，针对每一NIC，该NIC对应的follow_up报文中携带有该NIC发送sync报文的时间戳；

S704，针对每一NIC，所述处理器利用该NIC对应的VNIC，向该NIC发送该NIC对应的follow_up报文；

S705，针对每一NIC，所述FPGA利用该NIC向从时钟设备发送该NIC对应的followup报文；

S706，所述FPGA根据所述FPGA的时钟记录各所述NIC接收到delay_request报文的时间戳；

S707，针对每一VNIC，所述FPGA将该VNIC对应的NIC接收到的delay_request报文发送给该VNIC；

S708，所述处理器在接收到delay_request报文后，根据各所述NIC接收到delay_request报文的时间戳，分别生成各delay_request报文的delay_response报文，其中，针对每一delay_response报文，该delay_response报文中携带有NIC接收到该delay_response报文对应的delay_request报文的时间戳；

S709，针对每一NIC，所述处理器利用该NIC对应的VNIC，向该NIC发送该NIC对应的delay_request报文；

S710，针对每一NIC，所述FPGA利用该NIC向从时钟设备发送该NIC对应的delay_request报文。

所述方法还包括：

上述PTP主时钟设备中的存储器可以包括RAM(Random Access Memory，随机存取存储器)，也可以包括NVM(Non-Volatile Memory，非易失性存储器)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。

上述的处理器可以是通用处理器，包括CPU(Central Processing Unit，中央处理器)、NP(Network Processor，网络处理器)等；还可以是DSP(Digital Signal Processing，数字信号处理器)、ASIC(Application Specific Integrated Circuit，专用集成电路)、FPGA(Field-Programmable Gate Array，现场可编程门阵列)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

本申请实施例还提供了一种计算机可读存储介质，上述计算机可读存储介质内存储有计算机程序，上述计算机程序被处理器执行时实现上述任一时钟同步方法。

在本申请提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例中任一任一时钟同步方法。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘SolidState Disk(SSD))等。

需要说明的是，在本文中，各个可选方案中的技术特征只要不矛盾均可组合来形成方案，这些方案均在本申请公开的范围内。诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法及存储介质的实施例而言，由于其基本相似于PTP主时钟设备的实施例，所以描述的比较简单，相关之处参见PTP主时钟设备实施例的部分说明即可。

以上所述仅为本申请的较佳实施例，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。

Claims

1.一种PTP主时钟设备，其特征在于，包括：

2.根据权利要求1所述的PTP主时钟设备，其特征在于，所述事件报文包括同步sync报文，所述通用报文包括跟进follow_up报文；

3.根据权利要求2所述的PTP主时钟设备，其特征在于，所述FPGA具体用于，针对每一NIC，根据所述FPGA的时钟，将该NIC向从时钟设备发送sync报文的时间戳记录在该NIC的时间戳寄存器中；

4.根据权利要求1-3任一所述的PTP主时钟设备，其特征在于，所述事件报文包括延迟请求delay_request报文，所述通用报文包括延迟响应delay_response报文；

5.根据权利要求4所述的PTP主时钟设备，其特征在于，所述FPGA具体用于，针对每一NIC，根据所述FPGA的时钟，将该NIC接收到从时钟设备发送的delay_request报文的时间戳记录在该NIC的时间戳寄存器中；

6.根据权利要求1所述的PTP主时钟设备，其特征在于，所述主时钟设备为室内基带处理单元BBU，所述从时钟设备为有源天线处理单元AAU。

7.一种时钟同步方法，其特征在于，应用于PTP主时钟设备，所述PTP主时钟设备包括处理器及FPGA，所述FPGA包括多个NIC，所述方法包括：

8.根据权利要求7所述的方法，其特征在于，所述事件报文包括sync报文、delay_request报文，所述通用报文包括follow_up报文、delay_response报文，所述处理器生成事件报文和通用报文，所述通用报文中携带有各所述NIC从从时钟设备接收事件报文的时间戳或向从时钟设备发送事件报文的时间戳；基于所述VNIC与所述NIC一一对应关系，利用各所述VNIC分别向各所述VNIC各自对应的NIC单播事件报文和通用报文；所述FPGA通过各所述NIC向从时钟设备发送事件报文和通用报文，以及从从时钟设备接收事件报文，并根据所述FPGA的时钟，记录各所述NIC从从时钟设备接收事件报文的时间戳和向从时钟设备发送事件报文的时间戳；基于所述VNIC与所述NIC一一对应关系，利用各所述NIC分别向各所述NIC各自对应的VNIC单播事件报文，包括：

9.根据权利要求7所述的方法，其特征在于，所述PTP主时钟设备为BBU，所述从时钟设备为AAU。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现权利要求7-9任一所述的方法步骤。