CN114385536A - Vpx网络交换板 - Google Patents

Vpx网络交换板 Download PDF

Info

Publication number
CN114385536A
CN114385536A CN202111512861.4A CN202111512861A CN114385536A CN 114385536 A CN114385536 A CN 114385536A CN 202111512861 A CN202111512861 A CN 202111512861A CN 114385536 A CN114385536 A CN 114385536A
Authority
CN
China
Prior art keywords
module
chip
vpx
network switch
switch board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111512861.4A
Other languages
English (en)
Inventor
张建
刘仲旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Jingwei Tianqi Technology Co ltd
Original Assignee
Beijing Jingwei Tianqi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Jingwei Tianqi Technology Co ltd filed Critical Beijing Jingwei Tianqi Technology Co ltd
Priority to CN202111512861.4A priority Critical patent/CN114385536A/zh
Publication of CN114385536A publication Critical patent/CN114385536A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本公开提供了一种VPX网络交换板，涉及嵌入式系统领域，包括：PCB电路板；在PCB电路板上设置有处理器模块、交换芯片模块、收发器芯片模块、存储模块、VPX连接器模块、盲插连接器模块和接口模块；处理器模块通过PCIE信号线和第一信号线与交换芯片模块连接；收发器芯片模块分别与VPX连接器模块和交换芯片模块连接；交换芯片模块分别与盲插连接器模块和VPX连接器模块连接。本公开的VPX网络交换板，通过自主可控的国产化芯片设计实现，增强硬件层面的信息安全，降低了网络信息装备的安全隐患，安全性高，数据交互的速率高，可以满足对数据大带宽的需求，提高了产品质量和可靠性。

Description

VPX网络交换板
技术领域
本公开涉及嵌入式系统技术领域，尤其涉及一种VPX网络交换板。
背景技术
随着集成电路、计算机处理技术和软件技术的飞速发展，嵌入式系统也随之快速发展演变。嵌入式系统在工业范围应用日益广泛，传统单板计算机一般分为基于ARM处理器和基于X86处理器的单板计算机。现有的基于X86处理器的网络交换板卡难以满足高速数据交换的需求。VPX是VITA(VME International Trade Association,VME国际贸易协会)组织于2007年在其VME总线基础上提出的新一代高速串行总线标准。VPX能够满足恶劣环境下高可靠性、高带宽要求，因此，需要一种基于VPX的网络交换板卡，用于高速数据交换。
发明内容
为了解决上述技术问题，提出了本公开。本公开的实施例提供了一种VPX网络交换板。
根据本公开实施例的第一方面，提供一种VPX网络交换板，包括：PCB电路板；在所述PCB电路板上设置有处理器模块、交换芯片模块、收发器芯片模块、存储模块、VPX连接器模块、盲插连接器模块和接口模块；所述处理器模块分别与所述接口模块和所述存储模块连接；所述处理器模块通过PCIE信号线和第一信号线与所述交换芯片模块连接；所述收发器芯片模块分别与所述VPX连接器模块和所述交换芯片模块连接；所述交换芯片模块分别与所述盲插连接器模块和所述VPX连接器模块连接。
可选地，所述处理器模块包括：龙芯处理器，用于进行协议处理、管理控制和人机界面交互处理；其中，第一信号线为I2C总线，所述龙芯处理器通过所述PCIE信号线和所述I2C总线与所述交换芯片模块连接，用于对所述交换芯片模块进行控制和管理，并与所述交换芯片模块进行数据交互。
可选地，所述交换芯片模块包括：CTC5160芯片；所述CTC5160芯片配置有QSGMII端口，通过所述QSGMII端口与所述收发器芯片模块连接，与所述收发器芯片模块进行数据交互；所述收发器芯片模块对所述CTC5160芯片传输的信号进行增强处理，将处理后的信号发送给所述VPX连接器模块。
可选地，所述收发器芯片模块包括：多个多通道千兆以太网收发器芯片；所述CTC5160芯片配置有多个QSGMII端口；其中，各个多通道千兆以太网收发器芯片分别与所述VPX连接器模块和所述CTC5160芯片对应的QSGMII端口连接。
可选地，所述存储模块包括：DDR模块和FLASH模块；所述处理器模块分别与所述DDR模块和所述FLASH模块连接。
可选地，单通道以太网收发器芯片和串行通讯转换芯片；所述处理器模块分别与所述单通道以太网收发器芯片和所述串行通讯转换芯片连接；其中，所述接口模块包括：以太网接口和Uart接口；所述单通道以太网收发器芯片与所述以太网接口连接，所述串行通讯转换芯片与所述Uart接口连接。
可选地，还包括：电源接口、DC-DC电源系统和板卡健康管理模块；所述DC-DC电源系统分别与所述电源接口和所述DC-DC电源系统连接，所述板卡健康管理模块与所述交换芯片模块连接；其中，所述板卡健康管理模块用于对VPX网络交换板内的状态进行监测，通过IPMB总线与VPX网络交换板的外部设备进行数据交互；其中，所述VPX网络交换板内的状态包括：电压、温度、电流、运行状态。
可选地，还包括：温度传感器、实时时钟模块和EPROM模块；所述处理器模块分别与所述温度传感器、所述实时时钟模块和所述EPROM模块连接。
可选地，所述处理器模块通过I2C总线分别所述温度传感器、所述实时时钟模块和所述EPROM模块连接。
可选地，多通道时钟芯片、Flash模块和BOOT模块；所述处理器模块分别与所述多通道时钟芯片、所述Flash模块和所述BOOT模块连接。
基于本公开上述实施例提供的VPX网络交换板，通过自主可控的国产化芯片设计实现，增强硬件层面的信息安全，降低了网络信息装备的安全隐患，安全性高，数据交互的速率高，可以满足对数据大带宽的需求，提高了产品质量和可靠性。
附图说明
通过结合附图对本公开实施例进行更详细的描述，本公开的上述以及其他目的、特征以及优势将变得更加明显。附图用来提供对本公开实施例的进一步的理解，并且构成说明书的一部分，与本公开实施例一起用于解释本公开，并不构成对本公开的限制。在附图中，相同的参考标号通常代表相同部件或步骤。
图1为本公开的VPX网络交换板的一个实施例的模块示意图；
图2为本公开的VPX网络交换板的另一个实施例的示意图。
具体实施方式
下面将参考附图详细地描述根据本公开的示例实施例。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是本公开的全部实施例，应理解，本公开不受这里描述的示例实施例的限制。
应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
本领域技术人员可以理解，本公开实施例中的“第一”、“第二”等术语仅用于区别不同步骤、设备或模块等，既不代表任何特定技术含义，也不表示它们之间的必然逻辑顺序。
还应理解，在本公开实施例中，“多个”可以指两个或者两个以上，“至少一个”可以指一个、两个或两个以上。
还应理解，对于本公开实施例中提及的任一部件、数据或结构，在没有明确限定或者在前后文给出相反启示的情况下，一般可以理解为一个或多个。
另外，本公开中术语“和/或”，仅是一种描述关联对象的关联关系，表示可以存在三种关系，如A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本公开中字符“/”，一般表示前后关联对象是一种“或”的关系。
还应理解，本公开对各个实施例的描述着重强调各个实施例之间的不同之处，其相同或相似之处可以相互参考，为了简洁，不再一一赘述。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
本公开的实施例可以应用于终端设备、计算机系统、服务器等电子设备，其可与众多其它通用或者专用计算系统环境或配置一起操作。适于与终端设备、计算机系统或者服务器等电子设备一起使用的众所周知的终端设备、计算系统、环境和/或配置的例子包括但不限于：个人计算机系统、服务器计算机系统、瘦客户机、厚客户机、手持或膝上设备、基于微处理器的系统、机顶盒、可编程消费电子产品、网络个人电脑、小型计算机系统、大型计算机系统和包括上述任何系统的分布式云计算技术环境等。
如图1所示，本公开提供一种VPX网络交换板，包括PCB电路板11，在PCB电路板11上设置有处理器模块12、交换芯片模块13、收发器芯片模块14、存储模块17、VPX连接器模块16、盲插连接器模块16和接口模块18等。处理器模块12分别与接口模块18和存储模块17连接，处理器模块12通过PCIE(Peripheral Component Interconnect Express，高速串行计算机扩展总线标准)信号线和第一信号线与交换芯片模块13连接，收发器芯片模块14分别与VPX连接器模块15和交换芯片模块13连接，交换芯片模块13分别与盲插连接器模块16和VPX连接器模块15连接。
PCB电路板11稳定性高，配置特制的高强度铝合金加固壳，能够最大限度确保系统的高可靠性，可以应用于军用计算机中的数据交换。处理器模块包括龙芯处理器，用于进行协议处理、管理控制和人机界面交互处理等。第一信号线为I2C总线，龙芯处理器通过PCIE信号线和I2C总线与交换芯片模块13连接，用于对交换芯片模块13进行控制和管理，并与交换芯片模块13进行数据交互。
存储模块包括DDR(双倍速率同步动态随机存储器)模块和FLASH模块等，处理器模块分别与DDR模块和FLASH模块连接。处理器模块分别与单通道以太网收发器芯片和串行通讯转换芯片连接，接口模块包括：以太网接口和Uart接口；单通道以太网收发器芯片与以太网接口连接，串行通讯转换芯片与Uart接口连接。
如图2所示，单通道以太网收发器芯片为GE PHY 182，用来实现OSI模型物理层，用于发送和接收以太网的数据帧。串行通讯转换芯片为RS232 181，用于通过串口实现对板卡进行调试及管理。
在一个实施例中，如图2所示，处理器模块采用国产化龙芯处理器CPU 2H121运行交换模块系统软件，完成对整个模块的协议处理、管理控制和人机界面等工作，通过其外部设备互联总线PCI接口及扩展出板卡需要的PCIe、管理网口、管理串口等。
国产化CPU龙芯2H是中科院计算机所自主研发的通用CPU。CPU龙芯2H通过外部设备互联总线PCI扩展出1路PCI-E和1路I2C1，用于与交换芯片模块进行通讯、控制和管理。CPU龙芯2H扩展出一个RS232管理串口，用于板卡的调测。CPU龙芯2H提供一路I2CO，用于Sensor、RTC、EEPROM等器件的访问。
CPU龙芯2H提供一路NAND与Flash连接，提供两个DDR3 512MB的容量，从而实现对整个模块的协议处理、管理控制和人机界面等工作。图2中的DDR3为静态随机存储器，是一种高速缓存，掉电数据丢失，其作用是用于暂时存放处理器中的运算数据。
在一个实施例中，交换芯片模块包括CTC5160芯片。CTC5160芯片配置有QSGMII端口，通过QSGMII端口与收发器芯片模块14连接，与收发器芯片模块14进行数据交互。收发器芯片模块14对CTC5160芯片信号进行增强处理，将处理后的信号发送给VPX连接器模块15。
收发器芯片模块14包括多个多通道千兆以太网收发器芯片，CTC5160芯片配置有多个QSGMII端口，各个多通道千兆以太网收发器芯片分别与VPX连接器模块15和CTC5160芯片对应的QSGMII端口连接。如图2所示，收发器芯片模块包括4个多通道千兆以太网收发器芯片，4个多通道千兆以太网收发器芯片为4个4—Port PHY 141-144，为八通道千兆以太网收发器芯片，用于实现OSI模型物理层，主要功能是用来发送和接收以太网的数据帧。盲插连接器模块16为光盲插161，可以为现有的光盲插模块。VPX连接器模块15可以为现有的多种VPX连接器模块。
CTC5160 131是一款高性能的IP/以太网交换芯片，最大交换容量为120Gbps，最大支持48x1GE+8x10GE和12x10GbE的数据交换能力；四组SerDes接口速率支持1.25Gbps～12.8Gbps，可以配置为多种高标准的接口模式，集成从二层到三层的包处理引擎。GreatBelt还有两组SerDes接口专门用于和CPU对接，速率支持1.25Gpbs～6.25Gpbs，可配置为PCIe/SGMII两种工作模式。
端口聚合也称以太通道(ethernet channel)，两个交换机之间有多条冗余链路时，交换机将一组物理端口联合起来，作为一个逻辑的通道。为了方便对一个或多个网络接口的流量进行分析(如IDS产品、网络分析仪等)，可以通过配置交换机或路由器将一个或多个端口(VLAN)的数据转发到某一个端口，即端口镜像，实现对网络的监听。端口镜像功能是对网络流量监控的一个有效的安全手段。
CTC5160 131拥有高度集成的Layer2到Layer3包处理引擎，单芯片可提供高达120Gbps的报文处理能力。将CTC5160的SerDes配置成QSGMII模式，再通过接口协议芯片将QSGMII接口作为4—Port PHY进行外部连接的标准接口,并完成端口的自动识别及交换通道选择功能。4—Port PHY转换后的接口通过网络变压器对信号进行阻抗匹配、杂波抑制和高电压隔离等增强处理后与标准VPX连接器连接进行传输。
在一个实施例中，在控制管理通道中，CPU 2H 121通过PCI-E、I2C1端口控制和管理交换芯片CTC5160 131，并作为CPU 2H 121与CTC5160 131之间数据报文的收发通道。CTC5160 131通过1个SMI接口来访问、读写千兆以太网4—Port PHY(物理层)芯片的内部寄存器。EEPROM模块包括可擦除可编辑逻辑器件EEPROM 103，EEPROM 103主要是用来为各芯片的软件复位、处理中断高温报警上报等，CPU 2H 121通过CPU总线LocalBus对其内部寄存器进行访问。CPU 2H 121通过PCI扩展出一个管理网口，通过UART扩展出一个管理串口RS232 181。管理网口和串口直接在前面板以RJ45端口模式提供Uart&ETH 182，可用于板卡的调试，也供用户对整个系统进行管理和配置。
在一个实施例中，处理器模块分别与温度传感器、实时时钟模块和EPROM模块连接。处理器模块通过I2C总线分别温度传感器、实时时钟模块和EPROM模块连接。处理器模块分别与多通道时钟芯片、Flash模块和BOOT模块连接。如图2所示，温度传感器为sensor101，用于监测板上的温度；实时时钟模块为RTC102，用于为系统提供精准的时间基准；EPROM模块为EEPROM 103，为带电可擦除可编程只读存储器，用于保存系统的相关设置及相关操作。Flash模块为NAND Flash 104，是一种非易失性存储器，用于作为大容量存储使用。BOOT模块BOOT 105，为操作系统的内核及在系统引导过程中使用的文件；多通道时钟芯片为AD9559106，为CPU提供时钟节拍。
本公开的VPX网络交换板，具备数据交换功能，可以实现全端口线速转发数据报文，报文类型支持单播、组播及广播报文；具备路由功能，支持单播路由和组播路由协议。单播路由协议支持静态路由、动态路由相结合的方式；单播路由支持等价和加权路由，实现流量的负载分担。IP组播路由包括PIM(Protocol Independent Multicast)稀疏模式、密集模式。支持SSM模式和新的SSM模式。此外，隧道的IP组播支持IP/GRE隧道；支持通过管理串口对其进行配置管理、WEB登录、板卡健康状态的上报和管理IP的配置、查询。
本公开的VPX网络交换板支持QoS设置，根据应用的需求以及网络管理的设置来有效的管理网络带宽；可以采用DiffServ(区分服务)模型，根据服务要求对不同业务的数据进行分类，对报文按类进行优先级标记，有差别地提供服务；支持端口聚合、端口限速、广播风暴抑制；将指定端口的业务或者控制报文流量完整地映射到其它指定的端口上；通过配置交换机或路由器来把一个或多个端口(VLAN)的数据转发到某一个端口，即端口镜像，可以实现对网络的监听；将被监控流量镜像到监控端口，以便对被监控流量进行故障定位、流量分析、流量备份等。
本公开的VPX网络交换板支持LLDP协议、支持MDI自适应，自动选择操作模式；采用端口隔离特性，可以实现同一VLAN内端口之间的隔离；用户只需要将端口加入到隔离组中，即可以实现隔离组内端口之间二层数据的隔离，端口隔离功能为用户提供了更安全、更灵活的组网方案；支持单精度、双精度浮点运算指令、ASIMD处理指令；采用支持分区化的嵌入式操作系统平台将整体任务进行多种级别的安全域划分；根据不同的安全访问控制策略来实现安全域的隔离访问控制；在启动时，CPU会按照可信启动流程执行，如果校验失败则停止启动，如果成功，则加载执行。
在一个实施例中，DC-DC电源系统108分别与电源接口(power conn)109和板卡健康管理模块(BMC)107连接，板卡健康管理模块107与交换芯片模块连接。板卡健康管理模块107用于对VPX网络交换板内的状态进行监测，通过IPMB总线与VPX网络交换板的外部设备进行数据交互，VPX网络交换板内的状态包括电压、温度、电流、运行状态等。
板卡健康管理模块为BMC(Baseboard Manager Controller)107是一个独立的系统，不依赖于系统上的其它硬件(比如CPU、内存等)，也不依赖与BIOS、OS等(BMC可以与BIOS和OS交互，可以起到更好的平台管理作用。BMC107符合VITA 46.11-2015规范。用于对板卡的板内电压、温度，电流，运行状态等进行统一监测管理，通过IPMB总线进行请求。从powerconn109输入外部的12VDC电源和5VDC电源，通过多级DC-DC电源系统108内部的各个器件，按所需输出电源2.5V、1.8V、1.5V等多种DC电源。
以上结合具体实施例描述了本公开的基本原理，但是，需要指出的是，在本公开中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势以及效果等是本公开的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本公开为必须采用上述具体的细节来实现。
上述实施例中的VPX网络交换板，提供基于龙芯2H+CTC5160框架的千兆以太网交换系统，CPU芯片和交换芯片等均采用自主可控的国产化芯片设计实现，增强硬件层面的信息安全，降低了网络信息装备的安全隐患；硬件以及软件采用自主设计，安全性高；数据交互的速率高，可以满足对数据大带宽的需求；板卡的集成度高，功耗低，可长时间稳定可靠工作；提供的接口资源丰富，兼容性强，可满足不同的需求，提高了产品质量和可靠性。
可能以许多方式来实现本公开的方法和装置。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本公开的方法和装置。用于方法的步骤的上述顺序仅是为了进行说明，本公开的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。此外，在一些实施例中，还可将本公开实施为记录在记录介质中的程序，这些程序包括用于实现根据本公开的方法的机器可读指令。因而，本公开还覆盖存储用于执行根据本公开的方法的程序的记录介质。
还需要指出的是，在本公开的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本公开的等效方案。
提供所公开的方面的以上描述，以使本领域的任何技术人员能够做出或者使用本公开。对这些方面的各种修改等对于本领域技术人员而言，是非常显而易见的，并且在此定义的一般原理可以应用于其他方面，而不脱离本公开的范围。因此，本公开不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本公开的实施例限制到在此公开的形式中。尽管以上已经讨论了多个示例方面以及实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。

Claims (10)

1.一种VPX网络交换板，其特征在于，包括：
PCB电路板；在所述PCB电路板上设置有处理器模块、交换芯片模块、收发器芯片模块、存储模块、VPX连接器模块、盲插连接器模块和接口模块；所述处理器模块分别与所述接口模块和所述存储模块连接；所述处理器模块通过PCIE信号线和第一信号线与所述交换芯片模块连接；所述收发器芯片模块分别与所述VPX连接器模块和所述交换芯片模块连接；所述交换芯片模块分别与所述盲插连接器模块和所述VPX连接器模块连接。
2.如权利要求1所述的VPX网络交换板，其中，
所述处理器模块包括：龙芯处理器，用于进行协议处理、管理控制和人机界面交互处理；其中，第一信号线为I2C总线，所述龙芯处理器通过所述PCIE信号线和所述I2C总线与所述交换芯片模块连接，用于对所述交换芯片模块进行控制和管理，并与所述交换芯片模块进行数据交互。
3.如权利要求2所述的VPX网络交换板，其中，
所述交换芯片模块包括：CTC5160芯片；所述CTC5160芯片配置有QSGMII端口，通过所述QSGMII端口与所述收发器芯片模块连接，与所述收发器芯片模块进行数据交互；
所述收发器芯片模块对所述CTC5160芯片传输的信号进行增强处理，将处理后的信号发送给所述VPX连接器模块。
4.如权利要求3所述的VPX网络交换板，其中，
所述收发器芯片模块包括：多个多通道千兆以太网收发器芯片；所述CTC5160芯片配置有多个QSGMII端口；
其中，各个多通道千兆以太网收发器芯片分别与所述VPX连接器模块和所述CTC5160芯片对应的QSGMII端口连接。
5.如权利要求1所述的VPX网络交换板，其中，
所述存储模块包括：DDR模块和FLASH模块；
所述处理器模块分别与所述DDR模块和所述FLASH模块连接。
6.如权利要求1所述的VPX网络交换板，还包括：
单通道以太网收发器芯片和串行通讯转换芯片；所述处理器模块分别与所述单通道以太网收发器芯片和所述串行通讯转换芯片连接；
其中，所述接口模块包括：以太网接口和Uart接口；所述单通道以太网收发器芯片与所述以太网接口连接，所述串行通讯转换芯片与所述Uart接口连接。
7.如权利要求1所述的VPX网络交换板，还包括：
电源接口、DC-DC电源系统和板卡健康管理模块；所述DC-DC电源系统分别与所述电源接口和所述DC-DC电源系统连接，所述板卡健康管理模块与所述交换芯片模块连接；其中，所述板卡健康管理模块用于对VPX网络交换板内的状态进行监测，通过IPMB总线与VPX网络交换板的外部设备进行数据交互；其中，所述VPX网络交换板内的状态包括：电压、温度、电流、运行状态。
8.如权利要求1所述的VPX网络交换板，还包括：
温度传感器、实时时钟模块和EPROM模块；所述处理器模块分别与所述温度传感器、所述实时时钟模块和所述EPROM模块连接。
9.如权利要求8所述的VPX网络交换板，其中，
所述处理器模块通过I2C总线分别所述温度传感器、所述实时时钟模块和所述EPROM模块连接。
10.如权利要求1所述的VPX网络交换板，还包括：
多通道时钟芯片、Flash模块和BOOT模块；所述处理器模块分别与所述多通道时钟芯片、所述Flash模块和所述BOOT模块连接。
CN202111512861.4A 2021-12-11 2021-12-11 Vpx网络交换板 Pending CN114385536A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111512861.4A CN114385536A (zh) 2021-12-11 2021-12-11 Vpx网络交换板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111512861.4A CN114385536A (zh) 2021-12-11 2021-12-11 Vpx网络交换板

Publications (1)

Publication Number Publication Date
CN114385536A true CN114385536A (zh) 2022-04-22

Family

ID=81195618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111512861.4A Pending CN114385536A (zh) 2021-12-11 2021-12-11 Vpx网络交换板

Country Status (1)

Country Link
CN (1) CN114385536A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106385388A (zh) * 2016-09-07 2017-02-08 湖北三江航天万峰科技发展有限公司 一种基于2fi+ctc5160架构的千兆以太网交换系统
CN109871089A (zh) * 2019-01-18 2019-06-11 湖南胜云光电科技有限公司 一种vpx架构的综合集成平台

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106385388A (zh) * 2016-09-07 2017-02-08 湖北三江航天万峰科技发展有限公司 一种基于2fi+ctc5160架构的千兆以太网交换系统
CN109871089A (zh) * 2019-01-18 2019-06-11 湖南胜云光电科技有限公司 一种vpx架构的综合集成平台

Similar Documents

Publication Publication Date Title
US10521273B2 (en) Physical partitioning of computing resources for server virtualization
US10205653B2 (en) Fabric discovery for a cluster of nodes
US10148746B2 (en) Multi-host network interface controller with host management
US8737410B2 (en) System and method for high-performance, low-power data center interconnect fabric
US8140871B2 (en) Wake on Lan for blade server
US20210357242A1 (en) System and method for hardware offloading of nested virtual switches
US9940143B2 (en) Using peripheral component interconnect express vendor-defined message (PCIe-VDM) and inter-integrated circuit (I2C) transport for network communications
US7747881B2 (en) System and method for limiting processor performance
US8977733B1 (en) Configuring host network parameters without powering on a host server
US8805983B2 (en) Local externally accessible managed virtual network interface controller
US8671236B2 (en) Computer bus with enhanced functionality
CN113645047B (zh) 一种基于智能网卡的带外管理系统和服务器
US9804980B2 (en) System management through direct communication between system management controllers
US9197490B2 (en) System and method for providing remote management of a switching device
US11321179B1 (en) Powering-down or rebooting a device in a system fabric
US20100034117A1 (en) Parallel vlan and non-vlan device configuration
CN114385536A (zh) Vpx网络交换板
US10075398B2 (en) Systems and methods for enabling a host system to use a network interface of a management controller
Li et al. Implementation of gigabit ethernet controller with fault tolerance and prevention mechanism
Hanawa et al. Pearl and peach: A novel pci express direct link and its implementation
US11500440B2 (en) Transferring network input/output (I/O) device control ownership between heterogeneous computing entities
CN215420320U (zh) 一种双端口万兆以太网适配器网卡
WO2024139167A1 (zh) 基于bmc的内存资源处理设备、方法、装置及非易失性可读存储介质
US20220158865A1 (en) Asynchronous communication in multiplexed topologies
Hanawa et al. Power-aware, dependable, and high-performance communication link using PCI Express: PEARL

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220422