CN114385521A - 具有多个行缓冲区的存储器装置 - Google Patents

具有多个行缓冲区的存储器装置 Download PDF

Info

Publication number
CN114385521A
CN114385521A CN202111202856.3A CN202111202856A CN114385521A CN 114385521 A CN114385521 A CN 114385521A CN 202111202856 A CN202111202856 A CN 202111202856A CN 114385521 A CN114385521 A CN 114385521A
Authority
CN
China
Prior art keywords
memory
line
command
bank
line buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111202856.3A
Other languages
English (en)
Inventor
S·S·艾勒特
A·D·艾卡尔
S·斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114385521A publication Critical patent/CN114385521A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2209—Concurrent read and write

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

一种实例存储器子系统包含：多个存储体组，其中每个存储体组包括多个存储器存储体；多个行缓冲区，其中所述多个行缓冲区中的两个或更多个行缓冲区与每个存储体组相关联；以及处理逻辑，其以通信方式耦合到所述多个存储体组和所述多个行缓冲区，所述处理逻辑执行包括以下各项的操作：从主机接收标识所述多个行缓冲区中的行缓冲区的命令；以及参照所标识的行缓冲区执行操作。

Description

具有多个行缓冲区的存储器装置
技术领域
本公开的实施例大体上涉及存储器系统，并且更具体地说，涉及实施具有每存储体多个行缓冲区或一组并置存储体的动态随机存取存储器(DRAM)装置。
背景技术
DRAM装置包含分组为存储体组的多个存储器存储体，例如分组为四个存储体组的十六个存储器存储体。每个存储器存储体是包含多个存储器单元的存储器阵列，使得每个存储器单元能够取决于存储器单元类型而存储一或多个位的信息。
发明内容
附图说明
根据下文给出的具体实施方式并且根据本公开的一些实施例的附图将更加充分地理解本公开。
图1示意性地示出了根据本公开的各方面实施的实例存储器子系统的高级组件图。
图2A示意性地示出了执行激活(ACT)命令的主机和存储器子系统的交互，其中由主机管理行缓冲区分配；
图2B示意性地示出了执行激活(ACT)命令的主机和存储器子系统的交互，其中由存储器子系统管理行缓冲区分配；
图3A示意性地示出了执行读取(RD)命令的主机和存储器子系统的交互，其中由主机管理行缓冲区分配；
图3B示意性地示出了执行读取(RD)命令的主机和存储器子系统的交互，其中由存储器子系统管理行缓冲区分配；
图4A示意性地示出了执行写入(WR)命令的主机和存储器子系统的交互，其中由主机管理行缓冲区分配；
图4B示意性地示出了执行写入(WR)命令的主机和存储器子系统的交互，其中由存储器子系统管理行缓冲区分配；
图5A示意性地示出了执行预充电(PRE)命令的主机和存储器子系统的交互，其中由主机管理行缓冲区分配；
图5B示意性地示出了执行预充电(PRE)命令的主机和存储器子系统的交互，其中由存储器子系统管理行缓冲区分配；
图6A是根据本公开的实施例操作的存储器子系统执行存储器存取操作的实例方法的流程图。
图6B是根据本公开的实施例操作的存储器子系统执行存储器存取操作的另一实例方法的流程图。
图7示出了包含根据本公开的一些实施例实施的存储器子系统的实例计算系统。
图8是本公开的实施例可在其中操作的实例主机计算机系统的框图。
具体实施方式
本公开的实施例涉及实施具有每存储体多个行缓冲区或一组存储体的动态随机存取存储器(DRAM)装置。
DRAM装置包含分组为存储体组的多个存储器存储体，例如分组为四个存储体组的十六个存储器存储体。每个存储器存储体是包含多个存储器单元的存储器阵列，使得每个存储器单元能够取决于存储器单元类型而存储一或多个位的信息。存储器单元包含保持电荷的电容器和用作控制对电容器的接入的开关的晶体管。因此，可通过施加特定电压来对存储器单元进行编程(写入)，这产生由电容器保持的电荷。存储器单元通过字线和位线连接，所述字线是电连接到存储器单元的控制栅极的导线，所述位线是电连接到存储器单元的漏极电极的导线。
存储器存取操作从激活(ACT)命令开始，所述ACT命令选择存储器存储体和行，并且将数据从选定行的存储器单元复制到行缓冲区以供后续存取。可在激活命令之后发出的读取(RD)命令指定用于读取操作的起始列(位线)位置，并且使数据从行缓冲区的指定列位置移动到存储器控制器。可在激活命令之后发出的写入(WR)命令指定用于写入操作的起始列(位线)位置，并且使由存储器控制器供应的数据存储在行缓冲区的指定列位置处。
选定行保持作用中(开放)以供存取，直到预充电(PRE)命令被发到所述存储体，所述PRE命令通过将数据从行缓冲区移动到开放行的存储器单元而使所述开放行不开放。替代地，代替发出明确的预充电命令以去激活某一行，利用自动预充电读取(RDA)和利用自动预充电写入(WRA)命令可用于在完成读取或写入操作后自动对所述行进行预充电。一旦存储体已进行预充电，其就会处于空闲状态并且应在任何读取或写入命令被发到所述存储体之前被激活。
因此，行缓冲区高效地对来自选定行的数据进行高速缓存。然而，将单个行缓冲区与每个存储体相关联将限制高速缓存方案的效率。本公开的系统和方法通过对每存储体或一组存储体采用多个行缓冲区来解决此缺陷和其它缺陷。在说明性实例中，多个行缓冲区(例如，四个行缓冲区或八个行缓冲区)可专用于每个存储器存储体。在另一说明性实例中，多个行缓冲区可在几个并置的存储体之间或在裸片上的所有存储体之间共享。因此，根据本公开的一些实施例实施的系统和方法的优点包含但不限于通过利用可专用于单个存储体或在多个存储体之间共享的多个行缓冲区来改进存储器存取效率。
图1示意性地示出了根据本公开的各方面实施的实例存储器子系统的高级组件图。如图1所示，存储器子系统100包含耦合到存储器控制器120的一或多个存储器装置110，所述存储器控制器可与主机计算机系统(图1中未示出)通信。存储器控制器120和/或存储器子系统100的各种其它功能组件实施用于执行下文的本文中所描述的存储器存取操作的处理逻辑。本文中的“耦合到”是指组件之间的电连接，包含经由一或多个中间组件的间接连接和直接连接(即，无中间组件)。存储器装置(例如，DRAM装置)110包含多个存储器存储体130A-130N，其分组成存储体组140A-140K。虽然图1示出了分组成四个存储体组的十六个存储器存储体，但各种其它实施方案可采用其它数目的存储体组和存储体。每个存储器存储体130是包含多个存储器单元的存储器阵列，使得每个存储器单元能够取决于存储器单元类型而存储一或多个位的信息。
如本文中以上所提及的，存储器装置110可进一步包含一组行缓冲区150A-150L，其可用于存储从一行存储体130检取到的数据。在说明性实例中，一或多个行缓冲区150可专用于每个存储器存储体130。在另一说明性实例中，可在若干并置的存储器存储体130之间(例如，在单个存储体组140的存储体之间)共享一或多个行缓冲区150。在另一说明性实例中，可在存储器装置110的所有存储器存储体130之间共享一或多个行缓冲区150。
为了清晰和简洁，图1中省略了各种其它组件，例如感测放大器、输入/输出接口和命令接口。在一个实施例中，存储器装置110可实施为位于一或多个裸片上的一或多个集成电路。在另一实施例中，存储器子系统100可实施为芯片上系统，其除了图1的存储器装置110和存储器控制器120之外，还可包含一或多个处理核心和一或多个输入/输出(I/O)接口。
在一些实施方案中，主机可能知道将多个行缓冲区与每个存储体或一组存储体相关联的方案。因此，行缓冲区可由主机直接管理，所述主机通过在激活、读取、写入和预充电命令中提供行缓冲区标识符来指定应使用哪个行缓冲区，如下文参考图2A、3A、4A和5A进一步详细解释的。替代地，行缓冲区的管理可由存储器子系统和/或单个存储器装置执行，这将要求主机在激活、读取和写入命令中提供行地址，如下文参考图2B、3B、4B和5B进一步详细解释的。
在一些实施方案中，主机可能知道将多个行缓冲区与每个存储体或一组存储体相关联的方案，但是行缓冲区分配可由存储器装置管理。因此，主机可发出激活命令并且接收返回的行缓冲区标识符。行缓冲区标识符可在由主机发布到存储器子系统的后续请求(例如，读取、写入和预充电)命令中使用。
如本文中以上所提及的，存储器存取操作从激活(ACT)命令开始，所述ACT命令选择存储器存储体和行，并且将数据从选定行的存储器单元复制到行缓冲区以供后续存取。图2A-2B示意性地示出了执行激活(ACT)命令的主机210和存储器子系统215的交互。
具体地，图2A示意性地示出了根据本公开的方面，主机210和执行激活(ACT)命令的存储器子系统215的交互，其中由主机210管理行缓冲区分配。在说明性实例中，主机210可通过发布激活(ACT)命令220而发起存储器存取操作。
由于行缓冲区分配由主机210管理，因此激活命令220需要标识待由存储器子系统215利用的行缓冲区以用于存储从选定行检取的数据。因此，激活命令220的参数可包含存储体组地址230、存储体地址232、行地址234和行缓冲区标识符236。所述参数中的每一个可由经由存储器装置250的对应输入传输的一组位编码。
处理激活命令220可涉及由行解码器255解码物理地址字段230、232和234，并且将数据从由存储体组地址230标识的存储体组中的(由存储体地址232标识的)存储体265的(由行地址234标识的)选定行260移动到由行缓冲区标识符236标识的行缓冲区270。
图2B示意性地示出了根据本公开的各方面的执行激活(ACT)命令的主机210和存储器子系统215的交互，其中由存储器子系统管理行缓冲区分配。在说明性实例中，主机210可通过发布激活(ACT)命令221而发起存储器存取操作。
由于行缓冲区分配由存储器子系统管理，因此激活命令221仅需要标识行，数据将从所述行传送到由存储器子系统选择的行缓冲区。因此，激活命令221的参数可包含存储体组地址230、存储体地址232和行地址234。所述参数中的每一个可由经由存储器装置250的对应输入传输的一组位编码。
处理激活命令221可涉及由行解码器255解码物理地址字段230、232和234，并且将数据从由存储体组地址230标识的存储体组中的(由存储体地址232标识的)存储体265的(由行地址234标识的)选定行260移动到行缓冲区270，所述数据由存储器子系统在与由激活命令指定的存储体相关联的可用行缓冲区中选择。在说明性实例中，基于行分配元数据275选择行缓冲区，所述行分配元数据反映行缓冲区与已激活行的临时关联(例如，通过使每个行缓冲区与标识当前与所述行缓冲区相关联的行的行标签相关联)。在某些实施方案中，如果已经分配了与选定存储体相关联的所有行缓冲区，则存储器子系统可将数据从分配的行缓冲区中的一个逐出到对应行，从而使行缓冲区可用于激活命令231。
如本文中以上所提及的，激活命令将来自选定行的存储器单元的数据复制到指定行缓冲区以供读取或写入命令的后续存取。可在激活命令之后发出的读取(RD)命令指定用于读取操作的起始列(位线)位置，并且使数据从行缓冲区的指定列位置移动到存储器控制器。图3A-3B示意性地示出了执行读取(RD)命令的主机210和存储器子系统215的交互。
具体地，图3A示意性地示出了根据本公开的方面，执行读取(RD)命令的主机210和存储器子系统215的交互，其中由主机管理行缓冲区分配。在说明性实例中，在完成激活命令220后，主机210可通过发布RD(读取)命令222而执行存储器存取操作。
由于行缓冲区分配由主机210管理，因此读取命令222不需要标识应从其读取数据的行，这是因为来自行260的数据已经由先前执行的激活命令220移动到行缓冲区270。因此，读取命令222仅需要标识行缓冲区并且指定列地址238，所述列地址是用于执行读取操作的开始地址(即，位线)。因此，读取命令222的参数可包含行缓冲区标识符236和列地址238。所述参数中的每一个可由经由存储器装置250的对应输入传输的一组位编码。
处理读取命令222可涉及从由列地址238标识的位线开始，将数据从(由行缓冲区标识符236标识的)指定行缓冲区270移动到数据输入/输出缓冲区280，数据将从所述数据输入/输出缓冲区传送到存储器控制器。
图3B示意性地示出了根据本公开的各方面的执行读取(RD)命令的主机210和存储器子系统215的交互，其中由存储器子系统215管理行缓冲区分配。在说明性实例中，在完成激活命令221后，主机210可通过发布读取(RD)命令223而执行存储器存取操作。
由于行缓冲区分配由存储器子系统215管理，因此读取命令223需要标识行(例如，通过指定存储体组地址230、存储体地址232和行地址234)，因此使得存储器子系统215能够标识行缓冲区270，先前执行的激活命令221已将来自所述行的数据移动到行缓冲区270。此外，读取命令223需要指定列地址238，所述列地址是用于执行读取操作的开始地址(即，位线)。因此，读取命令223的参数可包含存储体组地址230、存储体地址232、行地址234和列地址238。所述参数中的每一个可由经由存储器装置250的对应输入传输的一组位编码。
处理读取命令223可涉及(例如，基于行分配元数据275)标识先前已经与由存储体组地址230、存储体地址232和行地址234标识的行相关联的行缓冲区270。在标识行缓冲区270时，存储器子系统215从由列地址238标识的位线开始，将数据从行缓冲区270复制到数据输入/输出缓冲器280，数据将从所述数据输入/输出缓冲区传送到存储器控制器。
如本文中以上所提及的，可在激活命令之后发出的写入(WR)命令指定用于写入操作的起始列(位线)位置，并且使由存储器控制器供应的数据存储在行缓冲区的指定列位置处。图4A-4B示意性地示出了执行写入(WR)命令的主机210和存储器子系统215的交互。
具体地，图4A示意性地示出了根据本公开的方面，执行写入(WR)命令的主机210和存储器子系统215的交互，其中由主机210管理行缓冲区分配。在说明性实例中，在完成激活命令220后，主机210可通过发布写入(WR)命令224而执行存储器存取操作。
由于行缓冲区分配由主机210管理，因此写入命令224不需要标识数据应该写入的行，这是因为行260已经被先前执行的激活命令220标识并且与行缓冲区270相关联。因此，写入命令224仅需要标识行缓冲区并且指定列地址238，所述列地址是用于执行写入操作的开始地址(即，位线)。因此，写入命令224的参数可包含待写入到存储器装置250的指定位置的行缓冲区标识符236、列地址238和数据240。所述参数中的每一个可由经由存储器装置250的对应输入传输的一组位编码。
处理写入命令224可涉及从由列地址238标识的位线开始，经由输入/输出缓冲区280将由写入命令参数提供的数据240移动到(由行缓冲区标识符236标识的)指定行缓冲区270。
图4B示意性地示出了根据本公开的各方面的执行写入(WR)命令的主机210和存储器子系统215的交互，其中由存储器子系统215管理行缓冲区分配。在说明性实例中，在完成激活命令221后，主机210可通过发布写入(WR)命令223来执行存储器存取操作。
由于行缓冲区分配由存储器子系统215管理，因此写入命令225需要标识行(例如，通过指定存储体组地址230、存储体地址232和行地址234)，从而使存储器子系统215能够标识行缓冲区270，所述行缓冲区已通过先前执行的激活命令221与选定行相关联。此外，写入命令225需要指定列地址238，所述列地址是用于执行写入操作的开始地址(即，位线)。因此，写入命令225的参数可包含将写入到存储器装置250的指定位置的存储体组地址230、存储体地址232、行地址234、列地址238和数据240。所述参数中的每一个可由经由存储器装置250的对应输入传输的一组位编码。
处理写入命令225可涉及(例如，基于行分配元数据275)标识先前已经与由存储体组地址230、存储体地址232和行地址234标识的行相关联的行缓冲区270。在标识行缓冲区270后，存储器子系统215经由输入/输出缓冲区280将由写入命令参数提供的数据240复制到所标识的行缓冲区270。
如本文中以上所提及的，选定行保持作用中(开放)以供存取，直到主机发送预充电(PRE)命令为止，所述PRE命令通过将数据从对应行缓冲区移动到指定开放行的存储器单元而使述开放行不开放。图5A-5B示意性地示出了执行PRE(预充电)命令的主机210和存储器子系统215的交互。
具体地，图5A示意性地示出了根据本公开的各方面的执行PRE(预充电)命令的主机210和存储器子系统215的交互，其中由主机210管理行缓冲区分配。在说明性实例中，主机210可通过发布PRE(预充电)命令226而使得将指定行缓冲区的内容写入到存储器装置250。
由于行缓冲区分配由主机210管理，因此预充电命令226仅需要标识数据应从其存储到相关联的行的行缓冲区。因此，预充电命令226的参数可包含行缓冲区标识符236。所述参数可由经由存储器装置250的对应输入传输的一组位编码。
处理预充电命令226可涉及基于由存储器装置250维护的行分配元数据275标识与由行缓冲区标识符236标识的行缓冲区270相关联的行260。在标识行260后，存储器装置250将数据从由行缓冲区标识符236标识的行缓冲区270移动到行260。
图5B示意性地示出了根据本公开的各方面的执行PRE(预充电)命令的主机210和存储器子系统215的交互，其中由存储器子系统215管理行缓冲区分配。在说明性实例中，主机210可通过发布预充电(PRE)命令227而使得与所标识的存储体相关联的一或多个行缓冲区的内容写入到存储器装置250。
由于行缓冲区分配由存储器子系统管理，因此预充电命令227仅需要标识存储体，而存储器子系统可基于由存储器子系统维持的行分配元数据275而标识与所述存储体相关联的一或多个行缓冲区。因此，激活命令221的参数可包含存储体组地址230和存储体地址232。所述参数中的每一个可由经由存储器装置250的对应输入传输的一组位编码。
处理预充电命令227可涉及(例如，基于行分配元数据275)标识一或多个行缓冲区270，所述行缓冲区先前已经与存储体组230内的存储体地址232的相应行相关联。在标识一或多个行缓冲区270后，存储器子系统215(例如，基于行分配元数据275)将数据从每个所标识的行缓冲区270复制到与行缓冲区相关联的行。
如本文中以上所提及的，其中由主机管理行缓冲区分配的激活、读取、写入和预充电命令的实施方案要求将行缓冲区标识符作为相应命令的参数传送到存储器子系统。行缓冲区标识符可由经由存储器装置250的指定输入传输的一组位编码。
在一些实施方案中，主机210可将(例如，由处理核心实施的)每个硬件线程与存储器子系统215的一或多个行缓冲区相关联，使得每个硬件线程将在专用的一组行缓冲区上串行化其存储器存取请求，因此能够并行处理由多个线程发起的存储器存取请求。
图6A是根据本公开的实施例操作的存储器子系统执行存储器存取操作的实例方法600的流程图。如本文中以上所提及的，存储器子系统可包含分组在若干存储体组中的多个存储器存储体。存储器子系统可进一步包含多个行缓冲区。在说明性实例中，包含一或多个行缓冲区的行缓冲区的子集可专用于每个存储器存储体。在另一说明性实例中，包含两个或多于两个行缓冲区的行缓冲区的子集可专用于每个存储器存储体。在另一说明性实例中，包含两个或多于两个行缓冲区的行缓冲区的子集可在若干并置的存储器存储体之间共享，或在存储器子系统的所有存储器存储体之间共享。
如本文中以上所提及的，在一些实施例中，可由与存储器子系统通信的主机管理行缓冲区分配。因此，方法600可由图2A、3A、4A和5A的存储器子系统215执行。尽管以特定序列或次序示出方法的操作，但除非另外规定，否则可修改操作的次序。因此，应理解，所示出的实施例仅是实例，并且所示出的操作可以不同次序执行，而一些操作可并行地执行。另外，在一些实施例中，可省略一或多个操作。因此，在每一实施例中并不要求所示出的全部操作，并且其它处理流程是可能的。
在操作610处，实施所述方法的存储器子系统从主机接收(例如，通过提供存储体组地址、存储体地址和行地址)指定行并且标识与所述行相关联的行缓冲区的激活命令。
在操作612处，存储器子系统将数据从行复制到行缓冲区。
在操作614处，存储器子系统从主机接收标识先前激活的行缓冲区(例如，由操作620激活的行缓冲区)的读取命令，并且进一步指定用于执行读取操作的列地址(即，位线)。
在操作616处，存储器子系统从行缓冲区读取在列地址处开始的数据。
在操作618处，存储器子系统从主机接收标识先前激活的行缓冲区(例如，由操作620激活的行缓冲区)的写入命令，并且进一步指定待写入的列地址(即，位线)和数据项。
在操作620处，存储器子系统从列地址开始将数据项写入到行缓冲区。
在操作622处，存储器子系统从主机接收指定与先前激活的行相关联的行缓冲区的预充电命令。
在操作624处，存储器子系统基于行分配元数据标识与由预充电命令指定的行缓冲区相关联的行。在标识所述行后，存储器子系统将数据从由预充电命令指定的行缓冲区移动到所标识的行。
图6B是根据本公开的实施例操作的存储器子系统执行存储器存取操作的实例方法650的流程图。如本文中以上所提及的，存储器子系统可包含分组在若干存储体组中的多个存储器存储体。存储器子系统可进一步包含多个行缓冲区。在说明性实例中，包含一或多个行缓冲区的行缓冲区的子集可专用于每个存储器存储体。在另一说明性实例中，包含两个或多于两个行缓冲区的行缓冲区的子集可专用于每个存储器存储体。在另一说明性实例中，包含两个或多于两个行缓冲区的行缓冲区的子集可在若干并置的存储器存储体之间共享，或在存储器子系统的所有存储器存储体之间共享。
如本文中以上所提及的，在一些实施例中，主机可能不知道存储器子系统中可用的存储器缓冲区，并且可由存储器子系统管理行缓冲区分配。因此，方法650可由图2B、3B、4B和5B的存储器子系统215(例如，通过使用行缓冲区分配元数据275)执行。尽管以特定序列或次序示出方法的操作，但除非另外规定，否则可修改操作的次序。因此，应理解，所示出的实施例仅是实例，并且所示出的操作可以不同次序执行，而一些操作可并行地执行。另外，在一些实施例中，可省略一或多个操作。因此，在每一实施例中并不要求所示出的全部操作，并且其它处理流程是可能的。
在操作670处，实施所述方法的存储器子系统从主机接收(例如，通过提供存储体组地址、存储体地址和行地址)指定行的激活命令。
在操作672处，存储器子系统在与由激活命令指定的存储体相关联的可用行缓冲区当中进行选择。在说明性实例中，基于行分配元数据选择行缓冲区，所述行分配元数据反映行缓冲区与已激活行的临时关联。在某些实施方案中，如果已经分配了与选定存储体相关联的所有行缓冲区，则存储器子系统可将数据从分配的行缓冲区中的一个逐出到对应行，从而使行缓冲区可用于激活命令。
在操作674处，存储器子系统将来自由激活命令指定的行的数据复制到选定行缓冲区。
在操作676处，存储器子系统从主机接收(例如，通过提供存储体组地址、存储体地址及行地址)标识行并且指定列地址(即，位线)以执行读取操作的读取命令。
在操作678处，存储器子系统(例如，基于行分配元数据)标识先前已经与由读取命令的参数标识的行相关联的行缓冲区。
在操作680处，存储器子系统从所标识的行缓冲区读取在列地址处开始的数据，从由读取命令指定的列地址处开始。
在操作682处，存储器子系统从主机接收(例如，通过提供存储体组地址、存储体地址和行地址)标识行并且指定列地址(即，位线)和待写入的数据项的写入命令。
在操作684处，存储器子系统(例如，基于行分配元数据)标识行缓冲区，所述行缓冲区先前已经与由写入命令的参数标识的行相关联。
在操作686处，存储器子系统从写入命令指定的列地址开始将数据项写入到所标识的行缓冲区。
在操作688处，存储器子系统从主机接收(例如，通过提供存储体组地址和存储体地址)指定含有先前已激活行的存储体的预充电命令。
在操作690处，存储器子系统(例如，基于行分配元数据)标识行缓冲区，所述行缓冲区先前已经与由预充电命令的参数标识的存储体的行相关联。
在操作692处，存储器子系统将数据从所标识的行缓冲区复制到与所标识的行缓冲区相关联的行。
图7示出了包含根据本公开的一些实施例实施的存储器子系统710的实例计算系统700。存储器子系统710可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置740)、一或多个非易失性存储器装置(例如，存储器装置730)或这些的组合。在一些实施例中，存储器子系统710对应于图1的存储器子系统100。
存储器子系统710可以是存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，和各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统700可以是例如以下各项的计算装置：台式计算机、手提式计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或连网市售装置中的计算机)，或这类包含存储器和处理装置(例如，处理器)的计算装置。
计算系统700可包含耦合到一或多个存储器子系统710的主机系统720。在一些实施例中，主机系统720耦合到不同类型的存储器子系统710。图7示出了耦合到一个存储器子系统710的主机系统720的一个实例。主机系统720可包含处理器芯片组和由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统720使用存储器子系统710例如将数据写入到存储器子系统710并且从存储器子系统710读取数据。
主机系统720可经由物理主机接口耦合到存储器子系统710。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、双倍数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双倍数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、双倍数据速率(DDR)、低电力双倍数据速率(LPDDR)等。物理主机接口可用以在主机系统720和存储器子系统710之间传输数据。当存储器子系统710通过PCIe接口105与主机系统720耦合时，主机系统720可进一步利用NVM高速(NVMe)接口来存取组件(例如，存储器装置730)。物理主机接口105可提供用于在存储器子系统710与主机系统720之间传送控制、地址、数据和其它信号的接口。图7示出了存储器子系统710作为实例。一般来说，主机系统720可经由相同通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置730、740可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置740)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置730)的一些实例包含与非(NAND)类型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来进行位存储。另外，与许多基于闪存的存储器相反，交叉点非易失性存储器可进行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND类型快闪存储器包含例如二维NAND(2DNAND)和三维NAND(3D NAND)。
存储器装置730中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)和四层级单元(QLC)可每单元存储多个位。在一些实施例中，每一存储器装置730可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或其任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分或QLC部分。存储器装置730的存储器单元可分组为页，所述页可指代用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，NAND)，页可分组以形成块。
尽管描述了非易失性存储器装置，例如3D交叉点非易失性存储器单元阵列及NAND型快闪存储器(例如，2D NAND、3D NAND)，但存储器装置730可以是基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器，及电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器775可与存储器装置730通信以执行例如在存储器装置730处读取数据、写入数据或擦除数据的操作和其它此类操作。存储器子系统控制器775可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有执行本文中所描述的操作的专用(即，硬译码)逻辑的数字电路系统。存储器子系统控制器775可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或其它合适的处理器。
存储器子系统控制器775可包含经配置以执行存储在本地存储器719中的指令的处理器717(例如，处理装置)。在所示出的实例中，存储器子系统控制器775的本地存储器719包含经配置以存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统710的操作(包含处理存储器子系统710与主机系统720之间的通信)的各种过程、操作、逻辑流程和例程。在一些实施例中，处理器717可实施方法600-650，如本文中以上更详细描述的。
在一些实施例中，本地存储器719可包含存储器寄存器，其存储存储器指针、提取的数据等。本地存储器719还可包含用于存储微码的只读存储器(ROM)。尽管图7中的实例存储器子系统710已示出为包含控制器775，但在本公开的另一实施例中，存储器子系统710不包含控制器775，而是可替代地依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
一般来说，存储器子系统控制器775可从主机系统720接收命令或操作，并且可将所述命令或操作转换为指令或适当命令以实现对存储器装置730的所需存取。存储器子系统控制器775可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作，以及与存储器装置730相关联的逻辑地址(例如，逻辑块地址(LBA)、名字空间)与物理地址(例如，物理块地址)之间的地址转译。存储器子系统控制器775可进一步包含主机接口电路系统以经由物理主机接口与主机系统720通信。主机接口电路系统可将从主机系统接收的命令转换成命令指令以存取存储器装置730，以及将与存储器装置730相关联的响应转换成主机系统720的信息。
存储器子系统710还可包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统710可包含高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，所述地址电路可从控制器775接收地址并且对地址进行解码以存取存储器装置730。
在一些实施例中，存储器装置730包含本地媒体控制器735，所述本地媒体控制器与存储器子系统控制器775一起操作以对存储器装置730的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器775)可在外部管理存储器装置730(例如，对存储器装置730执行媒体管理操作)。在一些实施例中，存储器子系统710是受管理存储器装置，其为具有裸片上的控制逻辑(例如，本地媒体控制器735)和用于相同存储器装置封装内的媒体管理的控制器(例如，存储器子系统控制器775)的原始存储器装置730。受管理存储器装置的实例是受管理NAND(MNAND)装置。
图8示出了计算机系统800的实例机器，在所述实例机器中可以执行用于使所述机器执行本文讨论的任何一或多个方法的指令集。在一些实施例中，计算机系统800可对应于主机系统(例如，图7的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统100或图7的存储器子系统710)。
在替代实施例中，机器可连接(例如，耦合到网络820的网络接口装置838)到LAN、企业内部网、外联网和/或因特网中的其它计算机系统。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(循序或以其它方式)指定将由所述机器采取的动作的指令集的任何机器。此外，虽然示出了单个机器，但还应认为术语“机器”包含单独地或共同地执行一组(或多组)指令以执行本文所论述的方法中的任何一种或多种的机器的任何集合。
实例计算机系统800包含处理装置802、主存储器804(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器808(例如，快闪存储器、静态随机存取存储器(SRAM)等)以及数据存储系统818，它们通过总线830彼此通信。
处理装置802表示一或多个通用处理装置，例如微处理器、CPU等。更具体地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置802还可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置802经配置以执行指令828以用于执行本文中所论述的操作和步骤(例如，管理行缓冲区分配，如上文更详细描述的)。
数据存储系统818可包含机器可读存储媒体824(也称为计算机可读媒体)，其上存储有体现本文所描述的任何一或多个方法或功能的一或多组指令828或软件。指令828还可在其由计算机系统800执行期间全部或至少部分地驻存在主存储器804内和/或处理装置802内，主存储器804和处理装置802也构成机器可读存储媒体。机器可读存储媒体824、数据存储系统818和/或主存储器804可对应于图7的存储器子系统110。
在一个实施例中，指令828包含用以实施根据本公开的一些实施例的行缓冲区分配834的指令。尽管在实例实施例中将机器可读存储媒体824示出为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一组或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的一组指令并且使机器执行本公开的方法中的任何一种或多种的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体和磁性媒体。
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用于将其工作的主旨最有效地传达给本领域的其它技术人员的方式。算法在这里并且通常被认为是引起所要结果的操作的自洽序列。操作是需要物理量的物理操纵的那些操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已经证明将这些信号称为位、值、元件、符号、字符、术语、数目或类似物是方便的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，并且仅是应用于这些量的方便标记。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。此设备可以出于所需目的而专门构造，或其可以包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM及磁光盘、只读存储器(“ROM”)、随机存取存储器(“RAM”)、EPROM、EEPROM、磁卡或光卡或适合于存储电子指令并且各自耦合到计算机系统总线的任何类型的媒体。
本文中呈现的算法和显示本质上并不与任何特定计算机或其它设备相关。各种通用系统可根据本文中的教示与程序一起使用，或其可证明为便于构造更专用设备以执行所述方法。将如下文描述中所阐述的那样来呈现多种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文所描述的本公开的教示。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有指令的机器可读媒体，所述指令可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。
在前述说明书中，已参考本公开具体实例实施例描述了本公开的实施例。将显而易见的是，可在不脱离如所附权利要求书中所阐述的本公开的实施例的更广精神和范围的情况下对其进行各种修改。因此，说明书和图式应被视为说明性的而非限制性的。

Claims (20)

1.一种存储器子系统，其包括：
多个存储体组，其中每个存储体组包括多个存储器存储体；
多个行缓冲区，其中所述多个行缓冲区中的两个或更多个行缓冲区与每个存储体组相关联；
处理逻辑，其以通信方式耦合到所述多个存储体组和所述多个行缓冲区，所述处理逻辑执行包括以下各项的操作：
从主机接收标识所述多个行缓冲区中的行缓冲区的命令；以及
使用所述行缓冲区执行存储器存取操作。
2.根据权利要求1所述的存储器子系统，其中存储器装置是动态随机存取存储器DRAM装置。
3.根据权利要求1所述的存储器子系统，其中所述多个行缓冲区中的第一行缓冲区和所述多个行缓冲区中的第二行缓冲区排他地与所述多个存储体组中的第一存储体组相关联。
4.根据权利要求1所述的存储器子系统，其中所述多个行缓冲区中的第一行缓冲区和所述多个行缓冲区中的第二行缓冲区排他地与和所述第一存储体组相关联的所述多个存储器存储体中的第一存储器存储体相关联。
5.根据权利要求1所述的存储器子系统，其中所述命令是进一步指定某个存储器存储体的行的激活命令，并且其中执行所述存储器存取操作包括：
将数据从所述行复制到所述行缓冲区。
6.根据权利要求1所述的存储器子系统，其中所述命令是进一步指定列地址的读取命令，并且其中执行所述存储器存取操作包括：
从所述行缓冲区的位置读取数据，其中所述位置由所述列地址标识。
7.根据权利要求1所述的存储器子系统，其中所述命令是进一步指定列地址和数据项的写入命令，并且其中执行所述存储器存取操作包括：
将所述数据项写入到所述行缓冲区的位置，其中所述位置由所述列地址标识。
8.根据权利要求1所述的存储器子系统，其中所述命令是进一步指定所述行缓冲区的预充电命令，并且其中执行所述存储器存取操作包括：
将数据从所述行缓冲区复制到与所述行缓冲区相关联的行。
9.一种存储器子系统，其包括：
多个存储体组，其中每个存储体组包括多个存储器存储体；
多个行缓冲区，其中所述多个行缓冲区中的两个或更多个行缓冲区与每个存储体组相关联；
处理逻辑，其以通信方式耦合到所述多个存储体组和所述多个行缓冲区，所述处理逻辑执行包括以下各项的操作：
从主机接收标识某个存储器存储体的行的命令；
在所述多个行缓冲区当中标识与所述行相关联的行缓冲区；以及
使用所述行缓冲区执行存储器存取操作。
10.根据权利要求9所述的存储器子系统，其中所述存储器装置是动态随机存取存储器DRAM装置。
11.根据权利要求9所述的存储器子系统，其中所述多个行缓冲区中的第一行缓冲区和所述多个行缓冲区中的第二行缓冲区排他地与所述多个存储体组中的第一存储体组相关联。
12.根据权利要求9所述的存储器子系统，其中所述多个行缓冲区中的第一行缓冲区和所述多个行缓冲区中的第二行缓冲区排他地与和所述第一存储体组相关联的所述多个存储器存储体中的第一存储器存储体相关联。
13.根据权利要求9所述的存储器子系统，其中所述命令是激活命令，并且其中执行所述存储器存取操作包括：
将数据从所述行复制到所述行缓冲区。
14.根据权利要求9所述的存储器子系统，其中所述命令是进一步指定列地址的读取命令，并且其中执行所述存储器存取操作包括：
从所述行缓冲区的位置读取数据，其中所述位置由所述列地址标识。
15.根据权利要求9所述的存储器子系统，其中所述命令是进一步指定列地址和数据项的写入命令，并且其中执行所述存储器存取操作包括：
将所述数据项写入到所述行缓冲区的位置，其中所述位置由所述列地址标识。
16.根据权利要求9所述的存储器子系统，其中所述命令是预充电命令，并且其中执行所述存储器存取操作包括：
将数据从所述行缓冲区复制到所述行。
17.一种方法，其包括：
通过包括分组到多个存储体组中的多个存储器存储体的存储器子系统从主机接收命令，所述命令标识所述多个存储器存储体的某一存储器存储体的行；
在与所述存储器存储体相关联的一组行缓冲区当中标识与所述行相关联的行缓冲区；以及
使用所述行缓冲区执行存储器存取操作。
18.根据权利要求17所述的方法，其中所述命令是激活命令，并且其中执行所述存储器存取操作包括：
将数据从所述行复制到所述行缓冲区。
19.根据权利要求17所述的方法，其中所述命令是进一步指定列地址的读取命令，并且其中执行所述存储器存取操作包括：
从所述行缓冲区的位置读取数据，其中所述位置由所述列地址标识。
20.根据权利要求17所述的方法，其中所述命令是预充电命令，并且其中执行所述存储器存取操作包括：
将数据从所述行缓冲区复制到所述行。
CN202111202856.3A 2020-10-19 2021-10-15 具有多个行缓冲区的存储器装置 Pending CN114385521A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/073,621 US11636893B2 (en) 2020-10-19 2020-10-19 Memory device with multiple row buffers
US17/073,621 2020-10-19

Publications (1)

Publication Number Publication Date
CN114385521A true CN114385521A (zh) 2022-04-22

Family

ID=81185557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111202856.3A Pending CN114385521A (zh) 2020-10-19 2021-10-15 具有多个行缓冲区的存储器装置

Country Status (2)

Country Link
US (1) US11636893B2 (zh)
CN (1) CN114385521A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12056395B2 (en) * 2020-12-15 2024-08-06 Micron Technology, Inc. Techniques for partial writes

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6931505B2 (en) 2001-12-31 2005-08-16 Intel Corporation Distributed memory module cache command formatting
CN102812518B (zh) * 2010-01-28 2015-10-21 惠普发展公司，有限责任合伙企业 存储器存取方法和装置
US10474584B2 (en) * 2012-04-30 2019-11-12 Hewlett Packard Enterprise Development Lp Storing cache metadata separately from integrated circuit containing cache controller
KR101993794B1 (ko) * 2012-06-14 2019-06-27 삼성전자주식회사 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템
KR20150130848A (ko) * 2014-05-14 2015-11-24 에스케이하이닉스 주식회사 반도체 메모리 장치
US11243898B2 (en) * 2014-08-01 2022-02-08 Arm Limited Memory controller and method for controlling a memory device to process access requests issued by at least one master device
US10007573B2 (en) * 2015-04-27 2018-06-26 Invensas Corporation Preferred state encoding in non-volatile memories
US10497438B2 (en) * 2017-04-14 2019-12-03 Sandisk Technologies Llc Cross-point memory array addressing
US10650899B2 (en) 2017-04-27 2020-05-12 Everspin Technologies, Inc. Delayed write-back in memory with calibration support
KR101936951B1 (ko) * 2018-04-11 2019-01-11 주식회사 맴레이 메모리 제어 장치 및 이를 포함하는 메모리 시스템
KR102693836B1 (ko) * 2018-06-12 2024-08-12 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
US20220122650A1 (en) 2022-04-21
US11636893B2 (en) 2023-04-25

Similar Documents

Publication Publication Date Title
US11656983B2 (en) Host-resident translation layer write command
US11113006B2 (en) Dynamic data placement for collision avoidance among concurrent write streams
US11709605B2 (en) Storing zones in a zone namespace on separate planes of a multi-plane memory device
US20230161509A1 (en) Dynamic selection of cores for processing responses
US20240160349A1 (en) Virtual management unit scheme for two-pass programming in a memory sub-system
US20240028239A1 (en) Zone block staging component for a memory sub-system with zoned namespace
CN113590022A (zh) 用于存储器装置的系统和方法
CN114385521A (zh) 具有多个行缓冲区的存储器装置
US12111761B2 (en) Memory cache management based on storage capacity for parallel independent threads
US11720490B2 (en) Managing host input/output in a memory system executing a table flush
US11947453B2 (en) Memory device with on-die cache
US11693597B2 (en) Managing package switching based on switching parameters
US11941291B2 (en) Memory sub-system command fencing
US12093564B2 (en) Partition command queues for a memory device
US11763900B2 (en) Resumption of program or erase operations in memory
US11474885B2 (en) Method for an internal command of a first processing core with memory sub-system that caching identifiers for access commands

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination