CN114356436B - 一种时钟和复位激励方法、装置及存储介质 - Google Patents

Abstract

本申请实施例提供一种时钟和复位激励方法、装置及存储介质，该方法包括：启动虚拟时序组件；通过所述虚拟时序组件获取预设配置文件，所述预设配置文件包括预设映射关系，所述预设映射关系包括复位时间、复位极性、时钟频率、复位和时钟之间的关系；根据所述预设配置文件配置交易信息；将所述交易信息通过时序装置发送给时钟驱动组件；从所述时序装置获取所述交易信息后，所述时钟驱动组件根据所述交易信息确定目标模式，并根据所述目标模式产生时钟激励和复位激励。本方案能够简化时钟和复位激励的控制逻辑，支持随机模式和配置模式，提供更完善的激励属性。此外，仅需要修改时钟复位激励仅需修改配置文件即可修改时钟复位激励，从而省略编译时间。

Description

一种时钟和复位激励方法、装置及存储介质

技术领域

本申请实施例涉及芯片验证技术领域，具体涉及一种时钟和复位激励方法、装置及存储介质。

背景技术

时钟方面，根据芯片验证的需求，大多采用在TestBenchTop层，通过死循环语句控制CLK时钟信号线按照固定的时间周期进行翻转。如果需要对时钟信号做出一些调整，则需要在initial语句块中增加控制的代码。复位方面，大多采用在initial语句中，根据芯片复位的要求，先将复位信号保持一段时间的低电平再置成高电平或先将复位信号保持一段时间的高电平再置成低电平，以满足芯片复位的需求。

但是，存在以下技术缺陷：

1、如果时钟信号、复位信号需要的信号线个数过多，需要在TestBenchTop层增加许多冗余的逻辑，且不便于维护。

2、时钟信号和复位信号在仿真过程中不易更改，如果需要修改复位有效时间、复位的极性、时钟信号线的频率，需要增加复杂的代码且不易简单有效的实现，缺乏灵活性。

3、在验证芯片中某些clock gating、缓存buffer以及异步桥等设计时，需要随机模拟各种频率、时钟和复位的关系的场景，现有验证平台在这方面支持不足。

4、修改逻辑时钟和复位的逻辑需要重新编译，降低验证效率。

发明内容

本申请实施例提供一种时钟和复位激励方法、装置及存储介质，能够简化时钟和复位激励的控制逻辑，支持随机模式和配置模式，提供更完善的激励属性。此外，仅需要修改时钟复位激励仅需修改配置文件即可修改时钟复位激励，从而省略编译时间。

第一方面，本申请实施例从第一应用节点角度提供了一种时钟和复位激励方法，所述方法由时钟驱动组件执行，所述方法包括：

启动虚拟时序组件；

通过所述虚拟时序组件获取预设配置文件，所述预设配置文件包括预设映射关系，所述预设映射关系包括复位时间、复位极性、时钟频率、复位和时钟之间的关系；

根据所述预设配置文件配置交易信息；

将所述交易信息通过时序装置发送给时钟驱动组件；

从所述时序装置获取所述交易信息后，所述时钟驱动组件根据所述交易信息确定目标模式，并根据所述目标模式产生时钟激励和复位激励。

一些实施例中，所述目标模式包括配置模式和随机模式。

一些实施例中，所述根据所述目标模式产生时钟激励和复位激励，包括：

启动所述配置模式；

在所述配置模式下读取固定的cfg_txt文件；

根据所述cfg_txt文件对芯片发送第一控制信号，所述第一控制信号指示固定的时钟和固定的复位。

一些实施例中，所述根据所述目标模式产生时钟激励和复位激励，包括：

启动所述随机模式；

在所述随机模式下，从验证平台接收第二控制信号，所述第二控制信号指示随机化的时钟频率、复位极性、复位时间中的至少一种参数；

根据所述第二控制信号更新所述预设映射关系；

根据更新后的所述预设映射关系产生时钟激励和复位激励。

一些实施例中，所述方法还包括：

接收通知消息，所述第一通知消息用于指示更新配置信息；

根据所述通知消息更新所述配置文件；

所述时序装置读取更新后的所述配置文件，以同步更新时钟激励和复位激励。

第二方面，本申请实施例还提供一种时钟和复位激励装置，所述时钟和复位激励装置包括：

虚拟时序组件，用于在启动后获取预设配置文件，以及根据所述预设配置文件配置交易信息；其中，所述预设配置文件包括预设映射关系，所述预设映射关系包括复位时间、复位极性、时钟频率、复位和时钟之间的关系；

时序装置，用于将所述交易信息发送给时钟驱动组件；

所述时钟驱动组件，用于从所述时序装置获取所述交易信息后，所述时钟驱动组件根据所述交易信息确定目标模式，并根据所述目标模式产生时钟激励和复位激励。

一些实施例中，所述时钟驱动组件具体用于：

启动所述配置模式；

在所述配置模式下读取固定的cfg_txt文件；

根据所述cfg_txt文件对芯片发送第一控制信号，所述第一控制信号指示固定的时钟和固定的复位。

一些实施例中，所述时钟驱动组件具体用于：

启动所述随机模式；

在所述随机模式下，从验证平台接收第二控制信号，所述第二控制信号指示随机化的时钟频率、复位极性、复位时间中的至少一种参数；

根据所述第二控制信号更新所述预设映射关系；

根据更新后的所述预设映射关系产生时钟激励和复位激励。

一些实施例中，所述时钟驱动组件还用于：

接收通知消息，所述第一通知消息用于指示更新配置信息；

根据所述通知消息更新所述配置文件；

所述时序装置还用于读取更新后的所述配置文件，以同步更新时钟激励和复位激励。

第三方面，本申请实施例还提供了一种处理设备，包括处理器和存储器，存储器中存储有计算机程序，处理器调用存储器中的计算机程序时执行本申请实施例提供的任一种时钟和复位激励方法中的步骤。

第四方面，本申请实施例还提供了一种计算机可读存储介质，计算机可读存储介质存储有多条指令，指令适于处理器进行加载，以执行本申请实施例提供的任一种时钟和复位激励方法中的步骤。

从以上内容可得出，本申请能够简化时钟和复位激励的控制逻辑，支持随机模式和配置模式，提供更完善的激励属性。此外，仅需要修改时钟复位激励仅需修改配置文件即可修改时钟复位激励，从而省略编译时间。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请中实施时钟和复位激励方法的架构的一种示意图；

图2是本申请中时钟和复位激励方法的一种流程示意图；

图3是本申请中时钟和复位激励装置的一种结构示意图；

图4是本申请处理设备的一种结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在以下的说明中，本申请的具体实施例将参考由一部或多部计算机所执行的步骤及符号来说明，除非另有述明。因此，这些步骤及操作将有数次提到由计算机执行，本申请实施例所指的计算机执行包括了由代表了以一结构化型式中的数据的电子信号的计算机处理单元的操作。此操作转换该数据或将其维持在该计算机的内存系统中的位置处，其可重新配置或另外以本领域测试人员所熟知的方式来改变该计算机的运作。该数据所维持的数据结构为该内存的实体位置，其具有由该数据格式所定义的特定特性。但是，本申请原理以上述文字来说明，其并不代表为一种限制，本领域测试人员将可了解到以下所述的多种步骤及操作亦可实施在硬件当中。

本申请的原理使用许多其它泛用性或特定目的运算、通信环境或组态来进行操作。所熟知的适合用于本申请的运算系统、环境与组态的范例可包括(但不限于)手持电话、个人计算机、服务器、多处理器系统、微电脑为主的系统、主架构型计算机、及分布式运算环境，其中包括了任何的上述系统或装置。

本申请中的术语“第一”、“第二”和“第三”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。

首先，在介绍本申请实施例之前，先介绍下本申请关于应用背景的相关内容。

本申请提供的时钟和复位激励方法的执行主体可以为本申请提供的装置，或者集成了该装置的服务器设备、物理主机、车载终端或者用户设备(User Equipment，UE)等处理设备，其中，装置可以采用硬件或者软件的方式实现，UE具体可以为智能手机、平板电脑、笔记本电脑、掌上电脑、台式电脑或者个人数字助理(Personal Digital Assitant，PDA)等终端设备。

下面，开始介绍本申请提供实施时钟和复位激励方法的架构，如图1所示：

1、Transaction类配置设计。

Transaction是所有事务处理类的基类，并且定义了所有事务类都可以使用的属性、方法和事件。当将Transactional注解放在类上时，表示所有该类的public方法都配置相同的事务属性信息。作用于方法：当类配置了@Transactional，方法也配置了@Transactional，方法的事务会覆盖类的事务配置信息。

2、virtual_Sequence设计

Sequence设计主要完成以下功能：

1)读取cfg_txt配置文件，该cfg_txt配置文件中包括配置信息、数据类型和模式(mode)信息；

2)识别上述cfg_txt配置文件中的mode信息，如果处于随机模式，不再读取cfg_txt配置文件,启动Transaction的随机。如果处于配置模式，读取上述cfg_txt配置文件中所有的配置信息，并将读取到的配置信息赋值给Transaction；

3)关闭文件，发送Virtual携带的Sequence。

3、Clock Driver设计

1)初始化时钟信号为低电平；

2)进行一段Clk_start_time的延时；

3)用Display_clk_freq打印当前Driver所输出的时钟频率；

4)Clk_freq＝1000/Display_clk_freq得到频率周期；

5)在当初始化时钟信号为低电平h时，以clk_freq/2的延时翻转时钟线。

4、Rst Driver设计

1)判断极性，如果极性为上升沿有效，则将复位信号的初始值置为0；如果极性为下降沿有效，则将复位信号初始值置为1；

3)将Rst_start_time时间进行延时一段时间，以维持和时钟的相对关系；

4)将复位信号初始值置为0；

5)进行一段Rst_time的延时；

6)翻转复位信号。

5、TestBenchTop层设计

在TestBenchTop层实例化DUT、Set clock&rst信号至Driver。

参阅图2，图2示出了本申请时钟和复位激励方法的一种流程示意图，所述方法由时钟驱动组件执行，本申请实施例包括如下步骤：

101、启动虚拟时序组件。

102、通过所述虚拟时序组件获取预设配置文件。

其中，所述预设配置文件包括预设映射关系，所述预设映射关系包括复位时间、复位极性、时钟频率、复位和时钟之间的关系。

103、根据所述预设配置文件配置交易信息。

本申请实施例中，交易信息可包括配置信息、数据类型和解释之间的映射关系。其中，配置信息可包括时钟数量、复位数量、复位开始时间、时钟开始时间、复位需要保持的时间、配置频率参数、真实的时钟频率周期、以及模式。

数据类型可包括不同位数的动态数组，数据类型中的动态数据与配置信息中的各项对应。

解释为配置信息中各项的解释。

如下表1所示的交易信息中的一种示意表，其中，配置信息中的“Rst_num”为复位信号数量，对应的数据类型为Bit[9:0]。其它类似，不作赘述。

表1

104、将所述交易信息通过时序装置发送给时钟驱动组件。

具体来说，由所述虚拟时序组件先将所述交易信息发送给时序装置，时序装置再将该交易信息转发给该时钟驱动组件。

105、从所述时序装置获取所述交易信息后，所述时钟驱动组件根据所述交易信息确定目标模式，并根据所述目标模式产生时钟激励和复位激励。

时序装置(Sequence)需要从固定格式的cfg_txt配置文件中读取上述表1中的各项信息，并且根据模式选择时钟&复位激励处于何种工作模式下。如果处于随机模式下，上述表格中的变量全部随机生成，最终传送至Driver模块产生激励。如果处于配置模式下，Sequence中的Transaction不采用随机，而是把读取到的配置值直接赋值到Transaction中的变量之中，由Driver驱动产出激励。上述表格所列举的变量信息，基本涵盖了所有时钟和复位的属性，根据需要还可扩展。

一些实施例中，所述目标模式包括配置模式和随机模式，时钟和复位支持随机模式和配置模式，以提供更完善的激励属性。

配置模式下：

所述根据所述目标模式产生时钟激励和复位激励，包括：

启动所述配置模式；

在所述配置模式下读取固定的cfg_txt文件；

根据所述cfg_txt文件对芯片发送第一控制信号，所述第一控制信号指示固定的时钟和固定的复位。

随机模式下：

所述根据所述目标模式产生时钟激励和复位激励，包括：

启动所述随机模式；

在所述随机模式下，从验证平台接收第二控制信号，所述第二控制信号指示随机化的时钟频率、复位极性、复位时间中的至少一种参数；

根据所述第二控制信号更新所述预设映射关系；

根据更新后的所述预设映射关系产生时钟激励和复位激励。

可见，修改时钟复位激励仅需修改配置文件省略编译时间。

一些实施例中，所述方法还包括：

接收通知消息，所述第一通知消息用于指示更新配置信息；

根据所述通知消息更新所述配置文件；

所述时序装置读取更新后的所述配置文件，以同步更新时钟激励和复位激励。

可见，由于时序装置(Sequence)读取文件，所以修改配置不需要重新编译，提高验证效率。

与现有技术相比，本申请实施例具有以下技术效果：

1、从TestBenchTop层移除掉时钟复位的代码逻辑，保持顶层的整洁性和可维护性。

2、可灵活配置复位时间、复位极性、时钟频率、复位和时钟之间的关系。

3、本设计支持两种模式，分别为配置模式和随机模式，在配置模式下读取固定的cfg_txt文件，可对芯片提供固定的时钟和复位。在随机模式下，验证平台提供随机化的时钟频率、复位极性、复位时间等参数。

4、修改配置信息不需要修改验证平台也不需要重新编译提高验证效率。

为便于更好的实施本申请方法，本申请实施例还提供时钟和复位激励装置20。该时钟和复位激励装置20为集成于验证平台的一个功能模块。

请参阅图3，图3为本申请时钟和复位激励装置20的一种结构示意图，其中该时钟和复位激励装置20具体可包括如下结构：

虚拟时序组件201，用于在启动后获取预设配置文件，以及根据所述预设配置文件配置交易信息；其中，所述预设配置文件包括预设映射关系，所述预设映射关系包括复位时间、复位极性、时钟频率、复位和时钟之间的关系；

时序装置202，用于将所述交易信息发送给时钟驱动组件203；

所述时钟驱动组件203，用于从所述时序装置202获取所述交易信息后，所述时钟驱动组件根据所述交易信息确定目标模式，并根据所述目标模式产生时钟激励和复位激励。

一些实施例中，所述时钟驱动组件203具体用于：

启动所述配置模式；

在所述配置模式下读取固定的cfg_txt文件；

根据所述cfg_txt文件对芯片发送第一控制信号，所述第一控制信号指示固定的时钟和固定的复位。

一些实施例中，所述时钟驱动组件203具体用于：

启动所述随机模式；

在所述随机模式下，从验证平台接收第二控制信号，所述第二控制信号指示随机化的时钟频率、复位极性、复位时间中的至少一种参数；

根据所述第二控制信号更新所述预设映射关系；

根据更新后的所述预设映射关系产生时钟激励和复位激励。

一些实施例中，所述时钟驱动组件203还用于：

接收通知消息，所述第一通知消息用于指示更新配置信息；

根据所述通知消息更新所述配置文件；

所述时序装置202还用于读取更新后的所述配置文件，以同步更新时钟激励和复位激励。

该时钟和复位激励装置20能够简化时钟和复位激励的控制逻辑，支持随机模式和配置模式，提供更完善的激励属性。此外，仅需要修改时钟复位激励仅需修改配置文件即可修改时钟复位激励，从而省略编译时间。

本申请还提供了处理设备，参阅图4，图4示出了本申请处理设备的一种结构示意图，具体的，本申请提供的处理设备包括处理器，处理器用于执行存储器中存储的计算机程序时实现如图2对应的实施例中的各步骤；或者，处理器用于执行存储器中存储的计算机程序时实现如图3对应实施例中各模块的功能。

示例性的，计算机程序可以被分割成一个或多个模块/单元，一个或者多个模块/单元被存储在存储器中，并由处理器执行，以完成本申请。一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述计算机程序在计算机装置中的执行过程。

处理设备可包括，但不仅限于处理器、存储器。本领域技术人员可以理解，示意仅仅是处理设备的示例，并不构成对处理设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如处理设备还可以包括输入输出设备、网络接入设备、总线等，处理器、存储器、输入输出设备以及网络接入设备等通过总线相连。

处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等，处理器是处理设备的控制中心，利用各种接口和线路连接整个处理设备的各个部分。

存储器可用于存储计算机程序和/或模块，处理器通过运行或执行存储在存储器内的计算机程序和/或模块，以及调用存储在存储器内的数据，实现计算机装置的各种功能。存储器可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据处理设备的使用所创建的数据(比如音频数据、视频数据等)等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如硬盘、内存、插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(Secure Digital，SD)卡，闪存卡(Flash Card)、至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。

显示屏用于显示输入输出单元输出的至少一种字符类型的字符。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的装置、处理设备及其相应模块的具体工作过程，可以参考如图1对应的实施例中的说明，具体在此不再赘述。

本领域普通技术人员可以理解，上述实施例的各种方法中的全部或部分步骤可以通过指令来完成，或通过指令控制相关的硬件来完成，该指令可以存储于一计算机可读存储介质中，并由处理器进行加载和执行。

为此，本申请实施例提供一种计算机可读存储介质，其中存储有多条指令，该指令能够被处理器进行加载，以执行本申请如图1对应的实施例中的的步骤，具体操作可参考如图1对应的实施例中的的说明，在此不再赘述。

其中，该计算机可读存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取记忆体(RAM，Random Access Memory)、磁盘或光盘等。

由于该计算机可读存储介质中所存储的指令，可以执行本申请如图1对应的实施例中的的步骤，因此，可以实现本申请如图2对应的实施例中的所能实现的有益效果，详见前面的说明，在此不再赘述。

以上对本申请提供的一种时钟和复位激励方法、装置及存储介质进行了详细介绍，本申请实施例中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (5)

1.一种时钟和复位激励方法，其特征在于，所述方法由时钟驱动组件执行，所述方法包括：

启动虚拟时序组件；

通过所述虚拟时序组件获取预设配置文件，所述预设配置文件包括预设映射关系，所述预设映射关系包括复位时间、复位极性、时钟频率、复位和时钟之间的关系；

根据所述预设配置文件配置交易信息，所述交易信息包括配置信息、数据类型以及所述配置信息中各项的解释之间的映射关系；

将所述交易信息通过时序装置发送给时钟驱动组件；

从所述时序装置获取所述交易信息后，所述时钟驱动组件根据所述交易信息确定目标模式，并根据所述目标模式产生时钟激励和复位激励，所述目标模式用于描述时钟激励和复位激励处于的工作模式；

所述根据所述目标模式产生时钟激励和复位激励，包括：

若所述目标模式为配置模式，则启动所述配置模式，读取固定的cfg_txt文件，根据所述cfg_txt文件对芯片发送第一控制信号，所述第一控制信号指示固定的时钟和固定的复位；

若所述目标模式为随机模式，则启动所述随机模式，从验证平台接收第二控制信号，所述第二控制信号指示随机化的时钟频率、复位极性、复位时间中的至少一种参数，并根据所述第二控制信号更新所述预设映射关系，根据更新后的所述预设映射关系产生时钟激励和复位激励。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

接收通知消息，所述通知消息用于指示更新配置信息；

根据所述通知消息更新所述配置文件；

所述时序装置读取更新后的所述配置文件，以同步更新时钟激励和复位激励。

3.一种时钟和复位激励装置，其特征在于，所述时钟和复位激励装置包括：

虚拟时序组件，用于在启动后获取预设配置文件，以及根据所述预设配置文件配置交易信息；其中，所述预设配置文件包括预设映射关系，所述预设映射关系包括复位时间、复位极性、时钟频率、复位和时钟之间的关系，所述交易信息包括配置信息、数据类型以及所述配置信息中各项的解释之间的映射关系；

时序装置，用于将所述交易信息发送给时钟驱动组件；

所述时钟驱动组件，用于从所述时序装置获取所述交易信息后，所述时钟驱动组件根据所述交易信息确定目标模式，并根据所述目标模式产生时钟激励和复位激励，所述目标模式用于描述时钟激励和复位激励处于的工作模式；

所述根据所述目标模式产生时钟激励和复位激励，包括：

若所述目标模式为配置模式，则启动所述配置模式，读取固定的cfg_txt文件，根据所述cfg_txt文件对芯片发送第一控制信号，所述第一控制信号指示固定的时钟和固定的复位；

若所述目标模式为随机模式，则启动所述随机模式，从验证平台接收第二控制信号，所述第二控制信号指示随机化的时钟频率、复位极性、复位时间中的至少一种参数，并根据所述第二控制信号更新所述预设映射关系，根据更新后的所述预设映射关系产生时钟激励和复位激励。

4.一种处理设备，其特征在于，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器调用所述存储器中的计算机程序时执行如权利要求1至2任一项所述的方法。

5.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有多条指令，所述指令适于处理器进行加载，以执行权利要求1至2任一项所述的方法。