CN114339139A - 预监视频处理方法、预监视频处理卡和插卡式视频处理器 - Google Patents

Abstract

本申请涉及一种预监视频处理方法、一种预监视频处理卡和一种插卡式视频处理器；所述预监视频处理方法例如包括：获取至少一路待处理图像数据和所述至少一路待处理图像数据各自的存储位置信息；根据所述至少一路待处理图像数据各自的所述存储位置信息将所述至少一路待处理图像数据分别写入画布空间的至少一个存储区域，以得到预监画面数据；以及从所述画布空间读取所述预监画面数据并输出。本申请可以解决视频预监时消耗过多的FPGA的逻辑资源的问题。

Description

预监视频处理方法、预监视频处理卡和插卡式视频处理器

技术领域

本申请涉及显示技术领域，尤其涉及到一种预监视频处理方法、一种预监视频处理卡和一种插卡式视频处理器。

背景技术

目前视频处理设备广泛采用插卡式架构，其将输入的视频源进行缩放、拼接、叠加等处理后发送至LED、LCD等显示设备上显示。在实际使用过程中，用户可以在上位机通过软件控制视频处理设备，操作过程中用户需要观察显示设备上的显示画面，而显示设备可能与上位机距离较远，无法直接观察。

目前的做法一般是由视频处理设备预留专门的预监通道将预监的视频流输出到显示器上供用户查看。这一过程中，视频处理设备的多路预监视频流在FPGA(FieldProgrammable Gate Array，现场可编程逻辑门阵列)的控制下分别缓存至存储单元以及分别从存储单元中读出，因此在读写内存时需要消耗较多的FPGA逻辑资源。并且，将多路预监视频流分别从存储单元中读出后需要进行叠加处理得到一路完整的视频流，然后将叠加处理后的视频流输出至显示设备，这个过程中需要额外的叠加模块，且在进行视频流拼接处理时同样要消耗FPGA逻辑资源，因此如何避免视频预监时消耗过多的FPGA的逻辑资源是当前亟待解决的问题。

发明内容

因此，为了解决现有技术中的至少部分问题或不足，本申请实施提出一种预监视频处理方法、一种预监视频处理卡和一种插卡式视频处理器。

具体的，本申请实施例提出一种预监视频处理方法，包括：获取至少一路待处理图像数据和所述至少一路待处理图像数据各自的存储位置信息；根据所述至少一路待处理图像数据各自的所述存储位置信息将所述至少一路待处理图像数据分别写入画布空间的至少一个存储区域，以得到预监画面数据；以及从所述画布空间读取所述预监画面数据并显示。

本申请实施例通过获取至少一路待处理图像数据和其对应的存储位置信息，根据存储位置信息将至少一路待处理图像数据分别写入画布空间中的至少一个存储区域得到预监画面数据，然后从画面空间直接读取预监画面数据并显示，在存储单元内完成多路预监视频流的拼接，无需设置额外的叠加模块和对视频流进行另外的拼接处理，极大地节省FPGA的逻辑资源，提升了视频处理设备的处理能力和处理实时性。

在本申请的一个实施例中，所述获取至少一路待处理图像数据和所述至少一路待处理图像数据各自的存储位置信息，具体为：从至少一个输入接口接收至少一路视频流，其中每一个所述视频流包括一路所述待处理图像数据和与所述待处理图像数据相对应的所述存储位置信息。

在本申请的一个实施例中，所述至少一路待处理图像数据为多路待处理图像数据；所述根据所述至少一路待处理图像数据各自的所述存储位置信息将所述至少一路待处理图像数据分别写入画布空间的至少一个存储区域，以得到预监画面数据，具体为：根据所述多路待处理图像数据分别的多个所述存储位置信息，利用多个相互独立的内存通道将所述多路待处理图像数据分别写入所述画布空间的多个存储区域，以得到所述预监画面数据。

在本申请的一个实施例中，所述存储位置信息包括所述待处理图像数据在所述画布空间的起始点坐标、宽度信息和高度信息。

在本申请的一个实施例中，所述预监视频处理方法还包括：对输出的所述预监画面数据进行第一编码处理得到流媒体数据并通过第一输出接口传输。

在本申请的一个实施例中，所述预监视频处理方法还包括：对输出的所述预监画面数据进行第二编码处理得到处理后视频数据，并将所述处理后视频数据通过第二输出接口传输，其中，所述第一输出接口的接口类型与所述第二接口的接口类型不同。

另外，本申请实施例提出一种预监视频处理卡，包括：易失性存储器；以及可编程逻辑器件，电连接所述易失性存储器，且与所述易失性存储器配合执行如前述的预监视频处理方法；其中所述画布空间位于所述易失性存储器。

在本申请的一个实施例中，所述预监视频处理卡还包括：以太网接口；编码芯片，电连接在所述可编程逻辑器件与所述以太网接口之间，且用于对输出的所述预监画面数据进行编码处理得到流媒体数据并通过所述以太网接口发送出去；数字视频接口；以及视频芯片，电连接在所述可编程逻辑器件与所述数字视频接口之间，且用于对输出的所述预监画面数据进行第二编码处理得到处理后数据，并将所述处理后数据通过所述数字视频接口发送出去。

再者，本申请实施例提出一种视插卡式频处理器，包括：矩阵交换芯片；至少一个输入卡，电连接所述矩阵交换芯片；至少一个输出卡，电连接所述矩阵交换芯片；主控卡，电连接所述矩阵交换芯片；以及如前述的预监视频处理卡，电连接所述至少一个输出卡。

由上可知，本申请的上述技术特征可以具有如下一个或多个有益效果：

a)通过获取至少一路待处理图像数据和其对应的存储位置信息，根据存储位置信息将至少一路待处理图像数据分别写入画布空间中的至少一个存储区域得到预监画面数据，然后从画面空间直接读取预监画面数据并显示，在存储单元内完成多路预监视频流的拼接，无需设置额外的叠加模块和对视频流进行另外的拼接处理，极大地节省FPGA的逻辑资源，提升了视频处理设备的处理能力和处理实时性；

b)对输出的预监画面数据进行编码处理得到流媒体数据并输出至上位机，用户能够在上位机的软件界面上直接查看预监画面，操作上更方便。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。。在附图中：

图1为本申请第一实施例的预监视频处理方法的流程示意图；

图2为本申请第一实施例的一种视频处理设备的结构示意图；

图3为本申请第一实施例的一种预监视频处理卡的数据处理流程示意图；

图4为本申请第一实施例的待处理图像数据写入存储单元中的画布空间的示意图；

图5为现有技术中的一种预监视频处理的流程示意图；

图6为本申请第二实施例的一种预监视频处理装置的结构示意图；

图7为本申请第三实施例的一种预监视频处理卡的结构示意图；

图8为本申请第四实施例的一种插卡式视频处理器的结构示意图。

附图标记说明

S11-S15：预监视频处理方法的步骤；

20：预监视频处理装置；201：数据和视频获取模块；203：预监画面数据得到模块；205：预监画面数据输出模块；

30：预监视频处理卡；31：易失性存储器；32：可编程逻辑器件；33：以太网接口；34：编码芯片；35：数字视频接口；36：视频芯片；

40：插卡式视频处理器；41：矩阵交换芯片；42：至少一个输入卡；43：至少一个输出卡；44：主控卡。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以互相组合。下面将参考附图并结合实施例来说明本申请。

为了使本领域普通技术人员更好地理解本申请的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例，都应当属于本申请的保护范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等适用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解这样使用的术语在适当情况下可以互换，以便这里描述的本申请实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外。术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

还需要说明的是，本申请中多个实施例的划分仅是为了描述的方便，不应构成特别的限定，各种实施例中的特征在不矛盾的情况下可以相结合，相互引用。

【第一实施例】

如图1所示，本申请第一实施例提出一种预监视频处理方法，适用于视频处理设备的预监视频处理卡。所述预监视频处理方法例如包括：

步骤S11：获取至少一路待处理图像数据和所述至少一路待处理图像数据各自的存储位置信息；

步骤S13：根据所述至少一路待处理图像数据各自的所述存储位置信息将所述至少一路待处理图像数据分别写入画布空间的至少一个存储区域，以得到预监画面数据；

步骤S15：从所述画布空间读取所述预监画面数据并显示。

在步骤S11中，视频处理设备中的预监视频处理卡获取至少一路待处理图像数据和所述至少一路待处理图像数据各自的存储位置信息。提到的至少一路待处理图像数据例如为RGB、YUV等格式的颜色数据，其由视频处理设备的输出卡通过专门的预监通道输出至预监视频处理卡。提到的视频处理设备例如为LED显示系统中的视频拼接器、视频处理器、插接式视频处理器等视频处理设备，如图2示出了一种例如插卡式视频处理器，包括多张输入卡和多张输出卡，举例而言，输入卡包括输入卡1至输入卡M，输出卡包括输出卡1至输出卡N，其中，M和N分别为大于1的整数。输入卡和输出卡的数量可以相同也可以不同。每张输入卡可接收一路或多路由外部输入设备输入的视频源。提到的输入设备例如为IPC(IPCamera，网络摄像机)、SDI(serial digital interface，数字分量串行接口)摄像机等设备。

多张输入卡将接收到的多路视频源例如经由矩阵交换芯片(Cross Point，CP)传输至多张输出卡。多张输出卡一方面将视频流输出至LED、LCD等显示设备上显示(图2中未示出)，另一方面通过预监通道将至少一路待处理图像数据发送至预监视频处理卡，由预监视频处理卡对至少一路待处理图像数据进行拼接处理后发送至上位机。提到的上位机例如为个人计算机、手持设备、便携式设备、平板型设备等。

预监视频处理卡在获取至少一路待处理图像数据之后例如根据获取的所述存储位置信息将其写入存储单元，其中，获取的所述存储位置信息例如为至少一路待处理图像数据分别写入存储单元中的存储位置。

具体的，本申请实施例的视频处理方法例如由视频处理设备的预监视频处理卡执行，例如由预监视频处理卡从至少一个输入接口分别接收至少一路视频流，传输通道例如为SERDES(serializer/deserializer，串行器/解串器)、LVDS(Low Voltage DifferentialSignaling，低电压差分信号)等通道。其中，每一路所述视频流例如包括一路所述待处理图像数据和与所述待处理图像数据相对应的所述存储位置信息，即存储位置信息嵌入对应的视频流中与待处理图像数据一同发送至所述预监视频处理卡。

此外，在本申请的其他实施例中，预监视频处理卡接收的至少一路视频流也可以仅包括所述至少一路待处理图像数据，所述至少一路待处理图像数据各自的存储位置信息例如由视频处理设备的主控卡下发至所述预监视频处理卡，本申请并不以此为限制。

在步骤S13中，例如由预监视频处理卡根据所述至少一路待处理图像数据各自的所述存储位置信息将所述至少一路待处理图像数据分别写入存储单元的画布空间中。提到的存储单元例如为SDRAM(synchronous dynamic random-access memory，同步动态随机存取内存)、DDR(Double Data Rate，双倍速率同步动态随机存取内存)、DDR1、DDR2等存储器。具体的，存储单元例如开辟具有预设分辨率大小的画布空间，如图4所示，存储单元内部的画布空间的分辨率大小例如为1920×1080，所述至少一路待处理图像数据根据各自的所述存储位置信息分别写入该画布空间的至少一个存储区域，以得到预监画面数据。所述预监画面数据用于显示对应的预监画面。

进一步地，所述至少一路待处理图像数据为多路待处理图像数据，如图3所示，预监视频处理卡在获取所述多路待处理图像数据之后，例如根据所述多路待处理图像数据分别的多个所述存储位置信息，利用多个相互独立的内存通道将所述多路待处理图像数据分别写入所述画布空间的多个存储区域，以得到所述预监画面数据。

如此一来，预监视频处理卡获取的多路待处理图像数据根据对应的存储位置信息写入存储单元的画布空间中对应的存储区域后能够得到预监画面数据，即在预监视频处理卡的存储单元中完成对各个输出卡输出的多路待处理图像数据进行叠加处理，因此无需设置额外的叠加单元由FPGA控制进行叠加处理，能够节省FPGA的逻辑资源。

进一步地，所述存储位置信息例如包括所述待处理图像数据在该画布空间中的起始点坐标、图像宽度信息和图像高度信息。如图4所示例如为各个输出卡输出的待处理图像数据在画布空间中的位置分布，例如以左上角为起始点，根据该起始点的坐标，以及图像宽度信息和图像高度信息可以确定出各个输出卡的预监视频流的待处理图像数据在存储单元中的存储区域的位置和大小，即在画布空间的分布位置。此处的图像宽度信息和图像高度信息也可以以图像的分辨率表示。

在步骤S15中，由于各个输出卡输出的待处理图像数据写入存储单元的画布空间中对应的存储区域后得到预监画面数据，在进行数据读出时例如将该预监画面数据经由一路通道从该存储单元中读取出来并输出。

在现有技术中，如图5所示，各个输出卡输出的待处理图像数据写入存储单元后，在预监视频处理卡的FPGA控制下分别从存储单元中读出，再经由叠加模块进行叠加处理，整个过程会消耗大量的FPGA资源。

而在本实施例的技术方案中，FPGA控制数据读取时无需控制各个输出卡的图像数据从存储单元中分别读出，以一路通道读出叠加处理后的预监画面数据即可，能够进一步节省FPGA的逻辑资源。

进一步地，由预监视频处理卡对从画布空间中读取的预监画面数据进行编码处理并以bt1120协议格式输出。在本实施例的一个具体的实施方式中，如图3所示，在将所述预监画面数据经由一路通道从所述存储单元中读取出来之后例如还包括：对读取出来的所述预监画面数据进行第一编码处理，例如由编码芯片对bt1120格式的预监画面数据进行编码得到流媒体数据，提到的流媒体数据例如为H.264、H.265等格式的视频数据。编码完成后例如将所述流媒体数据经由第一输出接口输出，提到的第一输出接口例如为以太网接口。所述流媒体数据经由该以太网接口发送至上位机，如此一来，用户能够直接在上位机的交互界面上查看预监画面，操作更方便。

此外，在一个实施方式中，预监视频处理卡输出的预监画面数据例如还进行第二编码处理得到处理后数据，并将所述处理后数据通过相对于所述第一输出接口具有不同接口类型的第二输出接口发送出去。具体的，预监画面数据例如经由视频芯片进行第二编码处理转换为HDMI、DVI等格式的视频数据，然后通过HDMI、DVI接口发送至显示器如液晶显示器上显示，提到的视频芯片型号例如为sil9136。

值得一提的是，各个输出卡的预监视频流例如根据目标时钟信号以统一的时序分别写入所述存储单元中对应的所述存储区域。如此一来，能够保证各个输出卡的预监视频流同步显示。

综上所述，本申请实施例通过获取至少一路待处理图像数据和其对应的存储位置信息，根据存储位置信息将至少一路待处理图像数据分别写入画布空间中的至少一个存储区域得到预监画面数据，然后从画面空间直接读取预监画面数据并显示，在存储单元内完成多路预监视频流的拼接，无需设置额外的叠加模块和对视频流进行另外的拼接处理，极大地节省FPGA的逻辑资源，提升了视频处理设备的处理能力和处理实时性；对输出的预监画面数据进行编码处理得到流媒体数据并输出，用户能够在上位机的软件界面上直接查看预监画面，操作上更方便。

【第二实施例】

如图6所示，本申请第二实施例提出一种预监视频处理装置。预监视频处理装置20例如包括：数据和视频获取模块201、预监画面数据得到模块203和预监画面数据输出模块205。

其中，数据和视频获取模块201用于获取至少一路待处理图像数据和所述至少一路待处理图像数据各自的存储位置信息。所述存储位置信息包括所述待处理图像数据在所述画布空间的起始点坐标、宽度信息和高度信息。

预监画面数据得到模块203用于根据所述至少一路待处理图像数据各自的所述存储位置信息将所述至少一路待处理图像数据分别写入画布空间的至少一个存储区域，以得到预监画面数据。

预监画面数据输出模块205用于从所述画布空间读取所述预监画面数据并输出。

数据和视频获取模块201具体用于：从至少一个输入接口分别接收至少一路视频流，其中每一路所述视频流包括一路所述待处理图像数据和与所述待处理图像数据相对应的所述存储位置信息。

所述至少一路待处理图像数据为多路待处理图像数据。预监画面数据得到模块203具体用于：根据所述多路待处理图像数据分别的多个所述存储位置信息，利用多个相互独立的内存通道将所述多路待处理图像数据分别写入所述画布空间的多个存储区域，以得到所述预监画面数据。

其中，数据和视频获取模块201、预监画面数据得到模块203和预监画面数据输出模块205例如为整合于视频处理设备中的可编程逻辑器件的软件模块，当然也可以是存储于其它非易失性存储器中且由处理器执行相关操作。上述各个模块的具体功能细节以及有益效果可参考前述第一实施例中的相关描述，在此不再赘述。

【第三实施例】

如图7所示，本申请第三实施例提出一种预监视频处理卡。预监视频处理卡30例如包括：易失性存储器31和电连接所述易失性存储器31的可编程逻辑器件32。其中，可编程逻辑器件32与易失性存储器31配合执行如第一实施例中所述的预监视频处理方法，所述画布空间位于易失性存储器31。可编程逻辑器件32可例如采用前述第一实施例中的FPGA。易失性存储器31可例如为前述第一实施例提到的存储单元例如为SDRAM(synchronous dynamicrandom-access memory，同步动态随机存取内存)、DDR(Double Data Rate，双倍速率同步动态随机存取内存)、DDR1、DDR2等。

进一步地，预监视频处理卡30例如还包括：以太网接口33、编码芯片34、数字视频接口35和视频芯片36。其中，编码芯片34电连接在可编程逻辑器32件与以太网接口33之间，用于对输出的所述预监画面数据进行编码处理得到流媒体数据并通过以太网接口33发送出去。视频芯片36电连接在可编程逻辑器件32与数字视频接口35之间，用于对输出的所述预监画面数据进行第二编码处理得到处理后数据，并将所述处理后数据通过数字视频接口35发送出去。视频芯片型号例如为sil9136。

具体的预监视频处理方法可参考第一实施例中所述的方法，在此不再赘述，且本实施例提出的预监视频处理卡30的有益效果可参见第一实施例的描述，此处不再赘述。

【第四实施例】

如图8所示，本申请第四实施例提出一种插卡式视频处理器。插卡式视频处理器40例如包括：矩阵交换芯片41、至少一个输入卡42、至少一个输出卡43、主控卡44和前述第三实施例中所述的预监视频处理卡30。图8中以两个输入卡42、三个输出卡43为例予以说明。此处的矩阵交换芯片41可例如为CrossPoint Switch芯片等具有数据切换功能的电气元件，其例如可以设置在背板上。输入卡41可例如采用现有技术中的具有接收视频或图像数据并对所述视频或图像数据进行图像预处理例如颜色空间转换等功能的板卡。输出卡42可例如为采用现有技术中的具有接收图像数据并对图像数据进行图像后处理比如图层叠加等功、并输出处理后图像数据能的板卡。主控卡44可例如采用现有技术中具有收发控制指令的板卡，其典型地包括微控制器比如MCU或ARM。至少一个输入卡42、至少一个输出卡43、主控卡44和预监视频处理卡30分别通过接插件插接至背板上。

其中，至少一个输入卡42和至少一个输出卡43分别电连接矩阵交换芯片41，主控卡44电连接矩阵交换芯片41，预监视频处理卡30电连接至少一个输出卡43。

进一步地，预监处理卡30的可编程逻辑器件32例如通过至少一路SerDes接口或LVDS接口电连接至少一个输出卡43。

本实施例提出的插卡式视频处理器40的有益效果可参见第一实施例的描述，在此不再赘述。

此外，可以理解的是，前述各个实施例仅为本申请的示例性说明，在技术特征不冲突、结构不矛盾、不违背本申请的发明目的前提下，各个实施例的技术方案可以任意组合、搭配使用。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和/或方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元/模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元/模块可以是或者也可以不是物理上分开的，作为单元/模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元/模块来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元/模块可以集成在一个处理单元/模块中，也可以是各个单元/模块单独物理存在，也可以两个或两个以上单元/模块集成在一个单元/模块中。上述集成的单元/模块既可以采用硬件的形式实现，也可以采用硬件加软件功能单元/模块的形式实现。

上述以软件功能单元/模块的形式实现的集成的单元/模块，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)的一个或多个处理器执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (10)

1.一种预监视频处理方法，其特征在于，包括：

获取至少一路待处理图像数据和所述至少一路待处理图像数据各自的存储位置信息；

根据所述至少一路待处理图像数据各自的所述存储位置信息将所述至少一路待处理图像数据分别写入画布空间的至少一个存储区域，以得到预监画面数据；以及

从所述画布空间读取所述预监画面数据并显示。

2.根据权利要求1所述的预监视频处理方法，其特征在于，所述获取至少一路待处理图像数据和所述至少一路待处理图像数据各自的存储位置信息，具体为：

从至少一个输入接口接收至少一路视频流，其中每一路所述视频流包括一路所述待处理图像数据和与所述待处理图像数据相对应的所述存储位置信息。

3.根据权利要求1所述的预监视频处理方法，其特征在于，所述至少一路待处理图像数据为多路待处理图像数据；所述根据所述至少一路待处理图像数据各自的所述存储位置信息将所述至少一路待处理图像数据分别写入画布空间的至少一个存储区域，以得到预监画面数据，具体为：

根据所述多路待处理图像数据分别的多个所述存储位置信息，利用多个相互独立的内存通道将所述多路待处理图像数据分别写入所述画布空间的多个存储区域，以得到所述预监画面数据。

4.根据权利要求3所述的预监视频处理方法，其特征在于，所述存储位置信息包括所述待处理图像数据在所述画布空间的起始点坐标、宽度信息和高度信息。

5.根据权利要求1所述的预监视频处理方法，其特征在于，还包括：

对输出的所述预监画面数据进行第一编码处理得到流媒体数据并通过第一输出接口传输。

6.根据权利要求5所述的预监视频处理方法，其特征在于，还包括：

对输出的所述预监画面数据进行第二编码处理得到处理后视频数据，并将所述处理后视频数据通过第二输出接口传输，其中，所述第一输出接口的接口类型与所述第二接口的接口类型不同。

7.一种预监视频处理卡，其特征在于，包括：

易失性存储器；以及

可编程逻辑器件，电连接所述易失性存储器，且与所述易失性存储器配合执行如权利要求1至4中任意一项所述的预监视频处理方法；其中所述画布空间位于所述易失性存储器。

8.根据权利要求7所述的预监视频处理卡，还包括：

以太网接口；

编码芯片，电连接在所述可编程逻辑器件与所述以太网接口之间，且用于对输出的所述预监画面数据进行编码处理得到流媒体数据并通过所述以太网接口发送出去；

数字视频接口；以及

视频芯片，电连接在所述可编程逻辑器件与所述数字视频接口之间，且用于对输出的所述预监画面数据进行第二编码处理得到处理后数据，并将所述处理后数据通过所述数字视频接口发送出去。

9.一种插卡式视频处理器，其特征在于，包括：

矩阵交换芯片；

至少一个输入卡，电连接所述矩阵交换芯片；

至少一个输出卡，电连接所述矩阵交换芯片；

主控卡，电连接所述矩阵交换芯片；以及

如权利要求7或8所述的预监视频处理卡，电连接所述至少一个输出卡。

10.根据权利要求9所述的插卡式视频处理器，其特征在于，所述预监视频处理卡的所述可编程逻辑器件通过至少一路SerDes接口或LVDS接口电连接所述至少一个输出卡。

Images