CN114328548B - 双存储池数据淘汰速度控制方法、系统、终端及存储介质 - Google Patents
双存储池数据淘汰速度控制方法、系统、终端及存储介质 Download PDFInfo
- Publication number
- CN114328548B CN114328548B CN202111509120.0A CN202111509120A CN114328548B CN 114328548 B CN114328548 B CN 114328548B CN 202111509120 A CN202111509120 A CN 202111509120A CN 114328548 B CN114328548 B CN 114328548B
- Authority
- CN
- China
- Prior art keywords
- water level
- elimination
- storage
- interval time
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008030 elimination Effects 0.000 title claims abstract description 149
- 238000003379 elimination reaction Methods 0.000 title claims abstract description 149
- 238000000034 method Methods 0.000 title claims abstract description 31
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 179
- 230000009977 dual effect Effects 0.000 claims description 8
- 230000002159 abnormal effect Effects 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 5
- 238000004590 computer program Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及分布式存储技术领域，具体提供一种双存储池数据淘汰速度控制方法、系统、终端及存储介质，包括：利用统计项记录从前次更新存储水位至当前时刻的淘汰执行次数并利用时间戳记录前次更新存储水位的时间；根据统计项或时间戳触发更新存储水位；根据设定的淘汰开始水位、淘汰速度无限制水位和当前存储水位计算淘汰间隔时间，根据所述淘汰间隔时间执行淘汰策略。本发明通过设定水位更新双触发原则，及时更新水位，并基于水位计算淘汰间隔时间，利用淘汰间隔时间对淘汰速度进行有效控制，本发明能够有效解决对象存储系统执行数据淘汰策略导致的性能波动大的问题。
Description
技术领域
本发明涉及分布式存储技术领域，具体涉及一种双存储池数据淘汰速度控制方法、系统、终端及存储介质。
背景技术
在分布式存储系统中，可以使用副本和纠删这两种模式保存数据；副本模式可以应用在小块数据的存储，因为在副本模式下数据存储速度快，读操作只需要选取一个副本同步读取，但是这种存储模式有一个最大的缺点，数据是复制保存的，造成了空间浪费；纠删模式可以通过保存校验数据块节省更多的空间，但是纠删模式需要将写入数据按纠删条带切分并计算校验数据块，写入速度比副本模式慢，在读取时要读取多个分片并合并计算，使用异步读，读取速度也要慢于副本模式。
为了充分利用这两种存储模式的优势并规避这两种模式的缺点，存储系统中创建一个副本池和一个纠删池，将副本池设为纠删池的缓存池，所有数据的操作全部先经过副本池，根据数据大小选择存储池；同时为了提升副本池的性能，使用SSD作为副本池的存储介质。
但是SSD相比于机械硬盘，价格比较昂贵，考虑成本因素，缓存池一般较小，为了避免缓存池被写满导致整个存储系统不可用，写入缓存池的数据需要下刷到数据池，下刷完成后，将缓存池中clean的数据淘汰,当前淘汰策略为到达一定水位后，全速淘汰，在实际生产环境中，这种淘汰策略会导致开始淘汰后由于没对淘汰速度做出限制导致存储系统性能急剧下降，且如果水位长期处于淘汰水位附近，存储系统的性能会出现特别大的波动，这是因为淘汰水位通过osd心跳获取，平均8s更新一次，如果当前水位高于淘汰水位，在8s内osd处于全速淘汰状态，影响性能，在下个8s内水位低于淘汰水位，无淘汰业务，造成性能波动。
发明内容
针对现有技术的上述不足，本发明提供一种双存储池数据淘汰速度控制方法、系统、终端及存储介质，以解决上述技术问题。
第一方面，本发明提供一种双存储池数据淘汰速度控制方法，包括：
利用统计项记录从前次更新存储水位至当前时刻的淘汰执行次数并利用时间戳记录前次更新存储水位的时间；
根据统计项或时间戳触发更新存储水位；
根据设定的淘汰开始水位、淘汰速度无限制水位和当前存储水位计算淘汰间隔时间，根据所述淘汰间隔时间执行淘汰策略。
进一步的，根据统计项或时间戳触发更新存储水位，包括：
如果统计项记录的淘汰执行次数达到设定的最大次数，则触发更新存储水位；
如果时间戳记录的时间与当前时间的差值达到设定的时间差，则触发更新存储水位；
在触发更新存储水位之后，获取对象存储的使用量并根据所述使用量计算存储水位；
如果无法获取所述使用量，则获取对象存储的状态，如果状态正常则从对象存储的统计信息中获取存储水位；如果状态异常则生成告警信息。
进一步的，根据设定的淘汰开始水位、淘汰速度无限制水位和当前存储水位计算淘汰间隔时间，根据所述淘汰间隔时间执行淘汰策略，包括：
如果当前存储水位低于淘汰开始水位，则不对预先设定的固定间隔时间进行调整；
如果当前存储水位高于淘汰开始水位且低于淘汰速度无限制水位，则利用公式淘汰间隔时间＝(淘汰速度无限制水位-当前存储水位)*淘汰最长间隔时间，计算淘汰间隔时间；
如果当前存储水位超过淘汰速度无限制水位，则将淘汰间隔时间设定为0。
第二方面，本发明提供一种双存储池数据淘汰速度控制系统，包括：
更新记录单元，用于利用统计项记录从前次更新存储水位至当前时刻的淘汰执行次数并利用时间戳记录前次更新存储水位的时间；
水位更新单元，用于根据统计项或时间戳触发更新存储水位；
速度控制单元，用于根据设定的淘汰开始水位、淘汰速度无限制水位和当前存储水位计算淘汰间隔时间，根据所述淘汰间隔时间执行淘汰策略。
进一步的，所述水位更新单元包括：
第一触发模块，用于如果统计项记录的淘汰执行次数达到设定的最大次数，则触发更新存储水位；
第二触发模块，用于如果时间戳记录的时间与当前时间的差值达到设定的时间差，则触发更新存储水位；
水位计算模块，用于在触发更新存储水位之后，获取对象存储的使用量并根据所述使用量计算存储水位；
水位获取模块，用于如果无法获取所述使用量，则获取对象存储的状态，如果状态正常则从对象存储的统计信息中获取存储水位；如果状态异常则生成告警信息。
进一步的，所述速度控制单元包括：
第一控制模块，用于如果当前存储水位低于淘汰开始水位，则不对预先设定的固定间隔时间进行调整；
第二控制模块，用于如果当前存储水位高于淘汰开始水位且低于淘汰速度无限制水位，则利用公式淘汰间隔时间＝(淘汰速度无限制水位-当前存储水位)*淘汰最长间隔时间，计算淘汰间隔时间；
第三控制模块，用于如果当前存储水位超过淘汰速度无限制水位，则将淘汰间隔时间设定为0。
第三方面，提供一种终端，包括：
处理器、存储器，其中，
该存储器用于存储计算机程序，
该处理器用于从存储器中调用并运行该计算机程序，使得终端执行上述的终端的方法。
第四方面，提供了一种计算机存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
本发明的有益效果在于，
本发明提供的双存储池数据淘汰速度控制方法、系统、终端及存储介质，通过设定水位更新双触发原则，及时更新水位，并基于水位计算淘汰间隔时间，利用淘汰间隔时间对淘汰速度进行有效控制，本发明能够有效解决对象存储系统执行数据淘汰策略导致的性能波动大的问题。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的方法的示意性流程图。
图2是本发明一个实施例的系统的示意性框图。
图3为本发明实施例提供的一种终端的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
图1是本发明一个实施例的方法的示意性流程图。其中，图1执行主体可以为一种双存储池数据淘汰速度控制系统。
如图1所示，该方法包括：
步骤110，利用统计项记录从前次更新存储水位至当前时刻的淘汰执行次数并利用时间戳记录前次更新存储水位的时间；
步骤120，根据统计项或时间戳触发更新存储水位；
步骤130，根据设定的淘汰开始水位、淘汰速度无限制水位和当前存储水位计算淘汰间隔时间，根据所述淘汰间隔时间执行淘汰策略。
为了便于对本发明的理解，下面以本发明双存储池数据淘汰速度控制方法的原理，结合实施例中对双存储池数据淘汰速度进行控制的过程，对本发明提供的双存储池数据淘汰速度控制方法做进一步的描述。
具体的，所述双存储池数据淘汰速度控制方法包括：
S1、利用统计项记录从前次更新存储水位至当前时刻的淘汰执行次数并利用时间戳记录前次更新存储水位的时间。
增加一个统计项evict_op_count和一个时间戳evcit_time,其中evict_op_count记录淘汰的op数量(即淘汰策略执行次数)，evcit_time为上一次更新osd水位的时间。
S2、根据统计项或时间戳触发更新存储水位。
如果统计项记录的淘汰执行次数达到设定的最大次数，则触发更新存储水位；如果时间戳记录的时间与当前时间的差值达到设定的时间差，则触发更新存储水位；在触发更新存储水位之后，获取对象存储的使用量并根据所述使用量计算存储水位；如果无法获取所述使用量，则获取对象存储的状态，如果状态正常则从对象存储的统计信息中获取存储水位；如果状态异常则生成告警信息。
具体的，增加一个接口get_cache_ratio用于获取osd的水位，水位根据evict_op_count和evcit_time这两个参数进行更新：淘汰次数超过cache_tier_max_evict_op或者当前时间与上次相比已经超过了cache_tier_max_evict_duration，直接通过osd的使用量计算osd的水位，同时将evict_op_count置为0，evcit_time置为当前时间。如果获取osd的使用量失败，对当前osd的状态进行判断，osd状态异常，向mon告警并退出当前osd进程，如果osd状态正常，从osd统计信息中获取osd水位。
S3、根据设定的淘汰开始水位、淘汰速度无限制水位和当前存储水位计算淘汰间隔时间，根据所述淘汰间隔时间执行淘汰策略。
如果当前存储水位低于淘汰开始水位，则不对预先设定的固定间隔时间进行调整；如果当前存储水位高于淘汰开始水位且低于淘汰速度无限制水位，则利用公式淘汰间隔时间＝(淘汰速度无限制水位-当前存储水位)*淘汰最长间隔时间，计算淘汰间隔时间；如果当前存储水位超过淘汰速度无限制水位，则将淘汰间隔时间设定为0。
增加淘汰开始水位cache_tier_low_evcit_ratio和淘汰速度无限制水位cache_tier_no_delay_evict_ratio，增加淘汰op最长delay时间cache_tier_evict_delay，进入淘汰线程后，如果当前水位current_ratio小于cache_tier_low_evcit_ratio，线程等待固定时间，然后重新进行淘汰线程；如果当前水位大于cache_tier_low_evcit_ratio且小于cache_tier_no_delay_evict_ratio，计算delay时间，计算公式为delay＝(cache_tier_no_delay_evict_ratio-current_ratio)*cache_tier_evict_delay；如果当前水位大于cache_tier_no_delay_evict_ratio，delay时间为0。
如图2所示，该系统200包括：
更新记录单元210，用于利用统计项记录从前次更新存储水位至当前时刻的淘汰执行次数并利用时间戳记录前次更新存储水位的时间；
水位更新单元220，用于根据统计项或时间戳触发更新存储水位；
速度控制单元230，用于根据设定的淘汰开始水位、淘汰速度无限制水位和当前存储水位计算淘汰间隔时间，根据所述淘汰间隔时间执行淘汰策略。
可选地，作为本发明一个实施例，所述水位更新单元包括：
第一触发模块，用于如果统计项记录的淘汰执行次数达到设定的最大次数，则触发更新存储水位；
第二触发模块，用于如果时间戳记录的时间与当前时间的差值达到设定的时间差，则触发更新存储水位；
水位计算模块，用于在触发更新存储水位之后，获取对象存储的使用量并根据所述使用量计算存储水位；
水位获取模块，用于如果无法获取所述使用量，则获取对象存储的状态，如果状态正常则从对象存储的统计信息中获取存储水位；如果状态异常则生成告警信息。
可选地，作为本发明一个实施例，所述速度控制单元包括：
第一控制模块，用于如果当前存储水位低于淘汰开始水位，则不对预先设定的固定间隔时间进行调整；
第二控制模块，用于如果当前存储水位高于淘汰开始水位且低于淘汰速度无限制水位，则利用公式淘汰间隔时间＝(淘汰速度无限制水位-当前存储水位)*淘汰最长间隔时间，计算淘汰间隔时间；
第三控制模块，用于如果当前存储水位超过淘汰速度无限制水位，则将淘汰间隔时间设定为0。
图3为本发明实施例提供的一种终端300的结构示意图，该终端300可以用于执行本发明实施例提供的双存储池数据淘汰速度控制方法。
其中，该终端300可以包括：处理器310、存储器320及通信单元330。这些组件通过一条或多条总线进行通信，本领域技术人员可以理解，图中示出的服务器的结构并不构成对本发明的限定，它既可以是总线形结构，也可以是星型结构，还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
其中，该存储器320可以用于存储处理器310的执行指令，存储器320可以由任何类型的易失性或非易失性存储终端或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。当存储器320中的执行指令由处理器310执行时，使得终端300能够执行以下上述方法实施例中的部分或全部步骤。
处理器310为存储终端的控制中心，利用各种接口和线路连接整个电子终端的各个部分，通过运行或执行存储在存储器320内的软件程序和/或模块，以及调用存储在存储器内的数据，以执行电子终端的各种功能和/或处理数据。所述处理器可以由集成电路(Integrated Circuit，简称IC)组成，例如可以由单颗封装的IC所组成，也可以由连接多颗相同功能或不同功能的封装IC而组成。举例来说，处理器310可以仅包括中央处理器(Central Processing Unit，简称CPU)。在本发明实施方式中，CPU可以是单运算核心，也可以包括多运算核心。
通信单元330，用于建立通信信道，从而使所述存储终端可以与其它终端进行通信。接收其他终端发送的用户数据或者向其他终端发送用户数据。
本发明还提供一种计算机存储介质，其中，该计算机存储介质可存储有程序，该程序执行时可包括本发明提供的各实施例中的部分或全部步骤。所述的存储介质可为磁碟、光盘、只读存储记忆体(英文：read-only memory，简称：ROM)或随机存储记忆体(英文：random access memory，简称：RAM)等。
因此，本发明通过设定水位更新双触发原则，及时更新水位，并基于水位计算淘汰间隔时间，利用淘汰间隔时间对淘汰速度进行有效控制，本发明能够有效解决对象存储系统执行数据淘汰策略导致的性能波动大的问题，本实施例所能达到的技术效果可以参见上文中的描述，此处不再赘述。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中如U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质，包括若干指令用以使得一台计算机终端(可以是个人计算机，服务器，或者第二终端、网络终端等)执行本发明各个实施例所述方法的全部或部分步骤。
本说明书中各个实施例之间相同相似的部分互相参见即可。尤其，对于终端实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例中的说明即可。
在本发明所提供的几个实施例中，应该理解到，所揭露的系统和方法，可以通过其它的方式实现。例如，以上所描述的系统实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，系统或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (4)
1.一种双存储池数据淘汰速度控制方法，其特征在于，包括：
利用统计项记录从前次更新存储水位至当前时刻的淘汰执行次数并利用时间戳记录前次更新存储水位的时间；
根据统计项或时间戳触发更新存储水位；
根据设定的淘汰开始水位、淘汰速度无限制水位和当前存储水位计算淘汰间隔时间，根据所述淘汰间隔时间执行淘汰策略；
根据统计项或时间戳触发更新存储水位，包括：
如果统计项记录的淘汰执行次数达到设定的最大次数，则触发更新存储水位；
如果时间戳记录的时间与当前时间的差值达到设定的时间差，则触发更新存储水位；
在触发更新存储水位之后，获取对象存储的使用量并根据所述使用量计算存储水位；
如果无法获取所述使用量，则获取对象存储的状态，如果状态正常则从对象存储的统计信息中获取存储水位；如果状态异常则生成告警信息；
根据设定的淘汰开始水位、淘汰速度无限制水位和当前存储水位计算淘汰间隔时间，根据所述淘汰间隔时间执行淘汰策略，包括：
如果当前存储水位低于淘汰开始水位，则不对预先设定的固定间隔时间进行调整；
如果当前存储水位高于淘汰开始水位且低于淘汰速度无限制水位，则利用公式淘汰间隔时间=（淘汰速度无限制水位-当前存储水位）*淘汰最长间隔时间，计算淘汰间隔时间；
如果当前存储水位超过淘汰速度无限制水位，则将淘汰间隔时间设定为0。
2.一种双存储池数据淘汰速度控制系统，其特征在于，包括：
更新记录单元，用于利用统计项记录从前次更新存储水位至当前时刻的淘汰执行次数并利用时间戳记录前次更新存储水位的时间；
水位更新单元，用于根据统计项或时间戳触发更新存储水位；
速度控制单元，用于根据设定的淘汰开始水位、淘汰速度无限制水位和当前存储水位计算淘汰间隔时间，根据所述淘汰间隔时间执行淘汰策略；
所述水位更新单元包括：
第一触发模块，用于如果统计项记录的淘汰执行次数达到设定的最大次数，则触发更新存储水位；
第二触发模块，用于如果时间戳记录的时间与当前时间的差值达到设定的时间差，则触发更新存储水位；
水位计算模块，用于在触发更新存储水位之后，获取对象存储的使用量并根据所述使用量计算存储水位；
水位获取模块，用于如果无法获取所述使用量，则获取对象存储的状态，如果状态正常则从对象存储的统计信息中获取存储水位；如果状态异常则生成告警信息；
所述速度控制单元包括：
第一控制模块，用于如果当前存储水位低于淘汰开始水位，则不对预先设定的固定间隔时间进行调整；
第二控制模块，用于如果当前存储水位高于淘汰开始水位且低于淘汰速度无限制水位，则利用公式淘汰间隔时间=（淘汰速度无限制水位-当前存储水位）*淘汰最长间隔时间，计算淘汰间隔时间；
第三控制模块，用于如果当前存储水位超过淘汰速度无限制水位，则将淘汰间隔时间设定为0。
3.一种终端，其特征在于，包括：
处理器；
用于存储处理器的执行指令的存储器；
其中，所述处理器被配置为执行权利要求1所述的方法。
4.一种存储有计算机程序的计算机可读存储介质，其特征在于，该程序被处理器执行时实现如权利要求1所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111509120.0A CN114328548B (zh) | 2021-12-10 | 2021-12-10 | 双存储池数据淘汰速度控制方法、系统、终端及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111509120.0A CN114328548B (zh) | 2021-12-10 | 2021-12-10 | 双存储池数据淘汰速度控制方法、系统、终端及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114328548A CN114328548A (zh) | 2022-04-12 |
| CN114328548B true CN114328548B (zh) | 2023-11-07 |
Family
ID=81049727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111509120.0A Active CN114328548B (zh) | 2021-12-10 | 2021-12-10 | 双存储池数据淘汰速度控制方法、系统、终端及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114328548B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115934001B (zh) * | 2023-03-08 | 2023-05-12 | 浪潮电子信息产业股份有限公司 | 一种纠删池选择方法、装置、电子设备及存储介质 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112487029A (zh) * | 2020-11-11 | 2021-03-12 | 杭州电魂网络科技股份有限公司 | 渐进式缓存淘汰方法、装置、电子设备和存储介质 |
-
2021
- 2021-12-10 CN CN202111509120.0A patent/CN114328548B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112487029A (zh) * | 2020-11-11 | 2021-03-12 | 杭州电魂网络科技股份有限公司 | 渐进式缓存淘汰方法、装置、电子设备和存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114328548A (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111078515B (zh) | Ssd分层日志记录方法、装置、计算机设备及存储介质 | |
| CN111752487B (zh) | 一种数据恢复方法、装置及固态硬盘 | |
| KR101862112B1 (ko) | 비휘발성 메모리(nvm) 기술 기반 메모리의 부팅 시간 제로화의 가속화 | |
| US20170277603A1 (en) | Data saving method, device and terminal | |
| CN103455449B (zh) | 非易失性存储介质访问方法、数据更新方法及设备 | |
| CN111143104A (zh) | 一种内存异常的处理方法、系统、电子设备及存储介质 | |
| CN108710583A (zh) | Ssd写缓存区的管理方法、装置、计算机设备及介质 | |
| CN106682162A (zh) | 日志管理方法及装置 | |
| CN114328548B (zh) | 双存储池数据淘汰速度控制方法、系统、终端及存储介质 | |
| US20150220394A1 (en) | Memory system and method of controlling memory system | |
| Courville et al. | Understanding storage I/O behaviors of mobile applications | |
| CN115543865A (zh) | 掉电保护方法、装置、可读存储介质及电子设备 | |
| US20220188037A1 (en) | Information Writing Method and Apparatus | |
| CN113806087B (zh) | 一种基于下刷速度调整业务速度的方法和装置 | |
| CN109284070B (zh) | 一种基于stt-mram固态存储器件断电恢复方法 | |
| CN111913913A (zh) | 访问请求的处理方法和装置 | |
| CN111475335A (zh) | 一种数据库快速恢复的方法、系统、终端及存储介质 | |
| CN116841458A (zh) | 存储器读写控制方法、系统、终端及存储介质 | |
| CN114138688A (zh) | 一种数据读取方法、系统、设备以及介质 | |
| CN113741806A (zh) | 一种写缓存动态调控方法、装置、设备及介质 | |
| CN109582244B (zh) | 一种元数据落盘方法、装置、终端及计算机可读存储介质 | |
| CN109960458B (zh) | 一种基于块存储的数据存储方法、装置及可读存储介质 | |
| CN111273867B (zh) | 一种基于block的数据重定位方法、系统、终端及存储介质 | |
| CN118155673B (zh) | 分段上电恢复方法、装置、计算机设备及可读存储介质 | |
| CN112684981B (zh) | 固态硬盘读操作记录方法、系统、装置及可读存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |