CN114301424A

CN114301424A - 一种带通滤波器及双工器

Info

Publication number: CN114301424A
Application number: CN202111676098.9A
Authority: CN
Inventors: 田晓洁; 赖志国; 杨清华
Original assignee: Suzhou Huntersun Electronics Co Ltd
Current assignee: Suzhou Huntersun Electronics Co Ltd
Priority date: 2021-12-31
Filing date: 2021-12-31
Publication date: 2022-04-08

Abstract

本发明提供了一种带通滤波器，该滤波器包括串联路径，该串联路径包括输入端口、输出端口、以及串联在该输入端口和输出端口之间的带宽调节单元以及N个第一谐振器，其中，所述带宽调节单元位于其中两个相邻的所述第一谐振器之间，所述带宽调节单元包括串联的第二谐振器和第一电感，N是大于等于2的整数；一条或多条并联支路，该一条或多条并联支路并联在所述串联路径和地之间，每一所述并联支路均包括第三谐振器；其中，所述第二谐振器的谐振频率小于所述第一谐振器和所述第三谐振器中任一谐振器的谐振频率。本发明还提供了一种双工器。本发明所提供的带通滤波器具有宽通带、低插损、高抑制的特点。

Description

一种带通滤波器及双工器

技术领域

本发明涉及电子通信器件技术领域，尤其涉及一种带通滤波器及双工器。

背景技术

带通滤波器是指能通过某一频率范围内的频率分量、但将其他范围的频率分量衰减到极低水平的滤波器。目前带通滤波器被广泛应用于诸如无线通信等领域。

现有带通滤波器主要包括串联路径以及多个并联支路，其中，串联路径包括输入端口、输出端口、以及串联在该输入端口和输出端口之间的多个串联谐振器，该多个并联支路并联在串联路径和地之间。以一个具体实施例对现有常见的带通滤波器的结构进行说明。如图1所示，带通滤波器包括输入端口10a、输出端口10b、串联谐振器11至14、以及并联支路A至D。其中，串联谐振器11至14依次串联在输入端口10a和输出端口10b之间。并联支路A包括并联谐振器15以及接地电感19，该并联谐振器15的一端连接至串联谐振器11和串联谐振器12之间的节点、另一端通过接地电感19与地连接；并联支路B包括并联谐振器16以及接地电感20，该并联谐振器16的一端连接至串联谐振器12和串联谐振器13之间的节点、另一端通过接地电感20与地连接；并联支路C包括并联谐振器17以及接地电感21，该并联谐振器17的一端连接至串联谐振器13和串联谐振器14之间的节点、另一端通过接地电感21与地连接；并联支路D包括并联谐振器18以及接地电感22，该并联谐振器18的一端连接至串联谐振器14和输出端口10b之间的节点、另一端通过接地电感22与地连接。

上述现有带通滤波器的带宽一般小于200M(典型的带通滤波器的带宽在160MHz左右)，已经无法很好地满足那些需要宽通带的应用场景。因此，如何在确保带通滤波器性能的前提下使其具有更宽的通带已经成为本领域技术人员的一项研究课题。

发明内容

为了克服现有技术中的上述缺陷，本发明提供了一种带通滤波器，该带通滤波器包括：

串联路径，该串联路径包括输入端口、输出端口、以及串联在该输入端口和输出端口之间的带宽调节单元以及N个第一谐振器，其中，所述带宽调节单元位于其中两个相邻的所述第一谐振器之间，所述带宽调节单元包括串联的第二谐振器和第一电感，N是大于等于2的整数；

一条或多条并联支路，该一条或多条并联支路并联在所述串联路径和地之间，每一所述并联支路均包括第三谐振器；

其中，所述第二谐振器的谐振频率小于所述第一谐振器和所述第三谐振器中任一谐振器的谐振频率。

根据本发明的一个方面，该带通滤波器中，每一所述并联支路的一端连接至所述串联路径的节点上、另一端接地，其中，所述串联路径的节点包括所述输入端口和与其相邻的所述第一谐振器之间的节点、所述带宽调节单元以及N个所述第一谐振器之间的节点、以及所述输出端口和与其相邻的所述第一谐振器之间的节点。

根据本发明的另一个方面，该带通滤波器中，所述第二谐振器的谐振频率比所述第一谐振器和所述第三谐振器中任一谐振器的谐振频率小50MHz至10GHz。

根据本发明的又一个方面，该带通滤波器中，至少一条所述并联支路还包括第二电感，该第二电感的一端与其所在并联支路中所述第三谐振器连接、另一端接地；其中，所述第一电感的电感值大于所述第二电感的电感值。

根据本发明的又一个方面，该带通滤波器中，所述并联支路的数量是两条及两条以上时，至少存在两条所述并联支路其中的所述第三谐振器通过同一所述第二电感接地。

根据本发明的又一个方面，该带通滤波器中，所述第一电感的电感值比所述第二电感的电感值大0.5nH至10nH。

根据本发明的又一个方面，该带通滤波器还包括第三电感、第四电感以及第五电感中的至少一个，其中，所述第三电感的一端连接至所述带宽调节单元的输入端、另一端接地，所述第四电感的一端连接至所述带宽调节单元的输出端、另一端接地，所述第五电感的一端连接至所述第二谐振器和所述第一电感之间的节点、另一端接地。

本发明还提供了一种双工器，该双工器包括发射滤波器和接收滤波器，该发射滤波器和/或接收滤波器采用前述带通滤波器实现。

本发明所提供的带通滤波器包括串联路径，该串联路径上串联有带宽调节单元以及至少两个第一谐振器，其中，带宽调节单元位于其中两个相邻的第一谐振器之间，带宽调节单元包括串联的第二谐振器和第一电感；一条或多条并联支路，该一条或多条并联支路并联在串联路径和地之间，每一并联支路均包括第三谐振器；其中，第二谐振器的谐振频率小于第一谐振器和第三谐振器中任一谐振器的谐振频率。相较于现有带通滤波器来说，本发明所提供的带通滤波器具有宽通带、低插损以及高抑制的特性。相应地，基于本发明所提供的带通滤波器形成的双工器也具有宽通带、低插损以及高抑制的特性。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是现有技术中常见带通滤波器的电路图；

图2是根据本发明的一个具体实施例的带通滤波器的电路图；

图3是根据本发明的另一个具体实施例的带通滤波器的电路图；

图4是根据本发明的又一个具体实施例的带通滤波器的电路图；

图5是根据本发明的又一个具体实施例的带通滤波器的电路图；

图6是根据本发明的又一个具体实施例的带通滤波器的电路图；

图7是根据本发明的又一个具体实施例的带通滤波器的电路图；

图8是根据本发明的又一个具体实施例的带通滤波器的电路图；

图9是图3所示带通滤波器的小信号S参数仿真曲线；

图10是图5所示带通滤波器的小信号S参数仿真曲线；

图11是图7所示带通滤波器的小信号S参数仿真曲线。

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

为了更好地理解和阐释本发明，下面将结合附图对本发明作进一步的详细描述。

本发明提供了一种带通滤波器，该带通滤波器包括：

下面对上述带通滤波器的各个组成部分进行详细说明。

具体地，本发明所提供的滤波器是带通滤波器，其包括一条串联路径。在本实施例中，串联路径包括输入端口和输出端口，其中，输入端口用于输入待滤波的信号，输出端口用于对滤波后得到的特定频率的信号进行输出。除了输入端口和输出端口之外，串联路径进一步还包括N个谐振器(下文以第一谐振器表示，其中N是大于等于2的整数)、以及一个带宽调节单元，该N个第一谐振器以及带宽调节单元串联在输入端口和输出端口之间。在本实施例中，带宽调节单元可以设置在串联路径中任意相邻的两个第一谐振器之间。举例说明，第一谐振器的数量等于4个，从输入端口侧至输出端口侧该四个第一谐振器依次是第一谐振器A、第一谐振器B、第一谐振器C以及第一谐振器D，其中，带宽调节单元可以串联在第一谐振器A和第一谐振器B之间、或是第一谐振器B和第一谐振器C之间、或是第一谐振器C和第一谐振器D之间。进一步地，带宽调节单元包括串联的谐振器(下文以第二谐振器表示)和电感(下文以第一电感表示)。由于第二谐振器和第一电感之间是串联关系，所以对二者的设置顺序不做任何限定，可以是第二谐振器的输入端与相邻的第一谐振器的输出端连接，第一电感的输入端与第二谐振器的输出端连接、输出端与相邻第一谐振器的输入端连接，反之调换第二谐振器和第一电感的连接顺序亦可。

本发明所提供的带通滤波器还包括一条或多条并联支路，该一条或多条并联支路并联在串联路径和地之间。也就是说，每一并联支路其一端连接在串联路径的节点上、另一端接地，其中，串联路径的节点包括输入端口和与其相邻的第一谐振器之间的节点、带宽调节单元以及N个第一谐振器之间的节点、以及输出端口和与其相邻的第一谐振器之间的节点。在本实施例中，并联支路的数量等于N+2条，该N+2条并联支路与上述串联路径上的N+2个节点一一对应，其中，每一并联支路的一端连接至与其对应的节点上、另一端接地。仍以第一谐振器的数量等于4个(即N＝4)、且从输入端口侧至输出端口侧该四个第一谐振器依次是第一谐振器A、第一谐振器B、第一谐振器C以及第一谐振器D为例进行说明。假设带宽调节单元设置在第一谐振器B和第一谐振器C之间，并联支路的数量也是6条，分别以并联支路A、并联支路B、并联支路C、并联支路D、并联支路E以及并联支路F表示，其中，并联支路A的一端连接至输入端口和第一谐振器A之间的节点、另一端接地，并联支路B的一端连接至第一谐振器A和第一谐振器B之间的节点、另一端接地，并联支路C的一端连接至第一谐振器B和带宽调节单元之间的节点、另一端接地，并联支路D的一端连接带宽调节单元和第一谐振器C之间的节点、另一端接地，并联支路E的一端连接至第一谐振器C和第一谐振器D之间的节点、另一端接地，并联支路F的一端连接至第一谐振器D和输出端口之间。本领域技术人员可以理解的是，在上述实施例中，并联支路与串联路径上的节点一一对应。在其他实施例中也可以不采用这种一一对应的方式，本发明对此不做任何限定。

在本实施例中，每一并联支路均包括谐振器(下文以第三谐振器表示)，其中，第三谐振器的一端连接至串联路径的节点、另一端接地。在其他实施中，至少一条并联支路除了第三谐振器之外还包括与该第三谐振器串联的电感(下文以第二电感表示)，其中，第三谐振器的一端连接至串联路径的节点、另一端通过第二电感接地。需要说明的是，当存在两条或两条以上的并联支路均包括第三谐振器和第二电感时，可以是每条并联支路中的第三谐振器通过独立的第二电感接地，还可以是两条或两条以上并联支路中的第三谐振器通过一个公共的第二电感接地，本发明对此不做任何限定。此外，优选地本发明所提供的带通滤波器还包括第一匹配电感和/或第二匹配电感，其中，第一匹配电感设置在输入端口，其一端连接至输入端口和与其相邻的第一谐振器之间的节点、另一端接地；第二匹配端口设置在输出端口，其一端连接至输出端口和与其相邻的第一谐振器之间的节点、另一端接地。

在本实施例中，带宽调节单元中的第二谐振器的谐振频率低于带通滤波器中其他任一谐振器的谐振频率，也就是说，第二谐振器的谐振频率低于第一谐振器以及第三谐振器的谐振频率。优选地，第二谐振器的谐振频率比滤波器中其他任一谐振器的谐振频率小50MHz至10GHz。

与串联支路中仅包括串联谐振器的现有带通滤波器来说，本发明所提供的带通滤波器在串联路径中相邻两个第一谐振器之间设置带宽调节单元，该带宽调节单元包括串联的第二谐振器和第一电感，通过使第二谐振器的谐振频率小于滤波器串联路径以及并联支路中谐振器的谐振频率、并与第一电感配合使用(该第一电感用于改变与其串联的第二谐振器的串联谐振频率)，可以在滤波器通带内形成阻抗极小值点，从而改变第二谐振器阻抗分布形成通带，此外还可以使串联路径在通带频率范围内的阻抗值小于现有带通滤波器串联路径在通带频率范围内的阻抗值，并且有效地扩大了阻抗极小值的频段范围，从而使带宽变宽(可以达到200M以上)，形成宽通带甚至是超宽带的带通滤波器。此外，第二谐振器的谐振频率小于滤波器串联路径以及并联支路中谐振器的谐振频率，可以在左右两侧近阻带处形成额外的传输零点，改善左右两侧近阻带抑制，使得带通滤波器具有高抑制、低插损以及快滚降的特性。也就是说，相较于现有带通滤波器来说，本发明所提供的带通滤波器性能优且宽通带。

针对于滤波器并联支路中包括第三谐振器以及第二电感的情况，优选地，带宽调节单元中的第一电感的电感值大于所有并联支路中第二电感的电感值，有利于提高带通滤波器在带宽范围的性能。典型地，第一电感的电感值比第二电感的电感值高0.5nH至10nH。

下面以两个具体实施例对本发明所提供的带通滤波器的结构进行说明。

请参考图2，图2是根据本发明的一个具体实施例的带通滤波器的电路图。如图所示，带通滤波器包括输入端口100a以及输出端口100b，第一谐振器101、带宽调节单元10以及第一谐振器104依次串联在输入端口100a和输出端口100b之间，带宽调节单元10包括第二谐振器102和第一电感103，其中，第一谐振器101的输出端与第二谐振器102的输入端连接，第二谐振器102的输出端与第一电感103的输入端连接，第一电感103的输出端与第一谐振器104的输入端连接。带通滤波器包括四条并联支路，从输入端口侧至输出端口侧分别以并联支路A、并联支路B、并联支路C以及并联支路D表示，其中，并联支路A包括第三谐振器105，该第三谐振器105的一端连接至输入端口100a和第一谐振器101之间的节点、另一端接地；并联支路B包括第三谐振器106，该第三谐振器106的一端连接至第一谐振器101和带宽调节单元10之间的节点、另一端接地；并联支路C包括第三谐振器107，该第三谐振器107的一端连接至带宽调节单元10和第一谐振器104之间的节点、另一端接地；并联支路D包括第三谐振器108，该第三谐振器108的一端连接至第一谐振器104和输出端口100b之间的节点、另一端接地。

请参考图3，图3是根据本发明的另一个具体实施例的带通滤波器的电路图。如图所示，带通滤波器包括输入端口200a以及输出端口200b，第一谐振器201、带宽调节单元20以及第一谐振器204依次串联在输入端口200a和输出端口200b之间，带宽调节单元20包括第二谐振器202和第一电感203，其中，第一谐振器201的输出端与第二谐振器202的输入端连接，第二谐振器202的输出端与第一电感203的输入端连接，第一电感203的输出端与第一谐振器204的输入端连接。带通滤波器包括四条并联支路，从输入端口侧至输出端口侧分别以并联支路A、并联支路B、并联支路C以及并联支路D表示，其中，并联支路A和并联支路B分别包括第三谐振器205和第三谐振器206，该第三谐振器205的一端连接至输入端口200a和第一谐振器201之间的节点，该第三谐振器206的一端连接至第一谐振器201和带宽调节单元20之间的节点，该第三谐振器205和第三谐振器206的另一端通过第二电感211接地；并联支路C包括第三谐振器207和第二电感212，该第三谐振器207的一端连接至带宽调节单元20和第一谐振器204之间的节点、另一端通过第二电感212接地；并联支路D包括第三谐振器208和第二电感213，该第三谐振器208的一端连接至第一谐振器204和输出端口200b之间、另一端通过第二电感213接地。带通滤波器还包括第一匹配电感209和第二匹配电感210，其中，第一匹配电感209的一端连接至输入端口200a和第一谐振器201之间的节点、另一端接地；第二匹配电感210的一端连接至第一谐振器204和输出端口200b之间的节点、另一端接地。

优选地，本发明所提供的带通滤波器还包括第三电感、第四电感、第五电感中的至少一个。其中，第三电感的一端连接至带宽调节单元输入端和与其相邻第一谐振器之间的节点上、另一端接地，第四电感的一端连接至带宽调节单元输出端和与其相邻第一谐振器之间的节点上、另一端接地，第五电感的一端连接至带宽调节单元中第二谐振器和第一电感之间的节点上、另一端接地。其中，第三电感、第四电感以及第五电感主要用于实现滤波器通带的阻抗匹配、以及改善滤波器的带外抑制。下面以具体实施例进行说明。

请参考图4，图4是根据本发明的又一个具体实施例的带通滤波器的电路图。如图所示，带通滤波器包括输入端口300a以及输出端口300b，第一谐振器301、带宽调节单元30以及第一谐振器304依次串联在输入端口300a和输出端口300b之间，带宽调节单元30包括第二谐振器302以及第一电感303，其中，第一谐振器301的输出端与第二谐振器302的输入端连接，第二谐振器302的输出端与第一电感303的输入端连接，第一电感303的输出端与第一谐振器304的输入端连接。带通滤波器包括四条并联支路，从输入端口侧至输出端口侧分别以并联支路A、并联支路B、并联支路C以及并联支路D表示，其中，并联支路A和并联支路B分别包括第三谐振器305和第三谐振器306，该第三谐振器305的一端连接至输入端口300a和第一谐振器301之间的节点，该第三谐振器306的一端连接至第一谐振器301和带宽调节单元30之间的节点，该第三谐振器305和第三谐振器306的另一端通过第二电感311接地；并联支路C包括第三谐振器307和第二电感312，该第三谐振器307的一端连接至带宽调节单元30和第一谐振器304之间的节点、另一端通过第二电感312接地；并联支路D包括第三谐振器308和第二电感313，该第三谐振器308的一端连接至第一谐振器304和输出端口300b之间、另一端通过第二电感313接地。带通滤波器还包括第三电感314a，该第三电感314a的一端连接至第一谐振器301和带宽调节单元30之间的节点、另一端接地。第三电感314a的使用可以实现滤波器通带的阻抗匹配。带通滤波器还包括第一匹配电感309和第二匹配电感310，其中，第一匹配电感309的一端连接至输入端口300a和第一谐振器301之间的节点、另一端接地；第二匹配电感310的一端连接至第一谐振器304和输出端口300b之间的节点、另一端接地。

请参考图5，图5是根据本发明的又一个具体实施例的带通滤波器的电路图。如图所示，带通滤波器包括输入端口400a以及输出端口400b，第一谐振器401、带宽调节单元40以及第一谐振器404依次串联在输入端口400a和输出端口400b之间，带宽调节单元40包括第二谐振器402以及第一电感403，其中，第一谐振器401的输出端与第二谐振器402的输入端连接，第二谐振器402的输出端与第一电感403的输入端连接，第一电感403的输出端与第一谐振器404的输入端连接。带通滤波器包括四条并联支路，从输入端口侧至输出端口侧分别以并联支路A、并联支路B、并联支路C以及并联支路D表示，其中，并联支路A和并联支路B分别包括第三谐振器405和第三谐振器406，该第三谐振器405的一端连接至输入端口400a和第一谐振器401之间的节点，该第三谐振器406的一端连接至第一谐振器401和带宽调节单元40之间的节点，该第三谐振器405和第三谐振器406的另一端通过第二电感411接地；并联支路C包括第三谐振器407和第二电感412，该第三谐振器407的一端连接至带宽调节单元40和第一谐振器404之间的节点、另一端通过第二电感412接地；并联支路D包括第三谐振器408和第二电感413，该第三谐振器408的一端连接至第一谐振器404和输出端口400b之间、另一端通过第二电感413接地。带通滤波器还包括第四电感414b，该第四电感414b的一端连接至带宽调节单元40和第一谐振器404之间的节点、另一端接地。第四电感414b的使用可以实现滤波器通带的阻抗匹配。带通滤波器还包括第一匹配电感409和第二匹配电感410，其中，第一匹配电感409的一端连接至输入端口400a和第一谐振器401之间的节点、另一端接地；第二匹配电感410的一端连接至第一谐振器404和输出端口400b之间的节点、另一端接地。

请参考图6，图6是根据本发明的又一个具体实施例的带通滤波器的电路图。如图所示，带通滤波器包括输入端口500a以及输出端口500b，第一谐振器501、带宽调节单元50以及第一谐振器504依次串联在输入端口500a和输出端口500b之间，带宽调节单元50包括第二谐振器502以及第一电感503，其中，第一谐振器501的输出端与第二谐振器502的输入端连接，第二谐振器502的输出端与第一电感503的输入端连接，第一电感503的输出端与第一谐振器504的输入端连接。带通滤波器包括四条并联支路，从输入端口侧至输出端口侧分别以并联支路A、并联支路B、并联支路C以及并联支路D表示，其中，并联支路A和并联支路B分别包括第三谐振器505和第三谐振器506，该第三谐振器505的一端连接至输入端口500a和第一谐振器501之间的节点，该第三谐振器506的一端连接至第一谐振器501和带宽调节单元50之间的节点，该第三谐振器505和第三谐振器506的另一端通过第二电感511接地；并联支路C包括第三谐振器507和第二电感512，该第三谐振器507的一端连接至带宽调节单元50和第一谐振器504之间的节点、另一端通过第二电感512接地；并联支路D包括第三谐振器508和第二电感513，该第三谐振器508的一端连接至第一谐振器504和输出端口500b之间、另一端通过第二电感513接地。带通滤波器还包括第五电感514c，该第五电感514c的一端连接至第二谐振器502和第一电感503之间的节点、另一端接地。第五电感514c的使用可以实现滤波器通带的阻抗匹配。带通滤波器还包括第一匹配电感509和第二匹配电感510，其中，第一匹配电感509的一端连接至输入端口500a和第一谐振器501之间的节点、另一端接地；第二匹配电感510的一端连接至第一谐振器504和输出端口500b之间的节点、另一端接地。

请参考图7，图7是根据本发明的又一个具体实施例的带通滤波器的电路图。如图所示，带通滤波器包括输入端口600a以及输出端口600b，第一谐振器601、带宽调节单元60以及第一谐振器604依次串联在输入端口600a和输出端口600b之间，带宽调节单元60包括第二谐振器602以及第一电感603，其中，第一谐振器601的输出端与第二谐振器602的输入端连接，第二谐振器602的输出端与第一电感603的输入端连接，第一电感603的输出端与第一谐振器604的输入端连接。带通滤波器包括四条并联支路，从输入端口侧至输出端口侧分别以并联支路A、并联支路B、并联支路C以及并联支路D表示，其中，并联支路A和并联支路B分别包括第三谐振器605和第三谐振器606，该第三谐振器605的一端连接至输入端口600a和第一谐振器601之间的节点，该第三谐振器606的一端连接至第一谐振器601和带宽调节单元60之间的节点，该第三谐振器605和第三谐振器606的另一端通过第二电感611接地；并联支路C包括第三谐振器607和第二电感612，该第三谐振器607的一端连接至带宽调节单元60和第一谐振器604之间的节点、另一端通过第二电感612接地；并联支路D包括第三谐振器608和第二电感613，该第三谐振器608的一端连接至第一谐振器604和输出端口600b之间、另一端通过第二电感613接地。带通滤波器还包括第三电感614a和第四电感614b，其中，第三电感614a的一端连接至第一谐振器601和带宽调节单元60之间的节点、另一端接地，第四电感614b的一端连接至带宽调节单元60和第一谐振器604之间的节点、另一端接地。第三电感614a和第四电感614b的配合使用不但可以实现滤波器通带的阻抗匹配，还可以改善滤波器的带外抑制。带通滤波器还包括第一匹配电感609和第二匹配电感610，其中，第一匹配电感609的一端连接至输入端口600a和第一谐振器601之间的节点、另一端接地；第二匹配电感610的一端连接至第一谐振器604和输出端口600b之间的节点、另一端接地。

请参考图8，图8是根据本发明的又一个具体实施例的带通滤波器的电路图。如图所示，带通滤波器包括输入端口700a以及输出端口700b，第一谐振器701、带宽调节单元70以及第一谐振器704依次串联在输入端口700a和输出端口700b之间，带宽调节单元70包括第二谐振器702以及第一电感703，其中，第一谐振器701的输出端与第二谐振器702的输入端连接，第二谐振器702的输出端与第一电感703的输入端连接，第一电感703的输出端与第一谐振器704的输入端连接。带通滤波器包括四条并联支路，从输入端口侧至输出端口侧分别以并联支路A、并联支路B、并联支路C以及并联支路D表示，其中，并联支路A和并联支路B分别包括第三谐振器705和第三谐振器706，该第三谐振器705的一端连接至输入端口700a和第一谐振器701之间的节点，该第三谐振器706的一端连接至第一谐振器701和带宽调节单元70之间的节点，该第三谐振器705和第三谐振器706的另一端通过第二电感711接地；并联支路C包括第三谐振器707和第二电感712，该第三谐振器707的一端连接至带宽调节单元70和第一谐振器704之间的节点、另一端通过第二电感712接地；并联支路D包括第三谐振器708和第二电感713，该第三谐振器708的一端连接至第一谐振器704和输出端口700b之间、另一端通过第二电感713接地。带通滤波器还包括第三电感714a、第四电感714b以及第五电感714c，其中，第三电感714a的一端连接至第一谐振器701和带宽调节单元70之间，第四电感714b的一端连接至带宽调节单元70和第一谐振器704之间的节点、另一端接地，第五电感714c连接至第二谐振器702和第一电感703之间、另一端接地。第三电感714a、第四电感714b以及第五电感714c的配合使用不但可以实现滤波器通带的阻抗匹配，还可以改善滤波器的带外抑制。带通滤波器还包括第一匹配电感709和第二匹配电感710，其中，第一匹配电感709的一端连接至输入端口700a和第一谐振器701之间的节点、另一端接地；第二匹配电感710的一端连接至第一谐振器704和输出端口700b之间的节点、另一端接地。

下面以图3、图5以及图7所示滤波器为例对本发明所提供的带通滤波器的性能进行说明。

图3所示带通滤波器其中各元件的参数如下：第一谐振器201、第一谐振器204、第二谐振器202、第三谐振器205、第三谐振器206、第三谐振器207以及第三谐振器208的有效工作区面积在3000μm²至20000μm²之间，第一电感203、第二电感211、第二电感212、第二电感213、第一匹配电感209以及第二匹配电感210的电感值在0.1nH至5nH之间。图9是图3所示带通滤波器的小信号S参数仿真曲线，包括子图(a)和子图(b)。其中子图(a)表征的是通带插损性能，图标频率范围2.47GHz～2.76GHz；子图(b)表征的是近阻带抑制性能，图标频率范围2.3GHz～3.0GHz。从图9中可以看出，图3所示带通滤波器的带宽可以达到200MHz，左右两侧近阻带处存在额外的传输零点改善了左右两侧的近阻带抑制，且同时具有低插损、以及快滚降的特性。

图5所示带通滤波器其中各元件的参数如下：第一谐振器401、第一谐振器404、第二谐振器402、第三谐振器405、第三谐振器406、第三谐振器407以及第三谐振器408的有效工作区面积在3000μm²至25000μm²之间、第一电感403、第二电感411、第二电感412、第二电感413、第四电感414b、第一匹配电感409以及第二匹配电感410的电感值在0.1nH至5nH之间。图10是图5所示带通滤波器的小信号S参数仿真曲线，包括子图(a)和子图(b)。其中子图(a)表征的是通带插损性能，图标频率范围2.47GHz～2.76GHz；子图(b)表征的是近阻带抑制性能，图标频率范围2.3GHz～3.0GHz。从图10中可以看出，图5所示带通滤波器的带宽可以达到200MHz，左右两侧近阻带处存在额外的传输零点改善了左右两侧的近阻带抑制，且同时具有低插损、以及快滚降的特性。

图7所示带通滤波器其中各元件的参数如下：第一谐振器601、第一谐振器604、第二谐振器602、第三谐振器605、第三谐振器606、第三谐振器607以及第三谐振器608的有效工作区面积在3000μm²至30000μm²。第一电感603、第二电感611、第二电感612、第二电感613、第三电感614a、第四电感614b、第一匹配电感609以及第二匹配电感610的电感值在0.1nH至5nH之间。图11是图7所示带通滤波器的小信号S参数仿真曲线，包括子图(a)和子图(b)。其中子图(a)表征的是通带插损性能，图标频率范围2.47GHz～2.76GHz；子图(b)表征的是近阻带抑制性能，图标频率范围2.3GHz～3.0GHz。从图11中可以看出，图7所示带通滤波器的带宽可以达到200MHz，左右两侧近阻带处存在额外的传输零点改善了左右两侧的近阻带抑制，且同时具有低插损、以及快滚降的特性。

相应地，本发明还提供了一种双工器，该双工器包括发射滤波器和接收滤波器，其中，该发射滤波器和/或接收滤波器采用前述带通滤波器实现。

具体地，双工器包括发射滤波器和接收滤波器。发射滤波器连接在公共端口和发射端口之间，接收滤波器连接在公共端口和接收端口之间。在一个具体实施例中，发射滤波器和接收滤波器均采用本发明前述带通滤波器实现。在另一个具体实施例中，发射滤波器采用本发明前述带通滤波器实现，接收滤波器法采用现有常规滤波器实现。在又一个具体实施例中，接收滤波器采用本发明前述带通滤波器实现，发射滤波器采用现有常规滤波器实现。针对于发射滤波器和/或接收滤波器采用本发明前述带通滤波器实现的情况，带通滤波器的结构可以参考前文中相应部分的内容，为了简明起见，在此不再赘述。

由于本发明所提供的带通滤波器具有宽带、低插损以及高抑制的特性，所以基于该带通滤波器所实现的双工器相应也具有宽带、低插损、高抑制的特性。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他部件、单元或步骤，单数不排除复数。系统权利要求中陈述的多个部件、单元或装置也可以由一个部件、单元或装置通过软件或者硬件来实现。

以上所揭露的仅为本发明的一些较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims

1.一种带通滤波器，该带通滤波器包括：

2.根据权利要求1所述的带通滤波器，其中：

每一所述并联支路的一端连接至所述串联路径的节点上、另一端接地，其中，所述串联路径的节点包括所述输入端口和与其相邻的所述第一谐振器之间的节点、所述带宽调节单元以及N个所述第一谐振器之间的节点、以及所述输出端口和与其相邻的所述第一谐振器之间的节点。

3.根据权利要求1所述的带通滤波器，其中：

所述第二谐振器的谐振频率比所述第一谐振器和所述第三谐振器中任一谐振器的谐振频率小50MHz至10GHz。

4.根据权利要求1所述的带通滤波器，其中：

至少一条所述并联支路还包括第二电感，该第二电感的一端与其所在并联支路中的所述第三谐振器连接、另一端接地；

其中，所述第一电感的电感值大于所述第二电感的电感值。

5.根据权利要求4所述的带通滤波器，其中：

当所述并联支路的数量是两条及两条以上时，至少存在两条所述并联支路其中的所述第三谐振器通过同一所述第二电感接地。

6.根据权利要求4所述的带通滤波器，其中，所述第一电感的电感值比所述第二电感的电感值大0.5nH至10nH。

7.根据权利要求1至6中任一项所述的带通滤波器，该带通滤波器还包括：

第三电感、第四电感以及第五电感中的至少一个，其中，所述第三电感的一端连接至所述带宽调节单元的输入端、另一端接地，所述第四电感的一端连接至所述带宽调节单元的输出端、另一端接地，所述第五电感的一端连接至所述第二谐振器和所述第一电感之间的节点、另一端接地。

8.一种双工器，该双工器包括：

发射滤波器和接收滤波器，其中，所述发射滤波器和/或所述接收滤波器采用如权利要求1至7中任一所述的带通滤波器实现。