CN114281557A - 数据采集、上报方法、系统、芯片、cpu及存储介质 - Google Patents

Abstract

本发明实施例提供一种数据采集、上报方法、系统、业务芯片、CPU及存储介质，通过在业务芯片与CPU之外设置一可供业务芯片与CPU共同访问的共享内存，共享内存中包括多个共享内存段，业务芯片可以将采集得到的上报数据写入到共享内存的闲置内存段中，CPU可以通过直接访问共享内存，读取处于占用状态的内存段中的数据从而获得来自业务芯片的上报数据，并且将占用内存段重新变为闲置内存段，以供业务芯片进行数据写入。而且，由于CPU对该共享内存的访问速度大于CPU对业务芯片的访问速度，所以，通过本发明实施例中提供的数据采集方案，可以提升CPU进行数据采集的速度，进而减少CPU在数据采集方面的资源占用，提升CPU对其他事务的处理性能。

Description

数据采集、上报方法、系统、芯片、CPU及存储介质

技术领域

本发明实施例涉及但不限于通信领域，具体而言，涉及但不限于一种数据采集、上报方法、系统、业务芯片、CPU及存储介质。

背景技术

随着业务板上业务密度的不断提升，业务板上的性能告警数据的采集量也越来越大。在相关技术中，业务板的CPU通过PCIE(Peripheral Component InterconnectExpress)接口、Locbus(Local Bus，CPU总线)接口等访问业务板上的业务芯片，获取业务芯片采集的性能告警数据，进而实现数据采集。但因为CPU访问业务芯片的速度相当慢，导致即便CPU每秒只进行一次数据采集，但处理资源都会被占用一多半，从而影响CPU在其他方面的处理性能。

发明内容

本发明实施例提供的数据采集、上报方法、系统、业务芯片、CPU及存储介质，主要解决的技术问题是：相关数据采集方案对CPU处理资源的占用高，影响CPU对其他事务的处理性能。

为解决上述技术问题，本发明实施例提供一种数据采集上报方法，包括：

业务芯片进行数据采集得到上报数据；

业务芯片将上报数据写入共享内存的闲置内存段，共享内存供业务芯片与CPU共同访问，且CPU对共享内存的访问速度大于CPU对业务芯片的访问速度，共享内存中包括多个内存段，闲置内存段为处于闲置状态的内存段。

本发明实施例还提供一种数据采集方法，包括：

CPU从共享内存的占用内存段中读取上报数据，占用内存段中的上报数据由业务芯片写入，且CPU对共享内存的访问速度大于CPU对业务芯片的访问速度，共享内存中包括多个内存段，占用内存段为处于占用状态的内存段；

CPU将占用内存段设置为闲置内存段。

本发明实施例还提供一种业务芯片，业务芯片包括微控制器以及与微控制器通信连接的芯片存储器；

微控制器用于执行芯片存储器中存储的一个或者多个程序，以实现上述数据采集上报方法的步骤。

本发明实施例还提供一种CPU，CPU用于执行一个或者多个程序，以实现上述数据采集方法的步骤。

本发明实施例还提供一种数据采集系统，其特征在于，包括共享内存、上述业务芯片以及上述CPU；共享内存供业务芯片与CPU共同访问，且CPU对共享内存的访问速度大于CPU对业务芯片的访问速度，共享内存中包括多个内存段。

本发明实施例还提供一种存储介质，存储介质存储有数据采集上报程序与数据采集程序中的至少一个，数据采集上报程序可被一个或者多个处理器执行，以实现上述数据采集上报方法的步骤；数据采集程序可被一个或者多个处理器执行，以实现上述数据采集方法的步骤。

根据本发明实施例提供的数据采集、上报方法、系统、业务芯片、CPU及存储介质，业务芯片进行数据采集得到上报数据，然后将上报数据写入共享内存的闲置内存段，CPU从共享内存的占用内存段中读取上报数据，读取之后，CPU将占用内存段设置为闲置内存段。通过在业务芯片与CPU之外设置一可供业务芯片与CPU共同访问的共享内存，共享内存中包括多个共享内存段，业务芯片可以将采集得到的上报数据写入到共享内存的闲置内存段中，CPU可以通过直接访问共享内存，读取处于占用状态的内存段中的数据从而获得来自业务芯片的上报数据，并且将占用内存段重新变为闲置内存段，以供业务芯片进行数据写入。而且，由于CPU对该共享内存的访问速度大于CPU对业务芯片的访问速度，所以，通过本发明实施例中提供的数据采集方案，可以提升CPU进行数据采集的速度，进而减少CPU在数据采集方面的资源占用，提升CPU对其他事务的处理性能。

本发明其他特征和相应的有益效果在说明书的后面部分进行阐述说明，且应当理解，至少部分有益效果从本发明说明书中的记载变的显而易见。

附图说明

图1为本发明实施例一中示出的数据采集方法的一种流程图；

图2为本发明实施例一中示出的业务芯片向共享内存的闲置内存段中写入上报数据的一种流程图；

图3为本发明实施例一中示出的CPU从共享内存中进行数据读取的一种流程图；

图4为本发明实施例二中示出的业务芯片向芯片存储器进行数据写入的一种流程图；

图5为本发明实施例二中示出的业务芯片向共享内存中进行数据写入的一种流程图；

图6为本发明实施例二中示出的CPU从共享内存中进行数据读取的一种流程图；

图7为本发明实施例三提供的业务芯片的一种硬件结构示意图；

图8为本发明实施例三提供的数据采集系统的一种示意图；

图9为本发明实施例三提供的数据采集系统中功能单元的一种示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面通过具体实施方式结合附图对本发明实施例作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

实施例一：

5G、物联网、云计算、大视频等技术的迅猛发展，对核心业务的传输带宽提出了更高的要求，核心节点流量高速增长，部分核心节点的交换容量已经在向100T+(即超100T)演进。虽然流量井喷式增长，但OTN(Optical Transport Network，光传送网)设备的子架槽位有限，所以为了满足大业务量的业务要求，势必要不断增加单槽位带宽，这就会导致单槽位的业务密度快速提升。目前，单槽位带宽已经由100G、200G、400G，不断向1T、1.2T甚至2.4T发展。

随着单槽位带宽增长而来的是单槽位性能告警等数据的采集量的剧增，例如，在单槽位带宽为100G的情况下，需要采集的性能告警数据量是6k，但当单槽位带宽升级为2.4T时，需要采集的性能告警数据量会变为150K。而在相关数据采集方案中，业务板上的业务芯片产生原始性能告警数据后，业务板CPU需要通过PCIE接口或Locbus接口访问业务芯片，从而获取到业务芯片的原始性能告警数据，随后，CPU在对采集到的数据进行处理之后，上报到主控板。由于CPU访问业务芯片的效率不高，导致CPU一次数据采集就要耗费较长的时间，而在此期间，CPU的处理资源大半都因此被占用，所以CPU对其他事务的处理性能势必受到影响。

为了解决上述问题，本实施例提供一种数据采集方案，请参见图1示出的数据采集方案的一种可选的流程图：

S102：业务芯片进行数据采集得到上报数据。

可以理解的是，业务芯片可以位于业务板上，用于实现对业务板上业务的处理。在本实施例中，业务芯片与CPU可以位于相同的单板上，也可以位于不同的单板上，例如，在一些示例中，业务芯片是业务板(线卡)上的业务芯片，而CPU则是主控板(主卡)上的CPU。还有一些示例中，业务芯片与CPU均位于同一业务板上。

业务芯片自身会产生原始的性能告警数据，所以，在本实施例的一些示例中，业务芯片可以直接将这些原始数据作为上报数据。考虑到如果直接将原始数据上报给CPU，则CPU在进行数据采集之后，还需要对这些原始数据进行处理，例如，按照OTN标准G.798协议对原始的性能告警数据进行处理，随后才能得到可以上报或者是使用的数据，故在本实施例的另外一些示例中，业务芯片则可以对原始数据进行二次加工处理后得到上报数据。例如，业务芯片可以根据告警过滤规则对原始数据进行加工处理，得到上报数据。在这种示例中，CPU在获得来自业务芯片的上报数据后，无需再做二次加工处理，可以直接将上报数据上报到主控板，或者是直接根据上报数据进行控制管理等。

S104：业务芯片将上报数据写入共享内存的闲置内存段。

业务芯片获得上报数据后，可以将上报数据写入到共享内存的闲置内存段中，以供CPU访问共享内存时读取。共享内存是指可供业务芯片与CPU共享的内存，其可以接受业务芯片与CPU的共同访问。共享内存中包括多个内存段，根据内存段的被占用状态，可以将内存段分为闲置内存段与占用内存段，其中闲置内存段就是当前处于闲置状态的内存段，值得注意的是，在一些示例中，闲置内存段是指当前处于空闲状态，即没有写入数据的内存段，但在另外一些示例中，闲置内存段中可以存储有上报数据，只不过这些上报数据已经被CPU读取过了，现在这些上报数据可以被清除或者是被覆盖，而占用内存段则是当前已经写入CPU尚未读取的上报数据的内存段，是被有效上报数据占用的内存段。业务芯片在获得上报数据之后，可以将上报数据写入到闲置内存段中。

在本实施例的一些示例中，业务芯片可以按照图2示出的流程图向共享内存的闲置内存段中写入上报数据：

S202：业务芯片访问共享内存对应的指示表。

在本实施例中，可以为共享内存设置一指示表，该指示表用于指示各内存段的地址信息、状态等。例如，在一些示例中，指示表中包括多个指示行，每个指示行唯一对应共享内存中一个内存段，也即该指示行仅用于指示该内存段的信息，与其他内存段并无关系，在一些示例中，一个内存段可以同时对应两个甚至两个以上的指示行，例如，在一个示例中，一个内存段a在指示表中对应三个指示行，其中第一指示行中记录有内存段a的地址信息，第二指示上中记录有该内存段a的状态信息，即指示内存段a是处于闲置状态还是占用状态，第三指示行则用于直至内存段a中的数据长度，可见，在这些示例中，内存段与指示行的对应关系是“一对多”的关系。还有一些示例中，内存段与指示行之间是一一对应的关系，即一个内存段在指示表中有且仅有一个指示行，在该指示行中，记录有该内存段的地址信息、状态信息，还有一些示例中，指示行中记录的地址信息是内存段的起始地址信息，同时，在指示行中还记录有该内存段中还记录有存储数据长度。当然，在本实施例的其他一些示例红，指示行中也可以不用记录数据长度，因为内各内存段的大小都是一致的，对于业务芯片而言，其知晓内存段的大小，就知道自己向一个内存段中写入的数据不能超过多少，而对于CPU而言，其知晓一个内存段的大小，就知道自己在对一个占用内存段进行上报数据读取时，读取到何处就意味着该占用内存段中的上报数据已经全部读取完成。

应当理解的是，如果指示行中仅记录有内存段的起始地址信息，则该内存段的段内存储空间应该是连续的。通常情况下，一个内存段的段内存储空间都是连续的，相邻内存段的存储空间可以连续也可以不连续。不过，在本实施例的一些示例中，一个内存段的段内存储空间也不是连续的，例如，一个内存段可以进一步被分为两个子段，第一子段与第二子段之间的存储空间并不连续，所以，指示表在记录该内存段的地址信息时，不能仅记录单个起始地址信息。

在本实施例的一些示例中，共享内存的指示表可以直接存储在共享内存中的固定位置，该存储位置是业务芯片与CPU都预先知晓的，因此，业务芯片都可以根据该存储位置访问指示表；还有一些示例中，共享内存的指示表也可以存储在共享内存之外的存储空间中，同样地，业务芯片与CPU预先知晓该指示表的存储位置。

S204：业务芯片从指示表中查找记录的状态为闲置状态的第一目标指示行。

业务芯片在需要将上报数据写入到共享内存中时，可以访问共享内存对应的指示表，查找记录的状态为闲置状态的指示行作为目标指示行，可以理解的是，业务芯片在查询共享内存的指示表时，是为了查找记录状态为闲置状态的指示行，而CPU也会查询指示表，不过CPU是为了查找记录状态为占用状态的指示行，为了将业务芯片查询指示表所找到的目标行与CPU查找指示表所找到的目标行进行区分，本实施例中将业务芯片查询指示表所找到的目标行称为第一指示行，将CPU查询指示表所找到的目标行称为第二指示行，其中，第一指示行就是与闲置内存段对应的指示行，而第二指示行就是与占用内存段对应的指示行。

在一些示例中，业务芯片可以从指示表的第一行，逐行查询第一目标指示行。或者，在另外一些示例中，业务芯片可以每一次都从自己最近选择的第一目标指示行的后面一行进行查询，直到指示表的最后一行以后，重新从指示表的第一行开始查询，例如，假定业务芯片最近一次选择的第一目标指示行是指示表中的第12行，那么在这一次查询过程中，业务芯片可以直接查询指示表中第13行记录的状态，如果其记录的状态为闲置状态，则将其作为本次查询的第一目标指示行；如果其记录的状态为占用状态，则继续查询第14行。当然这两种查询方式并不是唯一的查询方式，在其他示例中，业务芯片可以随机从任何位置，按照任何顺序开始遍历查找第一目标指示行，只要能够找到闲置内存段即可。

S206：业务芯片获取第一目标指示行中记录的地址信息。

业务芯片从指示表中查找到第一目标指示行后，可以直接获取第一目标指示行中记录的地址信息，该地址信息就是业务芯片所需要查找的闲置内存段的地址信息，例如在一些示例中，业务芯片可以获取到闲置内存段的起始地址信息；还有一些示例中，业务芯片可以获取到闲置内存段的起止地址信息。

S208：业务芯片按照地址信息将上报数据写入闲置内存段中，并在第一目标指示行将状态修改为占用状态。

业务芯片获取到闲置内存段的地址信息后，可以按照该地址信息将上报数据写入到闲置内存段中。为了让CPU能知晓该内存段中已经写入了数据，使之及时对写入的数据进行读取，也为了避免业务芯片在CPU对该内存段进行数据读取之前继续向该内存段中进行数据写入，业务芯片会将第一目标指示行中的状态修改为占用状态。可以理解的是，业务芯片可以在向内存段的数据写入完成后再修改该内存段对应的状态，也可以在将一个指示行选为第一目标指示行后立即将该指示行中记录的状态修改为占用状态，毕竟业务芯片将该指示行选为第一目标指示行后，一定会向该记录行对应的内存段中进行数据写入，这种直接修改第一目标指示行中记录状态的做法可以避免业务芯片在一次数据写入过程中需要两次访问指示表的问题，降低了业务芯片的负担。

在上述示例中，业务芯片是在获取到上报数据后，立即将上报数据写入到共享内存中，但在本实施例的其他一些示例中，业务芯片在获取到上报数据后，可以先将上报数据存储在该业务芯片内部的芯片存储器中，然后等到芯片存储器中的数据量满足要求后，或者是等到上报时刻到达时，再将芯片存储器中的上报数据一起写入到共享内存中。这样可以减少业务芯片访问共享内存以及共享内存指示表的次数，降低业务芯片的数据上报负担。

在本实施例的一些示例中，业务芯片中设置有RAM(Random Access Memory，随机存取存储器)，该RAM就可以作为芯片存储器。

可以理解的是，业务芯片进行数据采集是非常迅速的，因此，如果业务芯片直接将数据采集得到的上报数据写入到共享内存中，则其很快会将共享内存的闲置内存段写满，但CPU如果要维持与业务芯片数据写入速度相同的数据读取速度，则对处理资源占用比较高。但如果设置了芯片存储器作为上报数据的“中转站”，由于芯片存储器通常不会太大，所以，业务芯片能够向其中存储的上报数据的数据量是比较有限的，当芯片存储器中已存储的数据量达到存储阈值后，业务芯片就不能继续向其中进行数据写入，因此只能暂停进行数据采集，这样可以起到控制业务芯片启动数据采集任务的作用。所以对于业务芯片而言，其在向芯片存储器中写入上报数据时，需要先确定芯片存储器中已有的数据存储量是否已经达到存储阈值，只有在判断结果为否的情况下，业务芯片才能将继续向其中写入上报数据；否则，业务芯片将暂停数据采集。在一些示例中，存储阈值就是芯片存储器的最大存储量。

可选地，业务芯片可以周期性或非周期性地将芯片存储器中的上报数据写入到共享内存中，例如，在本实施例的一些示例中，业务芯片按照数据上报周期从芯片存储器中提取上报数据写入共享内存中，数据上报周期的大小可以根据业务芯片的处理能力设置。在本实施例的一些示例中，CPU也是周期性地从共享内存中进行数据读取，如，CPU按照数据获取周期进行数据读取，可选地，数据获取周期为数据上报周期的n倍，n的取值大于等于1。以及在一些示例中，数据上报周期与数据获取周期相等，业务芯片向共享内存中进行一次数据写入，CPU也必然会进行一次数据读取。在本实施例的另外一些示例中，数据获取周期大于数据上报周期，这样可以业务芯片进行两次或多次数据写入之后，CPU才进行一次数据读取，这样可以通过共享内存的存储空间换取CPU的处理时间，降低CPU的处理负担。

应当理解的是，业务芯片在将芯片存储器中的上报数据写入共享内存后，应该将芯片存储器中的上报数据清除，以便将芯片存储器腾出来写入新的上报数据。

S106：CPU从共享内存的占用内存段中读取上报数据。

CPU可以从共享内存的占用内存段中进行上报数据读取，读取的上报数据可以用于管理控制，也可以进一步上报到主控板上。CPU在进行上报数据读取的时候，需要先找到共享内存中的占用内存段。在本实施例的一些示例中，CPU可以直接遍历共享内存中的各内存段，找到有上报数据的内存段。还有一些示例中，CPU可以根据共享内存的指示信息确定占用内存段。例如，在本实施例的一些示例中CPU根据共享内存的指示表进行上报数据读取：CPU从指示表中查找记录的状态为占用状态的第二目标指示行，然后按照第二目标指示行中记录的地址信息进行数据读取。

S108：CPU将占用内存段设置为闲置内存段。

当然，为了实现共享内存的循环使用，在CPU从占用内存段中进行数据读取后，应当将占用内存段设置为闲置内存段，在本实施例的一些示例中，CPU可以直接已经完成数据读取的占用内存段中的数据清空，以便业务芯片后续能直接向这些已经空闲的内存段进行数据写入，在这种情况下，由于没有针对内存段设置相应的指示信息，因此业务芯片需要分别访问各内存段才能确定内存段是否是闲置内存段。还有一些示例中，由于CPU与业务芯片基于指示表来管理共享内存，业务芯片进行数据写入时，可以覆盖式的写入，因此，CPU可以不用清除占用内存段中的上报数据，在这种情况下为了让业务芯片知道这些内存段已经处于闲置状态，CPU可以在第二目标指示行中将记录的状态从占用状态修改为闲置状态。当然，还有一些示例中，CPU可以既对占用内存段中的上报数据进行清空，也对第二目标指示行中的状态进行修改。

图3示出了CPU从共享内存中进行数据读取的一种流程图，下面结合图3示出的流程对CPU侧的流程进行阐述：

S302：CPU访问共享内存对应的指示表。

CPU预先知晓指示表的存储位置，所以，CPU每次需要访问指示表的时候，都可以按照该地址进行访问。在本实施例中，指示表可以存储在共享内存中的固定位置。

S304：CPU从指示表中查找记录的状态为占用状态的第二目标指示行。

CPU可以从指示表的第一行，逐行查询第二目标指示行。或者，在另外一些示例中，CPU可以每一次都从自己最近选择的第二目标指示行的后面一行进行查询，直到指示表的最后一行以后，重新从指示表的第一行开始查询，例如，假定CPU最近一次选择的第一目标指示行是指示表中的第4行，那么在这一次查询过程中，CPU可以从指示表的第5行开始查询，如果其记录的状态为占用状态，则将其作为本次查询的第二目标指示行；如果其记录的状态为闲置状态，则继续查询第6行。当然这两种查询方式并不是唯一的查询方式，在其他示例中，CPU可以随机从任何位置，按照任何顺序开始遍历查找第二目标指示行，只要能够找到占用内存段即可。

S306：CPU获取第二目标指示行中记录的地址信息。

在本实施例的一些示例中，第二目标指示行中记录的地址信息为对应内存段的起始地址信息，在本实施例的另外一些示例中，第二目标指示行中记录的地址信息为对应内存段的起止地址信息。

可选地，第二目标指示行中也还可以记录有内存段的大小、内存段中已存储上报数据的数据长度等几种中的至少一种。

S308：CPU按照地址信息从共享内存的占用内存段中读取上报数据。

在CPU获取到地址信息后，可以按照获取的地址信息进行数据读取，例如如果CPU获取到的地址信息为起止地址信息，则在这种情况下，CPU可以从该起始地址信息进行数据读取，读取的终止地址可以基于内存段的大小确定，例如，各内存段的大小一致，而CPU知晓内存段的大小，因此，CPU可以结合获取到的起始地址信息与自己预先已经知晓的内存段的大小确定读取的起止位置。另外一些示例中，虽然各内存段的大小不一致，但是在第二目标指示行中还记录了对应内存段的大小，因此，CPU通过查询指示表也可以确定内存段的起始地址信息与大小，进而可以确定读取操作的起止位置。还有一些示例中，指示表中记录有各内存段中已存储的数据长度，在这种情况下，CPU可以精确地确定读取操作的起止位置，不会对没有写入数据的空间进行读取，有利于提升CPU数据读取的效率，降低CPU在数据采集方面的资源耗费，提升CPU的处理性能。

S310：CPU清空占用内存段并在第二目标指示行将状态修改为闲置状态。

CPU在进行数据读取后，可以清空已经完成数据读取的占用内存段中的上报数据，使占用内存段变为闲置内存段。而且，为了让业务芯片知晓这些内存段已经处于闲置状态，CPU还会在第二目标指示行将记录的状态修改为闲置状态。可以理解的是，CPU修改第二目标指示行中所记录信息的过程可以在其清空占用内存段以后进行，也可以在清空占用内存段的同时进行。

在上述示例中，CPU与业务芯片是基于指示表对共享内存进行管理的，但在本实施例的其他一些示例中，也可以不基于指示表来实现对共享内存的管理，例如，共享内存中，共享内存所有的地址空间都是连续的，且每一个内存段的大小都是一致的，在这种情况下，CPU和业务芯片只要知晓共享内存的起始地址，就可以找到每一个内存段。在这些示例中，可以在内存段中的固定位置，如内存段的开头位置设置指示信息存储空间，该指示信息存储空间中记录有该内存段当前的状态；还有一些示例中，指示信息存储空间中还可以记录该内存段中已经存储的上报数据的数据长度等。不过，很明显，基于指示表对共享内存进行管理，避免了CPU与业务芯片进行数据读写时需要遍历共享内存的问题，有利于大幅提升CPU与业务芯片的数据读取与写入效率，降低CPU与业务芯片的处理负担。

在本实施例的一些示例中，CPU可以按照DMA(Direct Memory Access，直接存储器访问)方式访问共享内存，可以理解的是，CPU按照DMA方式访问共享内存的速度相较于CPU访问业务芯片的速度而言，有非常大的提升，因此，CPU访问共享内存进行一次上报数据读取花费时间比其访问业务芯片获取上报数据的时间短很多，这样可以减少CPU在上报数据采集过程中的处理资源耗费，使得CPU得以利用与原本一次上报数据采集相同的处理资源实现多次上报数据采集，满足“100ms*N”的采集要求，即将一次数据采集的时间耗费减少到百毫秒级别。

可以理解的是，共享内存可以与CPU或者业务芯片处于相同的单板上，例如，在本实施例的一些示例中，共享内存、CPU以及业务芯片均处于同一单板上，且该单板为业务板。还有一些示例中，CPU与业务芯片处于不同单板上，在这种情况下，可以让共享内存与业务芯片处于同一单板，例如，业务芯片处于业务板上，则共享内存可以是业务板内存中的一个部分，而CPU位于为主控板上；也可以将共享内存与CPU设置在同一单板上，而业务芯片位于另一单板上，例如，业务芯片位于业务板上，而共享内存与CPU均处于主控板上，CPU为主控板的CPU，共享内存为主控板内存的一个部分。甚至还有一些示例中，业务芯片、共享内存以及CPU均位于不同单板上，例如，CPU为主控板上的CPU，业务芯片位于业务板上，共享内存位于另一块业务板上，在这种情况下，可以两块甚至两块以上的业务板上业务芯片共享一个共享内存。

本发明实施例提供的数据采集方法，通过设置共享内存，让业务芯片将需要上报给CPU的上报数据存储在共享内存内，CPU通过访问共享内存实现数据采集，利用CPU访问共享内存的速度高于其访问业务芯片的速度，提升了CPU进行数据采集的效率，避免了CPU数据采集过程对处理资源的长时间占用，提升了CPU对其他事务的处理性能。

而且，业务芯片在采集到原始数据后，可以先对原始数据进行处理后再上报到共享内存中，避免了CPU在数据采集后对数据进行二次加工处理的过程，通过将原本需要CPU实现的处理过程转移到业务芯片上，减小了CPU的处理负担，进一步减少了数据采集过程对CPU处理资源的占用，提升了CPU性能。

另外，CPU从共享内存中进行上报数据读取的周期可以几倍于业务芯片向共享内存内进行数据写入的周期，可以通过存储空间换取CPU的处理时间，进一步降低CPU的处理负担。

实施例二：

为了使本领域技术人员更清楚前述数据采集方案的优点与细节，本实施例将结合示例继续对该方案进行说明：

本实施例中，将数据采集过程分为这样几个阶段：

阶段一：业务芯片向芯片存储器进行数据写入；

阶段二：业务芯片向共享内存中进行数据写入；

阶段三：CPU从共享内存中进行数据读取。

下面请参见图4示出的阶段一的一种流程图：

S402：业务芯片确定芯片存储器是否已满。

若判断结果为是，则业务芯片执行S404，否则执行S406。

S404：业务芯片等待预设时长。

在本实施例中，预设时长可以基于业务芯片的数据上报周期设置，因此在任何时刻，若月芯片确定芯片存储器已满，则其最多等待一个数据上报周期，该芯片存储器一定会被清空。所以，在一些示例中，预设时长可以为数据上报周期的四分之一、二分之一或者是等于数据上报周期。当然还有一些示例中，也可以将预设时长设置得比数据上报周期更大。不过，通常情况下，预设时长不宜大于CPU进行数据读取的数据获取周期，因为这样可能会导致CPU无法从共享内存中读取到上报数据。

S406：业务芯片采集原始数据。

业务芯片采集的原始数据是原始的性能告警数据。

S408：业务芯片根据告警过滤规则对原始数据进行加工处理得到上报数据。

本实施例中，业务芯片采集到原始数据后，会根据告警过滤规则对原始数据进行加工处理，这样可以将原本由CPU完成的数据处理过程转移到分散到各业务芯片上，降低CPU的处理负担，提升CPU的数据采集效率。

下面请参见图5示出的阶段二的一种流程图：

S502：业务芯片判断写入计时器的计时结果是否已经到达一个数据上报周期。

若判断结果为是，则业务芯片执行S504，否则，业务芯片继续执行S502。

S504：业务芯片查询共享内存的指示表确定第一目标指示行。

本实施例中，业务芯片可以查询存储在共享内存内的指示表，例如可以从指示表的第一行逐行查找，找到第一个记录状态为闲置的指示行作为第一目标指示行。

S506：业务芯片获取第一目标指示行中的地址信息。

一些示例中，第一目标指示行的记录的地址信息是内存段的起始地址信息，共享内存中各内存段的段内存储空间是连续的。

S508：业务芯片按照获取的地址信息将芯片存储器中的数据写入对应内存段。

业务芯片获取到闲置内存段的地址信息后，可以按照该地址信息将上报数据写入到闲置内存段中。

S510：业务芯片修改第一目标指示行中记录的状态信息，记录内存段中的数据长度，并清空芯片存储器。

为了让CPU能知晓内存段中已经写入了数据，使之及时对写入的数据进行读取，也为了避免业务芯片(包括本业务芯片以及其他业务芯片)在CPU对该内存段进行数据读取之前继续向该内存段中进行数据写入，业务芯片会将第一目标指示行中的状态修改为占用状态。同时，为了让CPU知晓对应内存段中上报数据的数据量，业务芯片还会在第一目标指示行中记录内存段中已存储的上报数据的数据长度。

由于芯片存储器中的上报数据已经写入了共享内存，因此可以在写入操作完成后清空芯片存储器，让业务芯片在后续过程中继续进行数据采集。

S512：业务芯片重启写入计时器。

业务芯片向共享内存进行一次数据写入后，会重启写入计时器，当写入计时器的计时结果再次达到一个数据上报周期后，业务芯片将再次从芯片存储器中提取数据写入共享内存。

下面结合图6示出的流程对前述阶段三进行介绍：

S602：CPU判断读取计时器的计时结果是否已经到达一个数据获取周期。

若判断结果为是，则CPU执行S604，否则，CPU继续执行S602。

S604：CPU查询共享内存的指示表确定第二目标指示行。

本实施例中，CPU可以查询存储在共享内存内的指示表，例如可以从指示表的第一行逐行查找，找到所有记录状态为占用的指示行作为第二目标指示行。

S606：CPU获取第二目标指示行中的地址信息与数据长度。

CPU找到第二目标指示行后，可以获取第二目标指示行中的地址信息与数据长度，本实施例中，CPU获取的地址信息为占用内存段的起始地址信息。

S608：CPU按照地址信息从共享内存的占用内存段中读取上报数据。

CPU按照第二指示行中的起始地址信息确定占用内存段的起始地址，并按照第二指示行中数据长度读取上报数据。

S610：CPU清空占用内存段并在第二目标指示行将状态修改为闲置状态。

CPU对占用内存段的数据读取完成后，清空占用内存段中存储的上报数据，并在第二目标指示行中进行状态修改，另外，CPU还可以将第二目标指示行中的数据长度修改为0。

应当明白的是，上面阶段一至阶段三这三个阶段之间并没有严格的时序关系，例如，执行阶段一的时候，也可能同时在执行阶段三，而且，并不是每次执行阶段一之后都必定要执行阶段二，也不是每次执行阶段二以后都要紧接着执行阶段三，很多情况下，是多次执行阶段一的流程后才会执行一次阶段二的流程，执行多次阶段二的流程后才会执行一次阶段三的流程。

本实施例提供的数据采集方法，降低了CPU的数据采集负担，提升了数据采集效率，有利于增强CPU对数据采集以外事务的处理性能。

实施例三：

本实施例提供了一种存储介质，该存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、计算机程序模块或其他数据)的任何方法或技术中实施的易失性或非易失性、可移除或不可移除的介质。存储介质包括但不限于RAM(Random Access Memory，随机存取存储器),ROM(Read-Only Memory，只读存储器),EEPROM(Electrically ErasableProgrammable read only memory，带电可擦可编程只读存储器)、闪存或其他存储器技术、CD-ROM(Compact Disc Read-Only Memory，光盘只读存储器)，数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。

该存储介质中可以存储有一个或多个可供一个或多个处理器读取、编译并执行的计算机程序，在本实施例中，该存储介质可以存储有数据采集上报程序与数据采集程序中的至少一个，其中，数据采集上报程序可供一个或多个处理器(或控制器)执行实现前述实施例介绍的任意一种数据采集方案业务芯片侧的流程；而数据采集程序可供一个或多个处理器(或控制器)执行实现前述实施例介绍的任意一种数据采集方案CPU侧的流程。

本实施例还提供了一种计算机程序产品，包括计算机可读装置，该计算机可读装置上存储有如上所示的计算机程序。本实施例中该计算机可读装置可包括如上所示的计算机可读存储介质。

例如，该计算机程序产品包括业务芯片，如图7所示：业务芯片70包括微控制器71以及与该微控制器71通信连接的芯片存储器72，其中芯片存储器72可以为前述存储有数据采集上报程序的存储介质，微控制器71可以读取芯片存储器72中存储的数据采集上报程序，实现前述数据采集方案中业务芯片侧的数据采集上报方法的流程：

微控制器71进行数据采集得到上报数据，然后将上报数据写入共享内存的闲置内存段，该共享内存供业务芯片70与CPU共同访问，且CPU对共享内存的访问速度大于CPU对业务芯片的访问速度，共享内存中包括多个内存段，闲置内存段为处于闲置状态的内存段。

可选地，微控制器71将上报数据写入共享内存的闲置内存段时，其可以先将上报数据存储在内部的芯片存储器72，然后，微控制器71按照数据上报周期周期性地将芯片存储器72中的上报数据写入共享内存的闲置内存段并清空芯片存储器中的上报数据。其中，数据上报周期小于CPU从共享内存中读取上报数据的周期。

在本实施例的一些示例中，微控制器71将上报数据存储在内部的芯片存储器之前，会先确定芯片存储器72中已经存储的数据量小于存储阈值。

在本实施例的一些示例中，微控制器71进行数据采集得到上报数据时，可以先采集原始数据，原始数据为性能告警数据。然后微控制器71根据告警过滤规则对原始数据进行加工处理得到上报数据。

在本实施例的一些示例中，微控制器71将上报数据写入共享内存的闲置内存段时，先访问共享内存对应的指示表，指示表中包括多个指示行，且指示行与共享内存段中的内存段一一对应，指示行中记录有内存段的状态、地址信息。微控制器71从指示表中查找记录的状态为闲置状态的第一目标指示行，然后获取第一目标指示行中记录的地址信息，接着按照地址信息将上报数据写入闲置内存段中，并在第一目标指示行将状态修改为占用状态。

在本实施例的另外一些示例中，计算机程序产品包括CPU，该CPU可以执行数据采集程序，实现前述数据采集方案中CPU侧的流程：

CPU从共享内存的占用内存段中读取上报数据，并将占用内存段设置为闲置内存段。占用内存段中的上报数据由业务芯片写入，且CPU对共享内存的访问速度大于CPU对业务芯片的访问速度，共享内存中包括多个内存段，占用内存段为处于占用状态的内存段。

可选地，CPU从共享内存的占用内存段中读取上报数据时，可以先访问共享内存对应的指示表，指示表中包括多个指示行，且指示行与共享内存段中的内存段一一对应，指示行中记录有内存段的状态、地址信息。然后CPU从指示表中查找记录的状态为占用状态的第二目标指示行，并获取第二目标指示行中记录的地址信息，接着按照地址信息从共享内存的占用内存段中读取上报数据。在CPU读取完成后可以在第二目标指示行将状态修改为闲置状态。在本实施例的一些示例中，CPU还可以清空占用内存段中的上报数据。

在本实施例的一些示例中，地址信息为起始地址信息，指示行中还记录有内存段中的数据长度；CPU按照地址信息从共享内存的占用内存段中读取上报数据时，可以按照第二指示行中的起始地址信息确定占用内存段的起始地址，并按照第二指示行中数据长度读取上报数据。

可选地，CPU可以按照从共享内存的占用内存段中读取上报数据，然后按照数据获取周期周期性地从共享内存的占用内存段中读取上报数据，数据获取周期大于业务芯片向共享内存中写入上报数据的周期。

在本实施例的一些示例中，CPU通过直接存储器访问DMA方式从共享内存的占用内存段中读取上报数据。

本实施例还提供一种数据采集系统，请参见图8示出的数据采集系统的一种示意图：

数据采集系统8包括共享内存80、CPU 81以及前述业务芯片82，其中，CPU 81可以为前述CPU，业务芯片82可以为前述业务芯片70。共享内存80可供业务芯片82与CPU 81共同访问，且CPU 81对共享内存80的访问速度大于其对业务芯片82的访问速度，共享内存80中包括多个内存段。

在本实施例的一些示例中，共享内存80中还存储有指示表，该指示表中包括多个指示行，每个指示行唯一对应共享内存80中的一个内存段，甚至在一些示例中，指示行与内存段唯一对应，也即一个内存段在指示表中有且仅有一个指示行。在一个内存段的指示行中至少记录有该内存段当前的状态，以及该内存段的地址信息，在本实施例的另外一些示例中，指示行中还记录有内存段以及存储上报数据的数据长度等。

共享内存80、CPU 81以及业务芯片82三者配合实现数据采集方案的细节请参见前述实施例的介绍，这里不再赘述。

数据采集系统8可以被部署在各种通信系统中，例如一种示例中，数据采集系统8处于OTN系统中。

可以理解的是，共享内存80可以与CPU 81或者业务芯片82处于相同的单板上，例如，在本实施例的一些示例中，共享内存80、CPU 81以及业务芯片82均处于同一单板上，且该单板为业务板。还有一些示例中，CPU 81与业务芯片82处于不同单板上，在这种情况下，可以让共享内存80与业务芯片82处于同一单板，例如，业务芯片82处于业务板上，则共享内存80可以是业务板内存中的一个部分，而CPU 81位于为主控板上；也可以将共享内存80与CPU 81设置在同一单板上，而业务芯片82位于另一单板上，例如，业务芯片82位于业务板上，而共享内存80与CPU 81均处于主控板上，CPU 81为主控板的CPU 81，共享内存80为主控板内存的一个部分。甚至还有一些示例中，业务芯片82、共享内存80以及CPU 81均位于不同单板上，例如，CPU 81为主控板上的CPU 81，业务芯片82位于业务板上，共享内存80位于另一块业务板上，在这种情况下，可以两块甚至两块以上的业务板上业务芯片82共享一个共享内存80。

图9示出了上述数据采集系统8的一种功能单元示意图：业务芯片82中包括数据采集单元8201、芯片RAM 8202、定时上报单元8203，CPU 81中包括读取单元8101、定时单元8102，共享内存80中包括指示表8001与内存单元8002，内存单元8002中包括多个内存段：

业务芯片82产生的原始性能告警数据输入数据采集单元8201中，数据采集单元8201根据协议对业务芯片82的原始数据进行二次加工。将加工后的上报数据存储到业务芯片82内部的芯片RAM 8202中，芯片RAM 8202可以根据用户自动配置的存储阈值。当芯片RAM8202中已经存储的数据量小于芯片RAM 8202的存储阈值，则二次加工后的上报数据可以正常存储到芯片RAM 8202中，否则，芯片RAM 8202将向数据采集单元8201产生流控反压，禁止数据采集单元8201继续存储数据。当定时上报单元8203的定时时间到，该定时上报单元8203尝试将芯片RAM 8202中的上报数据写入共享内存80中。

该共享内存80可供业务芯片82和CPU 81共享访问，指示表8001分M行，每行是对一段连续内存的描述，即对一个内存段的描述：包括该内存段的内存是否被占用、该内存段的起始地址信息、该内存段中存储的上报数据的长度。

定时上报单元8203在尝试将芯片RAM 8202中的上报数据向内存单元8002中写入前，先查看指示表8001中的datavlid行(datavlid行中值为“1”则表示该指示行对应的内存段处于占用状态，值为“0”则表示该指示行对应的内存段处于闲置状态)，找到第一个记录的状态为闲置状态的指示行，如果没找到则不进行数据转储；如果存在记录的状态为闲置状态的指示行，则获得该指示行记录的起始地址信息，将芯片RAM 8202中的上报数据存储到该指示行所对应的内存段中。转存完成后，如果芯片RAM 8202在转移数据前已经达到存储阈值，并已产生流控，则取消该流控反压标记。

当定时单元8102的定时到达时，读取单元8101尝试从内存单元8002获得上报数据。读取单元8101获得上报数据流程如下：读取单元8101首先访问指示表8001，根据datavlid行中的值找到所有记录状态为占用状态的指示行，然后读取这些指示行所指向的内存段中的上报数据。读取完毕后，将对应指示行中dataValid的值从“1”修改为“0”。

一种示例中，为了进一步降低CPU 81的负担，在一些示例中，可以将读取单元8101的数据上报周期设置为1s，将定时单元8102的数据获取周期设置为5s；这样共享内存80中存储5份上报数据，5s数据获取周期到达后，CPU 81统一进行一次读取，通过两个周期的配合达到降低CPU负担的作用。

本实施例提供的数据采集系统，通过在业务芯片与CPU之外设置一可供业务芯片与CPU共同访问的共享内存，共享内存中包括多个共享内存段，业务芯片可以将采集得到的上报数据写入到共享内存的闲置内存段中，CPU可以通过直接访问共享内存，读取处于占用状态的内存段中的数据从而获得来自业务芯片的上报数据，并且在读取完成以后清空已经完成读取的占用内存段中的上报数据，使这些内存段重新变为闲置内存段，以供业务芯片进行数据写入。而且，由于CPU对该共享内存的访问速度大于CPU对业务芯片的访问速度，所以，通过本发明实施例中提供的数据采集方案，可以提升CPU进行数据采集的速度，进而减少CPU在数据采集方面的资源占用，提升CPU对其他事务的处理性能。

可见，本领域的技术人员应该明白，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件(可以用计算装置可执行的计算机程序代码来实现)、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。

此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、计算机程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。所以，本发明不限制于任何特定的硬件和软件结合。

以上内容是结合具体的实施方式对本发明实施例所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (15)

1.一种数据采集上报方法，包括：

业务芯片进行数据采集得到上报数据；

所述业务芯片将所述上报数据写入共享内存的闲置内存段，所述共享内存供所述业务芯片与CPU共同访问，且所述CPU对所述共享内存的访问速度大于所述CPU对所述业务芯片的访问速度，所述共享内存中包括多个内存段，所述闲置内存段为处于闲置状态的内存段。

2.如权利要求1所述的数据采集上报方法，其特征在于，所述业务芯片将所述上报数据写入共享内存的闲置内存段包括：

所述业务芯片将所述上报数据存储在内部的芯片存储器；

所述业务芯片按照数据上报周期周期性地将所述芯片存储器中的上报数据写入所述共享内存的闲置内存段，所述数据上报周期小于所述CPU从所述共享内存中读取上报数据的周期；

所述业务芯片清空所述芯片存储器中的上报数据。

3.如权利要求2所述的数据采集上报方法，其特征在于，所述业务芯片将所述上报数据存储在内部的芯片存储器之前，还包括：

所述业务芯片确定所述芯片存储器中已经存储的数据量小于存储阈值。

4.如权利要求1-3任一项所述的数据采集上报方法，其特征在于，所述业务芯片进行数据采集得到上报数据包括：

所述业务芯片采集原始数据，所述原始数据为性能告警数据；

所述业务芯片根据告警过滤规则对所述原始数据进行加工处理得到上报数据。

5.如权利要求1-3任一项所述的数据采集上报方法，其特征在于，所述业务芯片将所述上报数据写入共享内存的闲置内存段包括：

所述业务芯片访问所述共享内存对应的指示表，所述指示表中包括多个指示行，且所述指示行与所述共享内存段中的内存段一一对应，所述指示行中记录有所述内存段的状态、地址信息；

所述业务芯片从所述指示表中查找记录的状态为闲置状态的第一目标指示行；

所述业务芯片获取所述第一目标指示行中记录的地址信息；

所述业务芯片按照所述地址信息将所述上报数据写入所述闲置内存段中，并在所述第一目标指示行将状态修改为占用状态。

6.一种数据采集方法，包括：

CPU从共享内存的占用内存段中读取上报数据，所述占用内存段中的上报数据由所述业务芯片写入，且所述CPU对所述共享内存的访问速度大于所述CPU对所述业务芯片的访问速度，所述共享内存中包括多个内存段，所述占用内存段为处于占用状态的内存段；

所述CPU将所述占用内存段设置为闲置内存段。

7.如权利要求6所述的数据采集方法，其特征在于，所述CPU从共享内存的占用内存段中读取上报数据包括：

所述CPU访问所述共享内存对应的指示表，所述指示表中包括多个指示行，且所述指示行与所述共享内存段中的内存段一一对应，所述指示行中记录有所述内存段的状态、地址信息；

所述CPU从所述指示表中查找记录的状态为占用状态的第二目标指示行；

所述CPU获取所述第二目标指示行中记录的地址信息；

所述CPU按照所述地址信息从共享内存的占用内存段中读取上报数据；

所述CPU将所述占用内存段设置为闲置内存段包括：

所述CPU在所述第二目标指示行将状态修改为闲置状态。

8.如权利要求7所述的数据采集方法，其特征在于，所述CPU将所述占用内存段设置为闲置内存段还包括：

所述CPU清空所述占用内存段中的上报数据。

9.如权利要求7所述的数据采集方法，其特征在于，所述地址信息为起始地址信息，所述指示行中还记录有所述内存段中的数据长度；所述CPU按照所述地址信息从共享内存的占用内存段中读取上报数据包括：

所述CPU按照所述第二指示行中的起始地址信息确定所述占用内存段的起始地址，并按照所述第二指示行中数据长度读取上报数据。

10.如权利要求6-9任一项所述的数据采集方法，其特征在于，所述CPU从共享内存的占用内存段中读取上报数据包括：

所述CPU按照从共享内存的占用内存段中读取上报数据；

所述CPU按照数据获取周期周期性地从所述共享内存的占用内存段中读取上报数据，所述数据获取周期大于所述业务芯片向所述共享内存中写入上报数据的周期。

11.如权利要求6-9任一项所述的数据采集方法，其特征在于，所述CPU从共享内存的占用内存段中读取上报数据包括：

所述CPU通过直接存储器访问DMA方式从所述共享内存的占用内存段中读取上报数据。

12.一种业务芯片，所述业务芯片包括微控制器以及与所述微控制器通信连接的芯片存储器；

所述微控制器用于执行所述芯片存储器中存储的一个或者多个程序，以实现如权利要求1至5中任一项所述的数据采集上报方法的步骤。

13.一种CPU，所述CPU用于执行一个或者多个程序，以实现如权利要求6至11中任一项所述的数据采集方法的步骤。

14.一种数据采集系统，其特征在于，包括共享内存、如权利要求12所述的业务芯片以及如权利要求13所述的CPU；所述共享内存供所述业务芯片与CPU共同访问，且所述CPU对所述共享内存的访问速度大于所述CPU对所述业务芯片的访问速度，所述共享内存中包括多个内存段。

15.一种存储介质，其特征在于，所述存储介质存储有数据采集上报程序与数据采集程序中的至少一个，所述数据采集上报程序可被一个或者多个处理器执行，以实现如权利要求1至5中任一项所述的数据采集上报方法的步骤；所述数据采集程序可被一个或者多个处理器执行，以实现如权利要求6至11中任一项所述的数据采集方法的步骤。

Images