CN114271027B - 动态驱动器电压余量调整 - Google Patents

Abstract

本公开的方面提供一种电路(200)，其包含二进制加权DAC(205)、第一晶体管、第二晶体管(215)、开关(217)、第一电流镜(225)及第二电流镜(238)。所述二进制加权DAC耦合于第一节点(260)与第二节点(262)之间且经配置以接收数字控制信号的多个位。所述第一晶体管具有耦合到所述第一节点的源极、耦合到第三节点(266)的漏极及耦合到第四节点(264)的栅极。所述第二晶体管具有耦合到所述第一节点的源极、耦合到所述第三节点的漏极，及栅极。所述开关耦合于所述第二晶体管的所述栅极与所述第四节点之间且经配置以接收分区控制信号。所述第一电流镜耦合到所述第三节点及所述第二节点。所述第二电流镜耦合到所述第一电流镜。

Description

动态驱动器电压余量调整

背景技术

随着发光二极管(LED)在使用中取代其它形式的发光物体，例如白炽灯，其越来越多地用于需要瞬时明亮光的应用中。一种此用途是作为例如用于相机的闪光灯。实施为闪光灯的LED经控制以在一短时段内由相对大量的电流驱动以产生强烈但瞬时的光。为了在闪光灯应用中执行LED的此驱动，实施驱动器。在一些实例中，驱动器是面向用例的，称为闪光LED驱动器。

发明内容

本公开的方面提供一种电路。在至少一些实例中，所述电路包含二进制加权数/模转换器(DAC)、第一晶体管、第二晶体管、开关、第一电流镜、第二电流镜及第三晶体管。所述二进制加权DAC耦合于第一节点与第二节点之间且经配置以接收数字控制信号的多个位。所述第一晶体管具有耦合到所述第一节点的源极端子、耦合到第三节点的漏极端子及耦合到第四节点的栅极端子。所述第二晶体管具有耦合到所述第一节点的源极端子、耦合到所述第三节点的漏极端子，及栅极端子。所述开关耦合于所述第二晶体管的所述栅极端子与所述第四节点之间且经配置以接收分区控制信号。所述第一电流镜耦合到所述第三节点及所述第二节点。所述第二电流镜耦合到所述第一电流镜。所述第三晶体管具有耦合到所述第一节点的源极端子、耦合到所述第二节点的漏极端子及耦合到所述第四节点的栅极端子。

本公开的其它方面提供一种电路。在至少一些实例中，所述电路包含处理元件及驱动器。所述处理元件经配置以：接收数字输入信号；分割所述数字输入信号以形成控制信号，其中当所述数字输入信号具有在第一值范围内的值时，将所述数字输入信号映射到所述第一值范围以形成所述控制信号，且当所述数字输入信号具有不在所述第一值范围内的值时，将所述数字输入信号映射到第二值范围以形成所述控制信号；及产生用于控制驱动器的分区控制信号。所述驱动器经配置以通过以下来驱动发光二极管：从所述处理元件接收所述控制信号；当所述数字输入信号具有在所述第一值范围内的所述值时，控制二进制加权DAC，以将根据所述数字输入信号确定的一定量的电流及参考电流供给到具有部分地根据所述分区控制信号确定的第一电压余量(VHR)值的所述发光二极管；及当所述数字输入信号具有不在所述第一值范围内的所述值时，控制所述二进制加权DAC，以将根据所述数字输入信号确定的所述一定量的电流及所述参考电流供给到具有部分地根据所述分区控制信号确定的第二VHR值的所述发光二极管。

本公开的其它方面提供一种系统。在至少一些实例中，所述系统包含功率调节器、处理元件、驱动器及发光二极管。所述功率调节器具有经配置以耦合到电源的输入及耦合到第一节点的输出。所述处理元件经配置以根据亮度代码产生数字控制信号及分区控制信号。所述驱动器包含二进制加权DAC、第一晶体管、第二晶体管、开关、第一电流镜、第二电流镜及第三晶体管。所述二进制加权DAC耦合于第一节点与第二节点之间且经配置以从所述处理元件接收所述控制信号。所述第一晶体管具有耦合到所述第一节点的源极端子、耦合到第三节点的漏极端子及耦合到第四节点的栅极端子。所述第二晶体管具有耦合到所述第一节点的源极端子、耦合到所述第三节点的漏极端子，及栅极端子。所述开关耦合于所述第二晶体管的所述栅极端子与所述第四节点之间，所述开关经配置以接收所述分区控制信号。所述第一电流镜耦合到所述第三节点及所述第二节点。所述第二电流镜耦合到所述第一电流镜。所述第三晶体管具有耦合到所述第一节点的源极端子、耦合到所述第二节点的漏极端子及耦合到所述第四节点的栅极端子。

附图说明

针对各个实例的详细描述，现将参考附图，其中：

图1展示根据各个实例的说明性系统的框图；

图2展示根据各个实例的说明性电路的示意图；

图3展示说明根据各个实例的信号映射的表；

图4展示根据各个实例的说明性信号的图；及

图5展示根据各个实例的说明性方法的流程图。

具体实施方式

在至少一些实例中，闪光LED驱动器包含功率调节器(例如，降压调节器、升压调节器或升压降压调节器)、一或多个电流源(例如，其中包含于闪光LED驱动器中的电流源的数目根据闪光LED驱动器的单独控制通道的数目确定)及处理元件。在一些实例中，处理元件不包含于闪光LED驱动器中，而是代替地耦合到闪光LED驱动器以将一或多个控制信号提供给闪光LED驱动器。装置中的电压余量(VHR)或用于对一或多个电流源供电以驱动一或多个对应LED的过量电压被定义为功率调节器的输出电压(VOUT)减去耦合到闪光LED驱动器的LED中的任一者的最大正向偏压电压。在闪光LED驱动器的常规方法中，VHR是恒定的。举例来说，恒定VHR用于产生用于驱动LED的恒定电流输出。恒定VHR导致相对低效的至少一些操作环境，例如当闪光LED驱动器正以轻或小值负载操作且耦合到闪光LED驱动器的LED的正向偏压电压相较于VOUT相对较小时(例如，闪光LED驱动器的电流源的功耗在闪光LED驱动器的功耗中所占比例是不成比例的大百分比)。为了提高闪光LED驱动器的效率，且借此减小由闪光LED驱动器通过过量VHR浪费的能量，一些常规电路设计技术需要增加电流源的场效晶体管(FET)(例如金属氧化物半导体FET(MOSFET))的尺寸，借此减小那些FET的导通电阻(Ron)或FET处于传导状态时FET的电阻且减小VHR。然而，增加FET的尺寸以减小Ron在一些情况下也会以不期望的成本来实现。举例来说，增加FET的尺寸以减小Ron增加其上安置FET或包含FET的电路的硅裸片或其它衬底的表面积。在至少一些实例中，裸片尺寸的那种增加是不期望的且导致制造成本增加且减少闪光LED驱动器及其实施所在的裸片的可能用例，例如至少因为正在进行的减小尺寸的努力及/或消费者对组件、电路及组件及电路实施于其中的装置的期望。

本公开的至少一些方面提供一种具有动态VHR的电路。在一些实例中，电路是闪光LED驱动器。在至少一些实例中，电路根据用于控制耦合到电路的一或多个LED的经编程亮度来控制VHR。举例来说，定义LED的所期望亮度的数字输入信号由处理元件接收。基于数字输入信号的值，处理元件将数字输入信号映射到控制信号来控制闪光LED驱动器的一或多个电流源，以输出电流来驱动一或多个LED。另外，基于数字输入信号的值，处理元件产生分区控制信号。举例来说，在闪光LED驱动器的两分区实施方案中，当数字输入信号是表示在[0,127]范围内的值的8位二进制序列时，处理元件以一偏移将数字输入信号映射到在[1,255]范围内的8位控制信号。举例来说，当数字输入信号是表示在[0,127]范围内的值的8位二进制序列时，处理元件通过执行算术左移一位及在算术左移执行之后执行控制信号的最低有效位(LSB)的补码(例如，反转)来将数字输入信号映射到控制信号。此外，处理元件产生分区控制信号以控制闪光LED驱动器的例如晶体管的一或多个开关装置，以基于闪光LED驱动器的分区数目来划分VHR。当数字输入信号是表示在[128,255]范围内的值的8位二进制序列时，处理元件将数字输入信号直接映射到在[128,255]范围内的8位控制信号。此外，处理元件产生分区控制信号以控制闪光LED驱动器的例如晶体管的更多开关装置以不会基于闪光LED驱动器的分区数目划分VHR。

举例来说，在两分区系统中，VHR对于第一数字信号输入范围大约具有第一值及对于第二数字信号输入范围大约具有第二值。VHR具有第一值还是第二值由数字输入信号的值确定且由分区控制信号控制。举例来说，当分区控制信号具有第一值时，第一数目个晶体管切换到闪光LED驱动器的信号路径中，且当分区控制信号具有第二值时，第二数目个晶体管切换到闪光LED驱动器的信号路径中。在一些实例中，可用于基于分区控制信号切换到闪光LED驱动器的信号路径中的晶体管的数目与闪光LED驱动器中的VHR的可能分区的数目相关联。举例来说，对于一个分区，一个晶体管可用于基于分区控制信号切换到闪光LED驱动器的信号路径中。对于两个分区，两个晶体管可用于基于分区控制信号切换到闪光LED驱动器的信号路径中。对于四个分区，四个晶体管可用于基于分区控制信号切换到闪光LED驱动器的信号路径中等。在一些实例中，可用于基于相应分区控制信号切换到闪光LED驱动器的信号路径中的晶体管基于相应分区控制信号控制相应开关来激活或取消激活晶体管来切换进或切换出信号路径。在至少一些实例中，VHR约等于参考电流(IREF)乘以Ron的结果，接着将那个结果除以K，其中K是基于相应分区控制信号切换到闪光LED驱动器的信号路径中的晶体管的数目。在至少一些实例中，IREF具有用于修改以调谐VHR的有限公差且是根据IREF＝IMAX/(((Cr_in_max+1)/K)-1)确定，其中IMAX是可由闪光LED驱动器的单个电流源供给的最大电流，且Cr_in_max表示数字输入信号的最大可能值。因此，至少部分通过本文中教示的分割方案，通过修改K而非通过经由增加闪光LED驱动器的一或多个FET的物理尺寸减小Ron来减小VHR。分割方案带来的优点是：通过动态控制的VHR提高闪光LED驱动器的操作效率(例如，通过减小过量VHR且因此减少浪费的能量)，而没有通常与VHR的减小相关联的且由增加FET尺寸以减小Ron且对应地减小VHR引起的负面空间权衡。

现在转到图1，展示说明性系统100的框图。在至少一些实例中，系统100表示智能电话的至少一些组件。在其它实例中，系统100表示相机、适于相机的闪光模块或适于提供可以任何频率重复或可不以任何频率重复的瞬时强烈频闪光或闪光(举例来说，例如重复频闪光等)的任何其它系统的至少一些组件。在至少一些实例中，系统100包含电源105、驱动器110及一或多个LED 115A、115B、…、115N。在一些实例中，系统100进一步包含处理元件120。在其它实例中，处理元件120是驱动器110的组件。在系统100的实例架构中，驱动器110耦合到电源105及LED 115A到115N(其每一者耦合于驱动器110与接地节点135之间)中的每一者，且经配置以用基于从电源105接收到的功率产生且具有根据从处理元件120接收到的亮度代码确定的值的电流驱动LED 115A到115N。因此，在至少一些实例中(例如当处理元件120并非驱动器110的组件时)，驱动器110耦合到处理元件120且经配置以从处理元件120接收数字输入信号(例如，亮度代码)。在至少一些实例中，驱动器110进一步经配置以从处理元件120接收图1中说明为PA、PB、…、PN的分区控制信号。

在一些实例中，驱动器110包含功率调节器125及一或多个电流源130A到130N，其中电流源的数目根据控制驱动器110的个别通道的所期望数目(例如，可由驱动器110在任一给定时间以不同信号驱动的单独LED的数目)确定。为了简化描述且易于理解，系统100、驱动器110的操作将关于电流源130A及单个LED(参考LED 115A)描述。在系统100的操作的实例中，为了确定分区控制信号，处理元件120将接收到的数字输入信号Cr_in映射到数字输出信号Cr_out，且基于Cr_in及/或Cr_out的值，产生分区控制信号。举例来说，在至少一些实施方案中，Cr_in是亮度控制信号，其中Cr_in的值对应于LED 115A的所期望亮度，其中Cr_in的最小值对应于由LED 115A发出的最小光或LED 115A不发出光，且Cr_in的最大值对应于由LED 115A发出的可能最大量的光。举例来说，当Cr_in是8位信号(例如，由Cr_in[7:0]表示)时，Cr_in的最大值是十进制0(例如，二进制[0000 0000])，且Cr_in的最大值是十进制255(例如，二进制[1111 1111])。基于Cr_in的值，处理元件将Cr_in映射到Cr_out。针对具有在范围0到127内的十进制值(对应于[0000 0000]到[0111 1111]的二进制值)的Cr_in，处理元件120将Cr_in映射到具有在范围1到255中的十进制值(对应于在范围[00000001]到[1111 1111]内的二进制值)的Cr_out，其中分区值K是2。针对具有在范围128到255内的十进制值(对应于[10000000]到[1111 1111]的二进制值)的Cr_in，处理元件120将Cr_in映射到具有也在范围128到255中的十进制值且还对应于在范围[1000 0000]到[11111111]内的二进制值的Cr_out，其中分区值K是1。当分区值是1时，在一些实例中，处理元件120产生具有值0的分区控制信号。当分区值是2时，在一些实例中，处理元件120产生具有值1的分区控制信号。通常，例如当在电流源130A中根据2个或更多个分区进行操作是可能的时，分区控制信号在根据K个分区操作时具有值K-1。接着，处理元件120将Cr_out及分区控制信号提供给驱动器110以驱动LED 115A。

驱动器110用对应电流源130A驱动LED 115A到115N中的每一者，其中每一电流源实施二进制加权数/模转换器(DAC)(未展示)，以致使LED 115A到115N中的相应者产生及/或输出光(在可见光谱内或外)。在至少一些实例中，电流源130A且因此驱动器110能够如本文中描述根据多个分区操作以动态控制VHR。在至少一些实例中，功率调节器125产生VOUT来对二进制加权DAC供电以驱动LED 115A。VOUT与LED 115A到115N的最大电压要求(例如，有效的或经驱动以在给定时间输出光的LED 115A到115N中的每一LED的正向偏压电压中的最大值，下文称为VLED)相比的过量是电流源130A的VHR。在至少一些实例中，在VHR最小化时，电流源130A(且因此驱动器110)的效率最大化。为了针对至少一些操作条件最小化VHR，驱动器110经配置以根据一或多个分区操作。举例来说，当根据一个分区操作时，VHR约等于IREF*Ron。当根据两个分区操作时，VHR约等于(IREF*Ron)/2。当根据四个分区操作时，VHR约等于(IREF*Ron)/4。更一般来说，当根据K个分区操作时，VHR约等于(IREF*Ron)/K。

在至少一些实例中，一或多个FET(未展示)并联耦合于电流源130A中，其中并联耦合的FET的数目等于驱动器110能够操作的K的最大值。举例来说，当驱动器110经配置以根据两个分区中的一者操作时，驱动器110包含并联耦合的两个FET。当驱动器110经配置以根据四个分区中的一者操作时，驱动器110包含并联耦合的四个FET。并联耦合的每一FET经切换使得其能够基于一或多个分区控制信号切换进或切换出二进制加权DAC的信号路径，如上文论述。

现在转到图2，展示说明性电路200的示意图。在至少一些实例中，电路200表示电流源，例如适于在驱动器(例如图1的系统100的驱动器110)中实施的电流源。在至少一些实例中，电路200包含二进制加权DAC 205、晶体管210、晶体管215、开关217、缓冲器电路220、电流镜225、电流镜238、晶体管235及电流源240。二进制加权DAC205包含多个晶体管245A、245B、…、245N，其每一者具有相关联开关250A、250B、…、250N。因为二进制加权DAC 205是二进制加权的，因此在至少一些实例中，晶体管245N表示单个晶体管(例如，2^(N-N)个晶体管)，晶体管245B表示并联耦合的2^(N-1)个晶体管，且晶体管245A表示并联耦合的2^N个晶体管。二进制加权DAC 205进一步包含晶体管255。在至少一些实例中，晶体管245A到245N中的每一者是p型FET，且开关250A到250N中的每一者是n型FET。另外，在至少一些实例中，晶体管210、晶体管215及晶体管255每一者是p型FET。尽管未展示，但在至少一些实例中，晶体管245A到245N中的每一者的栅极端子耦合到额外开关，所述额外开关经配置以在相应且对应的开关250A到250N处于断开状态时将每一相应晶体管245A到245N的栅极端子耦合到节点260。

在电路200的实例架构中，晶体管245A具有耦合到节点260的源极端子、耦合到节点262的漏极端子及通过开关250A耦合到节点264的栅极端子。开关250A经配置以接收从处理元件(未展示)接收到的控制信号(例如，Cr_out)的最高有效位，所述控制信号用于控制由电路200供给到节点262的电流量且因此控制耦合到节点262的一或多个LED的亮度。如图2中展示，电路200经配置以接收Cr_out作为8位值，使得Cr_out[7:0]由电路200接收以分别控制开关250A到250N。在其它实例中，电路200的架构及操作概念是可扩展的及/或可修改的以支持具有任何所期望数目个位的Cr_out。剩余晶体管245B到245N及开关250B到250N中的每一者以与如图2中所说明的晶体管245A及开关250A基本上相同的方式耦合，且每一开关250经配置以接收Cr_out的下一位且由所述下一位控制，直到开关250N接收Cr_out[0]为止。

晶体管210具有耦合到节点260的源极端子、耦合到节点266的漏极端子及耦合到节点264的栅极端子。晶体管215具有耦合到节点260的源极端子、耦合到节点266的漏极端子及通过开关217耦合到节点264的栅极端子。在至少一些实例中，开关217经配置以接收分区控制信号且由分区控制信号控制。虽然为了描述且易于理解而展示晶体管215及开关217与晶体管210并联，但在各个实例中，与晶体管210并联耦合的额外晶体管及相关联开关的数目根据K确定，如本文中论述。电流源240耦合于节点260与节点268之间且经配置以将IREF供给到节点268。缓冲器电路220耦合于节点268与节点264之间。在至少一些实例中，缓冲器电路220是经配置以作为缓冲器在节点268与节点264之间操作的反相器，从而将IREF的缓冲版本提供到节点264。在其它实例中，缓冲器电路220是经配置以作为缓冲器在节点268与节点264之间操作的反相放大器。在又其它实例中，缓冲器电路220是经配置以作为缓冲器在节点268与节点264之间操作的任一组件或任何组件。电流镜225包含晶体管270以及晶体管274，晶体管270具有耦合到节点266的源极端子、耦合到节点271的漏极端子及耦合到节点272的栅极端子，晶体管274具有耦合到节点262的源极端子、耦合到节点272的漏极端子及耦合到节点272的栅极端子。电流镜238包含晶体管276以及晶体管278，晶体管276具有耦合到节点271的漏极端子、耦合到接地节点280的源极端子及耦合到节点271的栅极端子，晶体管278具有耦合到节点272的漏极端子、耦合到接地节点280的源极端子及耦合到节点271的栅极端子。晶体管235具有耦合到节点268的漏极端子、耦合到接地节点280的源极端子及耦合到节点271的栅极端子。电流镜225、电流镜238及晶体管235一起形成操作为负反馈调节环路的自偏压电流感测结构。举例来说，流过晶体管235的电流表示ILED且通过电流镜225及电流镜238与IREF比较以调节节点264处存在的电压。

在电路200的操作的实例中，Cr_out从处理元件接收且ILED基于Cr_out的值供给到节点262。举例来说，Cr_out的每一位通过控制对应开关250A到250N的断开或闭合状态来控制二进制加权DAC 205的晶体管245A到245N中的一者的操作。Cr_out的较大值(例如，接收到的Cr_out的更多位具有逻辑高值)对应于在传导状态中操作(举例来说，例如在线性操作区中)且将ILED供给到节点262的晶体管245A到245N的数目较大。处于传导状态且将ILED供给到节点262的晶体管245A到245N越多，ILED的值变得越大。节点264处存在的如由缓冲器电路220输出且至少部分基于IREF的信号的电压控制晶体管210、晶体管215、晶体管245A到245N及/或晶体管235中的一或多者，受制于开关217相对于晶体管215及开关250A到250N相对于对应晶体管245A到245N的状态，以接通及以传导状态操作或断开且基本上是非传导的。在至少一些实例中，节点264处存在的信号的电压相对于节点260处存在的信号的值具有一值，其足以创建晶体管210、晶体管215、晶体管245A到245N及/或晶体管235的栅极到源极电压，所述栅极到源极电压足以分别致使晶体管210、晶体管215、晶体管245A到245N及/或晶体管235在线性操作区中操作。

在至少一些实例中，Cr_out是经分割控制方案的组件。举例来说，当根据第一分区操作时，Cr_out具有约128到约255(由8位二进制序列[1000 0000]到[1111 1111]表示)的值。当根据第二分区操作时，Cr_out具有约1到约255(由8位二进制序列[0000 0001]到[1111 1111]表示)的值。分区由分区控制信号表示，在图2中表示为P。在一些实例中，分区控制信号是多位数字信号，其中每一位被提供到相应开关以将晶体管切换进或切换出电路200的信号路径。在至少一些实例中，切换到电路200的信号路径中的晶体管的数目越大，VHR变得越低。举例来说，如上文论述，VHR约等于(Ron*IREF)/K。当在信号路径中切换的晶体管的数目增加时，K同样也增加，从而减小VHR，而无需减小IREF或增加晶体管245A到245N的尺寸来减小Ron。因此，当根据一个分区操作时，K具有值1，例如，由使晶体管210在电路200的信号路径中有效且通过由分区控制信号控制开关217以具有关断状态而使晶体管215无效来表示。当根据两个分区操作时，K具有值2，例如，由使晶体管210在电路200的信号路径中有效且通过由分区控制信号控制开关217以具有接通状态而使晶体管215与晶体管210并联地有效来表示。

在至少一些实例中，增加K通过增加在节点260与节点262之间有效且传导同时提供相同ILED的晶体管245A到245N的数目来减小VHR。举例来说，电流镜225及电流镜238提供负反馈，使得流过节点266的电流与流过节点262的电流成比例(例如流过节点266的电流是流过节点262的电流的比率)，且节点266及节点262处的电压大致相等。此外，因为电流镜225、电流镜238及晶体管235的负反馈环路，从节点260流到且通过节点266的电流约等于IREF。流过节点262的电流与流过节点266的电流的比率至少部分由在节点260与节点262之间有效且传导的晶体管245A到245N的数目确定。因而，在没有本公开的分区方案的情况下，针对Cr_in是127，Cr_out也将是127。然而，在本公开的分区方案下，针对Cr_in是127，Cr_out是255。Cr_out的值增加且K从1增加到2导致在节点260与节点262之间更多数目个晶体管245A到245N是有效且传导的同时提供相同ILED。举例来说，在其中没有采用分区且针对Cr_in是127、Cr_out是127且K是1以及其中采用了分区且针对Cr_in是127且Cr_out是255且K是2的两种情况中，ILED约等于127*IREF。

现在转到图3，展示说明信号映射的表300。在至少一些实例中，表300表示图1的系统100及/或图2的电路200中存在的至少一些信号及关系。举例来说，表300说明如由系统100的处理元件120执行的Cr_in与Cr_out之间的映射，以及与映射相关联的分区、与映射相关联的ILED及与映射相关联的VHR。如表300中说明，针对具有在范围0到127内的十进制值(对应于[0000 0000]到[0111 1111]的二进制值)的Cr_in，处理元件120将Cr_in映射到具有在范围1到255中的十进制值(对应于在范围[0000 0001]到[1111 1111]内的二进制值)的Cr_out，其中分区值K是2。针对具有在范围128到255内的十进制值(对应于[1000 0000]到[1111 1111]的二进制值)的Cr_in，处理元件120将Cr_in映射到具有也在范围128到255中的十进制值且还对应于在范围[1000 0000]到[1111 1111]内的二进制值的Cr_out，其中分区值K是1。如由表300进一步展示，针对K＝1，Cr_out具有Ron*IREF的VHR，而针对K＝2，Cr_out具有(Ron*IREF)/2的VHR，从而减小VHR的值。如由表300进一步展示，尽管VHR减小，但ILED保持与Cr_in线性相关，其中ILED约等于IREF乘以Cr_in。以此方式，如上文论述，VHR减小，而无需修改IREF或减小Ron。

现在转到图4，展示说明性信号的图400。图400说明信号405及信号410。信号405说明动态VHR系统(例如上文关于图1描述的系统100)中的VHR的一个实例，且信号410说明恒定VHR系统中的VHR。图400的水平轴表示通过LED(例如LED 115A到115N中的一者)供给的电流(从0安培到2安培)，且垂直轴表示效率(在一个实例中，例如由VLED除以VOUT乘以100的结果确定)。如由图400说明，针对小于1安培的电流(对应于根据两个分区操作的系统100)，VHR效率的范围在约95％与约97％之间。在相同范围内，由信号410说明的恒定VHR系统具有范围在从约91.5％到约93.5％的VHR效率。由信号405及信号410两者说明的VHR效率针对大于1安培的电流是大致相等的(对应于根据一个分区操作的系统100)。

现在转到图5，展示说明性方法500的流程图。在一些实例中，方法500是用于控制例如LED的发光组件的方法。在一些实例中，方法500至少部分由系统100及/或电路200实施。

在操作505，接收亮度代码。在一些实例中，亮度代码作为数字值被接收。在其它实例中，亮度代码作为模拟值被接收且经转换成数字值。在至少一些实例中，亮度代码定义耦合到执行方法500的系统的LED的所期望亮度级。在至少一些实例中，供给到LED的电流量根据亮度代码确定。

在操作510，基于亮度代码的值将亮度代码映射到第一值范围或第二值范围内的控制信号。在至少一些实例中，亮度代码由处理元件映射到控制信号。在至少一些实例中，控制信号是数字值。当亮度代码是8位数字信号且实施方法500的系统经配置以根据两个分区操作时，将亮度代码的下半部映射到第一值范围中的控制信号且将亮度代码的上半部映射到第二值范围中的控制信号。举例来说，当亮度代码具有在约0到约127范围内的十进制值时，将亮度代码映射到具有在约1到约255范围内的十进制值的控制信号。当亮度代码具有在约128到约255范围内的十进制值时，将亮度代码映射到具有在约128到约255的十进制值的控制信号。另外，当亮度代码具有在约0到约127范围内的十进制值时，执行方法500的系统经配置以产生分区控制信号，所述分区控制信号经配置以致使系统根据两个分区操作。当亮度代码具有在约128到约255范围内的十进制值时，执行方法500的系统经配置以产生分区控制信号，所述分区控制信号经配置以致使系统根据一个分区操作。虽然参考方法500论述两个分区，但如本文中别处论述，如由执行方法500的系统的所期望性能(例如，系统效率及/或VHR)及用例确定的任何合适数目个分区是可接受的。

在操作515，根据控制信号及分区控制信号控制驱动器。举例来说，驱动器包含二进制加权DAC，其中控制信号的每一相应位由不同开关装置接收，所述开关装置对二进制加权DAC的晶体管的栅极端子到二进制加权DAC的共同节点的耦合施加控制。基于控制信号，开关装置经配置以具有接通状态或关断状态来分别致使晶体管处于传导或非传导状态。处于传导状态的晶体管中的每一者供给ILED以用于驱动LED。驱动器由分区控制信号进一步控制。当分区控制信号具有经配置以致使系统根据两个分区操作的值时，分区控制信号致使开关具有接通状态且将两个晶体管并联耦合到电流镜的第一分支，其中电流镜的第二分支耦合到ILED被供给的节点。当分区控制信号具有经配置以致使系统根据一个分区操作的值时，分区控制信号致使开关具有关断状态使得仅一个晶体管耦合到电流镜的第一分支且第二晶体管从电流镜的第一分支解耦。在至少一些实例中，驱动器中的VHR基于分区控制信号控制，使得在并联耦合到电流镜的第一分支的晶体管的数目增加时VHR减小。

在操作520，将电流供给到LED以致使LED以至少部分由在操作505接收到的亮度代码确定的亮度发出光。因此，在至少一些实例中，ILED的值至少部分根据亮度代码确定。

虽然已论述方法500的操作且用数字参考标记，但在各个实例中，方法500包含本文中未详述的额外操作，在一些实例中，本文中详述的操作中的任一或多者包含一或多个子操作(举例来说，例如中间比较、逻辑操作、输出选择，例如经由多路复用器等)，在一些实例中，省略本文中详述的操作中的任一或多者，及/或在一些实例中，本文中详述的操作中的任一或多者以除了本文中呈现的顺序的顺序(例如，以反序、基本上同时、重叠等)执行，其全部都希望落于本公开的范围内。

在前文论述中，术语“包含”及“包括”以开放式方式使用，且因此应被解译为意味着“包含(但不限于)……”。贯穿说明书使用术语“耦合”。术语可涵盖启用与本公开的描述一致的功能关系的连接、通信或信号路径。举例来说，如果装置A产生用于控制装置B执行动作的信号，那么：在第一实例中，装置A耦合到装置B；或在第二实例中，如果中介组件C基本上不更改装置A与装置B之间的功能关系，那么装置A通过中介组件C耦合到B，使得装置B经由由装置A产生的控制信号受装置A控制。“经配置以”执行任务或功能的装置可在制造时由制造商配置(例如，编程及/或硬连线)以执行功能，及/或可在制造之后由用户配置(或重新配置)以执行功能及/或其它额外或替代功能。配置可为通过装置的固件及/或软件编程、通过装置的硬件组件及互连的构造及/或布局或其组合。此外，称为包含某些组件的电路或装置可代替地经配置以耦合到那些组件以形成所描述电路系统或装置。举例来说，描述为包含一或多个半导体元件(例如晶体管)、一或多个无源元件(例如电阻器、电容器及/或电感器)及/或一或多个源(例如电压及/或电流源)的结构可代替地仅包含单个物理装置(例如，半导体裸片及/或集成电路(IC)封装)内的半导体元件且可经配置以耦合到至少一些无源元件及/或源以在制造时或制造之后例如由终端用户及/或第三方形成所描述结构。

虽然某些组件在本文中描述为特定工艺技术(例如，FET、MOSFET、n型、p型等)，但这些组件可替换为其它工艺技术的组件(例如，用双极结晶体管(BJT)取代FET及/或MOSFET、用p型取代n型或反之亦然等)且将包含经取代组件的电路重新配置以提供至少部分类似于在组件取代前可用的功能性的所期望功能性。除非另外声明，否则说明为电阻器的组件通常表示串联及/或并联耦合以提供由所说明电阻器表示的阻抗量的任一或多个元件。另外，前文论述中的短语“接地电压电势”的使用希望包含可应用于或适于本公开的教示的底座接地、地面接地、浮动接地、虚拟接地、数字接地、共同接地及/或任何其它形式的接地连接。除非另外声明，否则前面有“约”、“大约”或“基本上”的值意味着所述值的+/-10％。

上文论述意味着说明本公开的原理及各个实例。一旦完全了解上文公开内容，所属领域的技术人员就将变得明白众多变化及修改。希望本公开被解译为包含所有此类变化及修改。

Claims (26)

1.一种用于电压余量VHR调整的电路，其包括：

数/模转换器DAC，其具有第一DAC端子以及第二DAC端子；

第一晶体管，其具有：

第一电流端子，其耦合到所述第一DAC端子；

第二电流端子；以及

第一控制端子；

第二晶体管，其具有：

第三电流端子，其耦合到所述第一DAC端子；

第四电流端子，其耦合到所述第二电流端子；以及

第二控制端子；

开关，其耦合于所述第一控制端子和所述第二控制端子之间；以及

电流镜，其耦合到所述第二电流端子和所述第二DAC端子。

2.根据权利要求1所述的电路，其中所述DAC经配置以接收第一控制信号的位，且所述开关经配置以接收第二控制信号。

3.根据权利要求2所述的电路，其中所述DAC包括：

晶体管，其每一者具有耦合到所述第一DAC端子的源极、耦合到所述第二DAC端子的漏极，及栅极；及

开关，其中所述开关中的每一者耦合于所述晶体管中的一者的栅极端子与所述第一控制端子之间，且其中所述开关中的每一者经配置以接收所述第一控制信号的位中的一个位且受所述一个位控制，

其中所述晶体管的数目及所述开关的数目对应于所述第一控制信号的所述位的数目。

4.根据权利要求2所述的电路，其进一步包括处理元件，所述处理元件经配置以：

接收亮度代码；

通过基于所述亮度代码的值将所述亮度代码映射到第一值范围或第二值范围而产生所述第一控制信号；及

基于所述亮度代码的所述值产生所述第二控制信号，其中所述处理元件包括第一输出和多个第二输出，其中所述第一输出耦合到所述开关以将所述第二控制信号提供到所述开关，且其中所述多个第二输出耦合到所述DAC以将所述第一控制信号提供到所述DAC。

5.根据权利要求4所述的电路，其中所述处理元件通过以下产生所述第一控制信号：

当所述亮度代码具有在所述第一值范围内的值时，在所述第一值范围内执行从所述亮度代码到所述第一控制信号的直接映射；及

当所述亮度代码具有不在所述第一值范围内的值时，对所述亮度代码执行算术左移并补充所述算术左移的结果的最低有效位。

6.根据权利要求4所述的电路，其中当所述亮度代码具有在所述第一值范围内的值时，所述处理元件产生具有值1的所述第二控制信号，且其中当所述亮度代码具有不在所述第一值范围内的值时，所述处理元件产生具有值2的所述第二控制信号。

7.根据权利要求1所述的电路，其中所述电流镜是第一电流镜，所述电路进一步包括：

第二电流镜，其耦合到所述第一电流镜；以及

第三晶体管，其具有：

第五电流端子，其耦合到所述第一DAC端子；

第六电流端子，其耦合到所述第二DAC端子；以及

第三控制端子，其耦合到所述第一控制端子。

8.根据权利要求7所述的电路，其中所述第一电流镜包括：

第四晶体管，其具有耦合到所述第二电流端子的第七电流端子、第八电流端子、以及第四控制端子；及

第五晶体管，其具有耦合到所述第二DAC端子的第九电流端子、耦合到所述第四控制端子的第十电流端子以及耦合到所述第四控制端子的第五控制端子。

9.根据权利要求8所述的电路，其中所述第二电流镜包括：

第六晶体管，其具有耦合到接地端子的第十二电流端子、耦合到所述第八电流端子的第十一电流端子以及耦合到所述第八电流端子的第六控制端子；及

第七晶体管，其具有耦合到所述接地端子的第十四电流端子、耦合到所述第四控制端子的第十三电流端子以及耦合到第八电流端子的第七控制端子。

10.根据权利要求9所述的电路，其进一步包括：

第八晶体管，其具有耦合到所述接地端子的第十六电流端子、第十五电流端子、以及耦合到所述第八电流端子的第八控制端子；

缓冲器电路，其具有输入端子和输出端子，所述输入端子耦合到所述第十五电流端子，且所述输出端子耦合到所述第一控制端子；及

电流源，其耦合于所述第一DAC端子以及所述第十五电流端子之间。

11.根据权利要求1所述的电路，其进一步包括：

电源；

功率调节器，其具有输入和输出，所述输入耦合到所述电源且所述输出耦合到所述第一DAC端子；及

发光二极管，其耦合于所述第二DAC端子与接地端子之间。

12.一种用于电压余量VHR调整的电路，其包括：

驱动器，其包括：

数/模转换器DAC，其具有第一DAC端子和第二DAC端子，所述DAC仅配置以从处理元件接收第一控制信号；

第一晶体管，其具有第一电流端子、第二电流端子、以及第一控制端子，所述第一电流端子耦合到所述第一DAC端子；

第二晶体管，其具有耦合到所述第一DAC端子的第三电流端子、耦合到所述第二电流端子的第四电流端子以及第二控制端子；

开关，其耦合于所述第二控制端子和所述第一控制端子之间，所述开关经配置以从所述处理元件接收第二控制信号；以及

其中所述驱动器经配置以：

接收第一控制信号；

接收第二控制信号；

响应于确定所述第二控制信号指示第一分区，借助第一VHR值控制所述DAC以响应于所述第一控制信号和参考电流而产生电流；

响应于确定所述第二控制信号指示第二分区，借助第二VHR值控制所述DAC以产生所述电流。

13.根据权利要求12所述的电路，其进一步包括处理元件，所述处理元件经配置以：接收输入信号；

分区输入信号以产生所述第二控制信号，其包括：

当所述输入信号具有在第一范围内的值时，将所述输入信号映射到第一范围；且

当所述输入信号具有在第二范围内的值时，将所述输入信号映射到第二范围。

14.根据权利要求13所述的电路，其中所述驱动器包括：

包括第一DAC端子以及第二DAC端子的所述DAC，且所述DAC经配置以从所述处理元件接收所述第一控制信号；

第一晶体管，其具有耦合到所述第一DAC端子的第一电流端子、第二电流端子、以及第一控制端子；

第二晶体管，其具有耦合到所述第一DAC端子的第三电流端子、耦合到所述第二电流端子的第四电流端子、以及第二控制端子；

开关，其耦合于所述第二控制端子和所述第一控制端子之间，所述开关经配置以接收所述第二控制信号；

第一电流镜，其耦合到所述第二电流端子和所述第二DAC端子；

第二电流镜，其耦合到所述第一电流镜；及

第三晶体管，其具有耦合到所述第一DAC端子的第五电流端子、耦合到所述第二DAC端子的第六电流端子、以及耦合到所述第一控制端子的第三控制端子。

15.根据权利要求14所述的电路，其中所述DAC包括：

晶体管，其每一者具有耦合到所述第一DAC端子的源极端子、耦合到所述第二DAC端子的漏极端子，及栅极端子；及

开关，其中所述开关中的每一者耦合于所述晶体管中的一者的栅极端子与所述第一控制端子之间，且其中所述开关中的每一者经配置以接收所述第一控制信号的一个位且受所述一个位控制，

其中所述晶体管的数目及所述开关的数目对应于所述第一控制信号的位的数目。

16.根据权利要求14所述的电路，其中所述第一电流镜包括：

第四晶体管，其具有耦合到所述第二电流端子的第七电流端子、第八电流端子以及第四控制端子；及

第五晶体管，其包括耦合到所述第二DAC端子的第九电流端子、耦合到所述第四控制端子的第十端子以及耦合到所述第四控制端子的第五控制端子，且其中所述第二电流镜包括：

第六晶体管，其具有耦合到接地端子的第十二电流端子、耦合到所述第八电流端子的第十一电流端子以及耦合到所述第八电流端子的第六控制端子；及

第七晶体管，其具有耦合到所述接地端子的第十四电流端子、耦合到所述第四控制端子的第十三电流端子以及耦合到所述第八电流端子的第七控制端子。

17.根据权利要求16所述的电路，其中所述驱动器进一步包括：

第八晶体管，其具有耦合到所述接地端子的第十六电流端子、第十五电流端子以及耦合到所述第八电流端子的第八控制端子；

缓冲器电路，其具有输入和输出，所述输入耦合到所述第十五电流端子且所述输出耦合到所述第一控制端子；及

电流源，其耦合于所述第一DAC端子与所述第十五电流端子之间。

18.根据权利要求14所述的电路，其进一步包括：

电源；

功率调节器，其具有输入和输出，所述输入耦合到所述电源且所述输出耦合到所述第一DAC端子；及

发光二极管，其耦合于所述第二DAC端子与接地端子之间。

19.根据权利要求14所述的电路，其中所述第一VHR大于所述第二VHR，且其中所述第二VHR在无需修改所述参考电流的情况下减小。

20.一种用于电压余量VHR调整的系统，其包括：

功率调节器，其具有调节器输入以及调节器输出，所述调节器输入适于耦合到电源；

处理元件，其经配置以根据亮度代码产生第一控制信号和第二控制信号；

驱动器，其包括：

数/模转换器DAC，其具有第一DAC端子和第二DAC端子，所述DAC仅配置以从所述处理元件接收所述第一控制信号；

第一晶体管，其具有第一电流端子、第二电流端子、以及第一控制端子，所述第一电流端子耦合到所述第一DAC端子；

第二晶体管，其具有耦合到所述第一DAC端子的第三电流端子、耦合到所述第二电流端子的第四电流端子以及第二控制端子；

开关，其耦合于所述第二控制端子和所述第一控制端子之间，所述开关经配置以从所述处理元件接收所述第二控制信号；以及

发光二极管，其耦合于所述第二DAC端子与接地端子之间。

21.根据权利要求20所述的系统，其中所述处理元件进一步经配置以：

接收所述亮度代码；

通过基于所述亮度代码将所述亮度代码映射到第一范围或第二范围而产生所述第一控制信号；及

基于所述亮度代码产生所述第二控制信号，其中所述处理元件的第一输出耦合到所述开关以将所述第二控制信号提供到所述开关，且其中所述处理元件的多个输出耦合到所述DAC以将所述第一控制信号提供到所述DAC。

22.根据权利要求21所述的系统，其中所述第二控制信号指示所述驱动器以用响应于所述第一控制信号的一定量的电流驱动所述发光二极管以及响应于所述第二控制信号驱动具有电压余量的所述发光二极管，且其中所述电压余量在亮度代码具有在所述第一范围内时大于在所述亮度代码具有在所述第二范围内时。

23.根据权利要求20所述的系统，其中所述DAC包括：

晶体管，其每一者具有耦合到所述第一DAC端子的源极端子、耦合到所述第二DAC端子的漏极端子，及栅极端子；及

开关，其中所述开关中的每一者耦合于所述晶体管中的一者的栅极端子与所述第一控制端子之间，且其中所述开关中的每一者经配置以接收所述第一控制信号的位中的一个位且受所述一个位控制，

其中所述晶体管的数目及所述开关的数目对应于所述第一控制信号的所述位的数目。

24.根据权利要求20所述的系统，其进一步包括：

第一电流镜，其耦合到所述第二电流端子以及所述第二DAC端子；

第二电流镜，其耦合到所述第一电流镜；以及

第三晶体管，其具有耦合到所述第一DAC端子的第五电流端子、耦合到所述第二DAC端子的第六电流端子、以及耦合到所述第一控制端子的第三控制端子。

25.根据权利要求24所述的系统，其中所述第一电流镜包括：

第四晶体管，其具有耦合到所述第一电流端子的第七电流端子、第八电流端子以及第四控制端子；及

第五晶体管，其具有耦合到所述第二DAC端子的第九电流端子、耦合到所述第四控制端子的第十电流端子以及耦合到所述第四控制端子的第五控制端子，且其中所述第二电流镜包括：

第六晶体管，其具有耦合到接地端子的第十二电流端子、耦合到所述第八电流端子的第十一电流端子以及耦合到所述第八电流端子的第六控制端子；及

第七晶体管，其具有耦合到所述接地端子的第十四电流端子、耦合到所述第四控制端子的第十三电流端子以及耦合到所述第八电流端子的第七控制端子。

26.根据权利要求25所述的系统，其进一步包括：

第八晶体管，其具有耦合所述接地端子的第十六电流端子、第十五电流端子以及耦合所述第八电流端子的第八控制端子；

缓冲器电路，其具有耦合到所述第十五电流端子的输入以及耦合到所述第一控制端子的输出；及

电流源，其耦合于所述第一DAC端子与所述第十五电流端子之间。