CN114268142A - 用于rf电路的动态快速充电脉冲生成器 - Google Patents

用于rf电路的动态快速充电脉冲生成器 Download PDF

Info

Publication number
CN114268142A
CN114268142A CN202111172685.4A CN202111172685A CN114268142A CN 114268142 A CN114268142 A CN 114268142A CN 202111172685 A CN202111172685 A CN 202111172685A CN 114268142 A CN114268142 A CN 114268142A
Authority
CN
China
Prior art keywords
voltage
circuit
voltage node
coupled
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111172685.4A
Other languages
English (en)
Inventor
童雨程
赖平温
胡沙利·沙阿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PASSION
Original Assignee
PASSION
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PASSION filed Critical PASSION
Publication of CN114268142A publication Critical patent/CN114268142A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了用于RF电路的动态快速充电脉冲生成器。公开了用于生成到RF电路的旁路脉冲的电路和方法，该旁路脉冲减少了电路对模式变化的响应时间。实施方式包括根据沿信号路径的电压V1和V2生成旁路脉冲的脉冲生成电路，它是自启动和自终止的。电压V3即V1的缩放版本与从V2得到的电压V4进行比较，并且在V3>V4时输出脉冲。该脉冲暂时降低了信号路径阻抗，减少了信号路径的RC时间常数并且允许对耦接至信号路径的部件的快速充电。该脉冲可以与在模式变化之后需要更快建立时间但是被RC时间常数减缓的任何其他电路一起使用。用途还扩展到通过添加附加的逻辑部件来提供信号路径的快速放电。

Description

用于RF电路的动态快速充电脉冲生成器
技术领域
本发明涉及电子电路系统，并且更具体地涉及射频电路。
背景技术
许多现代电子系统包括射频(RF)接收器；示例包括个人计算机、平板电脑、无线网络部件、电视、线缆系统“机顶盒”、雷达系统和蜂窝电话。许多RF接收器与收发器中的RF发射器配对，收发器通常是非常复杂的双向无线电。在某些情况下，RF收发器能够跨多个频段中的多个频率进行发射和接收。例如，现代“智能电话”可以包括RF收发器电路系统，该RF收发器电路系统能够在不同的蜂窝通信系统(例如，GSM、CDMA和LTE)、在不同的无线网络频率和协议(例如，在2.4GHz和5GHz的IEEE 802.11abgn)、以及在“个人”区域网络(例如，基于蓝牙的系统)上同时运行。
RF收发器的接收器侧包括“前端”，该“前端”通常包括至少一个低噪声放大器(“LNA”)。LNA负责为接收到的RF信号提供第一级放大。在许多应用中，需要多个LNA来覆盖一个或更多个频段中的所有频率。例如，图1是具有多个LNA的简化RF接收器的框图100。RF信号源102例如一个或更多个天线，向n个LNA(LNA1至LNAn)提供RF信号，n个LNA中的每个LNA向“下游”电路例如下变频和基带电路系统104_1、104_n提供放大的RF信号。图1中未示出的附加部件可以包括例如(1)在LNA1至LNAn之前的RF开关、滤波器和阻抗匹配电路系统、(2)在LNA1至LNAn之后的衰减器、滤波器和阻抗匹配电路系统、以及(3)控制电路系统。
图2是可以在图1的电路中使用的现有技术LNA 200的示意图。在所示示例中，共源共栅基准电路202包括连接在由电压输入VDD1供应的电流源203与可选的退化电感器L1之间的一对串联连接的晶体管M1和M2，退化电感器L1又连接到电路接地。共源共栅基准电路202向低噪声放大器(LNA)电路204提供准确的电流电平。LNA电路204包括连接在通过负载匹配电路206的电压输入VDD2(其可以与VDD1相同)与可选的退化电感器L2之间的串联连接的晶体管M3和M4，退化电感器L2又连接到电路接地。负载匹配电路206可以包括许多已知形式的无源元件，包括电感器、电容器和/或电阻器，它们中的一些可以是可变的或可旁路的，并且提供LNA 200的输出阻抗通过其可以匹配到负载的手段。在一些实施方式中，退化电感器L1可以由电阻器代替以匹配退化电感器L2的电阻损耗。LNA 200的输出端通过连接到晶体管M4的输出电容器COUT耦接。
各个偏置电路207a、207b耦接至串联连接的晶体管Ml和M2的栅极。偏置电路207a、207b可以提供相同或不同的偏置电压。偏置电路207b还通过第一滤波器208(示出为RC滤波器)耦接至晶体管M4的栅极。偏置电路207a还沿从节点V1到节点V2的信号路径耦接至晶体管M3的栅极，该信号路径包括第二滤波器210、电阻器R1和第三滤波器212(其也用作DC阻隔电容器)，所有如所示串联连接。电阻器R1在偏置电路207a与LNA电路204之间提供高阻抗。RF输入信号RFIN通过DC阻隔电容器(其可以是第三滤波器212的一部分)施加到晶体管M3的栅极。注意，在所示的示例中，第三滤波器212包括电阻器Rg；然而，在一些实施方式中，可以通过依靠电阻器R1来省略该电阻器Rg。
晶体管Ml、M2、M3、M4可以是例如FET，并且特别地，可以是MOSFET。共源共栅基准电路202的晶体管M1、M2可以被视为“DC”子电路的一部分，该“DC”子电路在与LNA电路204(在该示例中，通过第一滤波器208和第二滤波器210)隔离的同时，监测和设置自身中的DC电流，并且从而限定RF侧LNA电路204中的电压，并由此限定电流。注意，在一些实施方式中，共源共栅基准电路202是可选的，在这种情况下，偏置电路207a、207b可以通过从节点V1到节点V2的相应信号路径或通过第一滤波器208耦接至晶体管M3、M4的栅极。
LNA中的一个期望特点是在模式变化期间例如在切换增益、偏置和/或频带中的任一个时的快速响应时间。在图2所示的示例中，(在类似命名的节点V1处的)电压V1可以由于偏置电路207a的快速建立而在LNA上电时从低电压快速改变到高电压(例如，从在从发送转换到接收时的“睡眠”模式)。然而，由于由R1(可能超过30千欧)、(例如，第三滤波器212中的)输入DC阻隔电容器、第二滤波器201、晶体管M3的栅极至源极电容Cgs、以及耦接至RFIN的任何电容(例如，来自滤波器、开关、寄生电容等)造成的大RC时间常数，(在类似命名的节点V2处的)电压V2上升相对缓慢。因此，基于偏置电路207a的响应时间，V1处的建立时间快，但是由于注意到的大RC时间常数，V2处的建立时间比V1处慢得多。
克服大RC时间常数问题的常规解决方案是将开关Sw(例如，FET)与电阻器Rl并联，并且通过来自一次性快速充电(FCOS)电路220的脉冲设置开关Sw的ON(导电)状态。FCOS电路220的脉冲输出由来自控制器222例如符合MIPI的控制器的触发信号启动。例如，当存在增益/偏置/频带模式切换时，控制器222可以发送触发信号。脉冲的有效导致开关Sw闭合，从而将电阻器R1旁路并且有效地减少V1节点与晶体管M3的栅极之间的信号路径的RC常数。因此，信号路径可以快速地充电(因此名称为“一次性快速充电”)。
图2所示类型的常规LNA电路的问题是，来自控制器222的触发信号的时序是关键的，并且通常需要针对使用LNA200的每个产品进行定制确定。这种时序的定制确定需要大量的工程时间来验证每种情况和每种状态以及时确保触发信号有效。
图2所示类型的常规LNA电路的另一个问题是，来自FCOS电路220的脉冲的宽度是固定的。通常选择足够宽的脉冲宽度(例如，超出预期设计值的20％至30％)以适应零件之间的工艺/电压/温度(PVT)变化。如此大的“安全裕度”通常只留下从脉冲的下降沿开始的非常少的时间以满足时序规范(通常由客户设置)，注意到由于通过开关Sw的电荷注入，在来自FCOS电路220的脉冲的有效之后，最终电压仍然需要时间来建立。
上述信号路径的缓慢建立的问题也适用于其他RF电路，包括RF功率放大器和RF开关。
因此，需要能够生成到RF电路的旁路脉冲的电路系统，该旁路脉冲减少了LNA对模式变化的响应时间，并且对于每个产品不需要大量工程时间来设置脉冲的时间和宽度。本发明的实施方式提供了这样的电路系统以及附加的好处和相关的方法。
发明内容
本发明包括用于生成到诸如LNA的RF电路的旁路脉冲的电路和方法，该旁路脉冲减少了LNA对模式变化的响应时间，并且对于每个产品不需要大量工程时间来设置脉冲的时序和宽度。
实施方式包括一种脉冲生成电路，该脉冲生成电路被配置成至少耦接至与RF电路的信号路径内的阻抗并联耦接的旁路开关Sw。脉冲生成电路的特点是它是自启动和自终止的，根据沿信号路径的电压V1和V2的相对值生成到开关Sw的旁路脉冲。电压V1被施加到缩放电路，该缩放电路输出通常小于V1的代表性缩放电压V3。来自缩放电路的V3输出被施加到比较器的第一输入端。从V2得到的电压V4(例如，V2的缩放版本)被施加到比较器的第二输入端。当V3大于V4时比较器的输出处于第一状态(例如高电压)，并且当V3小于或等于V4时比较器的输出处于第二状态(例如低电压)。结果是比较器向开关Sw输出信号脉冲，该信号脉冲暂时使并联信号路径阻抗基本上被带出电路，从而减少信号路径的RC时间常数并允许对耦接至信号的部件的快速充电。
来自脉冲生成电路的自启动和自终止脉冲可以与在模式变化之后需要更快建立时间但是被RC时间常数减缓的任何其他电路结合使用。还可以扩展脉冲生成电路的使用，以通过添加附加的逻辑部件来提供信号路径的快速放电。因此，本公开内容的动态快速充电脉冲生成构思可以应用于多个RF电路元件(例如，RF功率放大器和RF开关)，多个RF电路元件具有用于将DC偏置施加到RF电路系统的相对高电阻隔离网络并且需要快速建立时间。动态快速充电脉冲生成的使用不依赖于堆叠中的多个器件，尽管该构思可以应用于馈送到任意RF电路区域中的任一个、组合或所有电阻偏置。
在附图和以下描述中阐述本发明的一个或更多个实施方式的细节。根据说明书和附图以及根据权利要求，本发明的其他特征、目的和优点将变得明显。
附图说明
图1是具有多个LNA的简化RF接收器的框图。
图2是可以在图1的电路中使用的现有技术LNA的示意图。
图3A是结合本发明的第一实施方式的第一LNA实施方式的示意图。
图3B是可以在图3A的电路中使用的缩放电路的一个实施方式的示意图。
图4A是示出对于其中V4＝V2的情况V1、V4和V3处的电压的相对值随时间的变化以及由图3A的比较器生成的所得脉冲的时序图。
图4B是示出对于其中V2相对于V1电平移位的情况V1、V2、V3和V4处的电压的相对值随时间的变化的时序图。
图5是结合了提供生成的脉冲的附加用途的脉冲生成电路的第二LNA实施方式的示意图。
图6是结合了实现快速放电能力的脉冲生成电路的第三LNA实施方式的示意图。
图7示出了包括不同无线通信系统并且可以包括一个或更多个移动无线装置的示例性现有技术无线通信环境。
图8是可以在诸如蜂窝电话的无线装置中使用的典型的现有技术收发器的框图。
图9是示出生成和施加用于RF电路的快速充电脉冲的第一方法的工艺流程图。
图10是示出生成和施加用于RF电路的快速充电脉冲的第二方法的工艺流程图。
图11是示出生成和施加用于RF电路的快速充电脉冲的第三方法的工艺流程图。
各图中相同的附图标记和名称指示相同的元件。
具体实施方式
本发明包括用于生成到诸如LNA的RF电路的旁路脉冲的电路和方法，该旁路脉冲减少了LNA对模式变化的响应时间，并且对于每个产品不需要大量工程时间来设置脉冲的时序和宽度。
出于本公开内容的目的，低噪声放大器将用作包括以下信号路径的RF电路的示例，该信号路径具有第一电压节点和第二电压节点，第一电压节点具有快速建立时间，第二电压节点具有较慢建立时间。图3A是结合本发明的第一实施方式的第一LNA实施方式的示意图300。LNA电路系统与图2所示的基本相同。然而，图2的FCOS电路220和控制器222被脉冲生成电路302取代。脉冲生成电路302的特点是它是自启动和自终止的，根据电压V1和V2的相对值生成到开关Sw的旁路脉冲。
在所示示例中，Vl和V2被施加到相应的缩放电路304a、304b，缩放电路304a、304b输出对应的缩放值V3和V4。图3B是可以在图3A的电路中使用的缩放电路304x的一个实施方式的示意图。示例缩放电路304x是包括串联连接在输入电压VIN(例如，图3A中的V1或V2)与电路接地之间的电阻器Ra和Rb的电阻分压器。电阻器Ra和Rb中的一个或两个可以是(例如，在制造、测试期间、在产品的组装之后，或通过动态编程)可调的或可设置的以提供所需的VIN与VOUT的比率，VIN与VOUT的比率会因V1缩放电路304a和V2缩放电路304b而不同。缩放电路304x的输出是通常小于VIN的代表性电压VOUT(例如，图3A中的V3或V4)。然而，在替选实施方式中，缩放电路304x可以包括放大器以便提供适当移位的输出，例如，如果V2相对于V1是电平移位的，适当移位的输出则可能是必要的。在一些情况下，V2可能不需要按比例缩小，在这种情况下可以省略相关联的缩放电路304b(即，V4＝V2)。
来自缩放电路304a的V3输出被施加到比较器306的第一输入端，并且来自缩放电路304b的V4输出被施加到比较器306的第二输入端。注意，在一些实施方式中，比较器306可以在内部提供输入缩放。
当V3大于V4时比较器306的输出处于第一状态(例如，高电压)，而当V3小于或等于V4时比较器306的输出处于第二状态(例如，低电压)。
图4A是示出针对其中V4＝V2的情况V1、V4和V3处的电压的相对值随时间的变化以及由图3A的比较器306生成的所得脉冲的时序图400。在时间T0处开始模式变化时，V1从低电平突然改变为第一高电平。同时，缩放电压V3也从低电平突然改变为第二高电平(但小于V1的第一高电平，因为V3是V1的缩放版本)，并且V2节点处的电压开始从低电平上升到V1的第一高电平。相应地，V4也开始上升。
由于在时间T0与时间Tl之间V3>V4，因此比较器306将向开关Sw输出电压脉冲，从而将电阻器Rl旁路。随着开关Sw将电阻器R1旁路，结果是V1到V2信号路径的时间常数减小。V1到V2信号路径的剩余(但更低)RC时间常数仍然使V2(因此使V4)相对于V1相对缓慢地上升。从时间T1向前，V4≥V3，并且比较器306在交叉点X停止向开关Sw输出电压脉冲，从而将电阻器R1恢复到V1节点之后的信号路径。注意，如果V4是V2的缩小版本，则交叉点X将晚于T1出现。
在V4＝V2的情况下，V3的值通常由保持开关Sw闭合所需的脉冲宽度确定，并且可以在缩放电路304a中(例如，通过调整缩放电路304a的电阻分压器实施方式中的电阻器Ra和Rb的相对值)进行调整。例如，为了满足要求将LNA 200的增益在±0.5dB内建立的规范，可以将V3的值设置为V4的最终值的约90％。
应当理解，替选实施方式可以使用已知手段来反转比较电压和开关电压的极性。因此，更一般地，当到比较器306的输入V3和V4以选定的相对极性改变时，比较器306输出具有合适极性的脉冲。
来自脉冲生成电路302的自启动和自终止脉冲可以与能够利用该脉冲的任何其他电路例如在模式变化之后需要更快的建立时间但是被大的RC时间常数所减缓的电路结合使用。以下是一些这种替代用途的示例。
分流放电
图5是结合了提供生成的脉冲的附加用途的脉冲生成电路302的第二LNA实施方式500的示意图。
在所示的示例中，由来自脉冲生成电路302的脉冲输出信号控制的到电路接地的分流开关Sh1耦接在第三滤波器212和RFIN之间。在模式变化期间使分流开关Sh1闭合会使第三滤波器212接地，并因此允许第三滤波器212内的电容器上累积的电荷快速放电，从而改善LNA500的建立时间。
电路启用/禁用
作为另一示例，来自图5的脉冲生成电路302的脉冲输出信号可以耦接至逻辑电路502(例如，边沿触发的触发器)，使得来自脉冲生成电路302的脉冲的有效设置耦接至其他电路系统504的控制信号Cntrl。Cntrl信号可以根据需要启用或禁用电路系统504，这取决于电路系统504是否要求模式变化(例如，增益/偏置/频带切换)稳定或不稳定。
滤波器旁路
作为又一示例，来自脉冲生成电路302的脉冲输出信号可以耦接至与第一滤波器208的电阻器并联耦接的旁路开关(未示出)。
快速信号路径放电
在LNA中，模式变化可能要求V1节点与晶体管M3的栅极之间的信号路径被快速放电(例如，为了在从接收转换至发送时进入“睡眠”模式)。然而，在传统的LNA中，节点V2的放电(例如，通过耦接至节点V1的分流开关)可以被第二滤波器210中的电阻器R1和电容器的RC时间常数减慢。
可以扩展脉冲生成电路302的用途，以提供从节点V1至晶体管M3的信号路径的快速放电。例如，图6是结合了能够实现快速放电能力的脉冲生成电路302的第三LNA实施方式600的示意图。在所示示例中，由禁用信号(例如，来自诸如图2中的控制器222的模式控制电路)控制的分流开关Sh2耦接在V1节点与电路接地之间，以加速V2放电；在其他实施方式中，分流开关Sh2可以耦接在V1与V2节点之间的任何地方，以加速V2放电。此外，来自脉冲生成电路302的脉冲输出信号被反相器602反相，反相器602的输出端耦接至与门604的第一输入端。与门604的第二输入端耦接至禁用信号(并因此被禁用信号启用)。与门604的输出端耦接至或门606的第一输入端，而来自脉冲生成电路302的脉冲输出信号耦接至或门606的第二输入端。
在操作中，当禁用信号＝0时，分流开关Sh2断开，与门604的输出＝0，并且脉冲生成电路302通过或门606生成脉冲输出，以在V3>V4时使开关Sw闭合。因此，操作如上面关于图3A所述。
然而，当禁用信号＝1时，与门604的输出被启用并跟随脉冲生成电路302的反相输出，脉冲生成电路302在V3≤V4时使开关Sw闭合，从而将电阻器R1旁路。同时，禁用信号使分流开关Sh2闭合，因此快速释放节点V1处的电压。电阻器R1的旁路在节点V2与节点V1之间提供较低的阻抗连接，并因此为信号路径提供较低的RC时间常数，并且因此，节点V2通过分流开关Sh2被更快速地放电。
电平移位电压节点
可能存在其中V1的最大电平不同于V2的最大电平的应用。例如，参照图5，晶体管M3可以被配置为需要偏置电路207a与节点V2之间的电平移位器(未示出)的RF开关，以在导通(传导)与截止(阻塞)状态之间切换。因此，存在这样的情况，其中基于特定电路的特定特性，V1和V2两者可以被缩放至各自的V3和V4值。下面的表1列出了V1和V2两者可以缩放至各自的V3和V4值的示例。
Figure BDA0003293901500000081
Figure BDA0003293901500000091
表1
作为示例，图4B是示出对于其中V2相对于V1电平移位的情况V1、V2、V3和V4处的电压的相对值随时间的变化以及由图3A的比较器生成的所得脉冲的时序图420。时间单位是相对的，并且取决于系统的时钟频率。在该示例中，V1具有为约0V至约1.2V的范围。然而，V2具有为约+3V至约-3V的范围的电平移位(并且极性相对)。在该示例中，V3缩放至V1的约75％，产生为约0V至约0.9V的范围，并且V4相对于V2反转，并缩放至V2的约-43％，产生为约-1.3V至约+1.3V的范围。这些缩放因子意味着V3和V4将在约+0.9V处重合
在时间T0处开始模式变化时，V1从约0V的低电平突然改变至约1.2V的高电平。同时，缩放电压V3也从低电平突然改变至约0.9V的缩放高电平。V2节点处的电压在时间T0处开始下降，并且相应的反相和缩放的电压V4开始从约-1.3V的低电平上升至约+1.3V的高电平。由于在时间T0和时间T1之间V3>V4，比较器306将输出电压脉冲(例如，输出至开关Sw，从而将电阻器R1旁路)。然而，从时间T1开始，V4≥V3，并且比较器306在交叉点X'处停止向开关Sw输出电压脉冲。
同样，更一般地，当到比较器306的输入V3和V4以选定的相对极性改变时，比较器306输出合适极性的脉冲。因此，通过用相应的缩放电路304a、304b缩放V1和可选地缩放V2，来自脉冲生成电路302的自启动和自终止脉冲可以与能够利用该脉冲的任何电路(例如，旁路开关、分流开关以及启用或禁用输入)结合使用，而不管V1和V2的原始电压范围和/或极性。
益处
如应当理解的，图3、图5和图6所示的电路变化可以以任何可行的组合使用。
本发明的实施方式减少了RF电路例如LNA对模式变化的响应时间，并且对于每个产品不需要大量的工程时间来设置快速充电脉冲的定时和宽度。此外，由于快速充电脉冲是自启动和自终止的，因此不需要与外部控制电路(例如，MIPI兼容控制器)交互。
此外，通过允许经由缩放电路304a、304b设置V3与V4的期望比率，由脉冲生成电路302生成的脉冲的宽度易于适应所耦接的LNA的不同实施方式。此外，脉冲生成电路302在与LNA在集成电路中共同制造时，其受PVT变化的影响非常小，并且因此允许甚至较快的建立时间(即，与传统的FCOS电路相比，可以使“安全裕度”较小，因为“安全裕度”取决于缩放电路304a和缩放电路304b(如果存在的话)，它们可以在电路产品中设置/校准)。
更一般地，本公开内容的动态快速充电脉冲生成概念可以应用于多个RF电路元件(例如，RF功率放大器和RF开关)，这些RF电路元件具有用于向RF电路施加DC偏置的相对高的电阻隔离网络，并且需要快速的建立时间。动态快速充电脉冲生成的使用不依赖于堆叠中具有多个装置，尽管该概念可以应用于任何一个、组合或者所有电阻偏置馈送至任意RF电路区域中。
系统方面
本发明的实施方式在各种较大的射频(RF)电路和系统方面是有用的，用于执行一系列功能，包括(但不限于)阻抗匹配电路、RF功率放大器、RF低噪声放大器(LNA)、移相器、衰减器、天线波束控制系统、电荷泵装置、RF开关等。这些功能在各种应用方面例如雷达系统(包括相控阵和汽车雷达系统)、无线电系统(包括蜂窝无线电系统)和测试设备是有用的。
无线电系统的用途包括使用各种技术和协议的无线RF系统(包括基站、中继站和手持收发器)，各种技术和协议包括各种类型的正交频分复用(“OFDM”)、正交幅度调制(“QAM”)、码分多址(“CDMA”)、时分多址(“TDMA”)、时分双工(“TDD”)、频分双工(“FDD”)、宽带码分多址(“W-CDMA”)、全球移动通信系统(“GSM”)、长期演进(“LTE”)、5G和WiFi(例如，802.11a、802.11b、802.11g、802.11n、802.11ac、802.11ax)以及其他无线电通信标准和协议。
作为无线RF系统用途的示例，图7示出了包括不同无线通信系统702和704的示例性现有技术无线通信环境700，并且可以包括一个或更多个移动无线装置706。
无线装置706能够使用上述电信协议中的一个或更多个与多个无线通信系统702、704通信。无线装置706还能够与一个或更多个卫星708例如导航卫星(例如，GPS)和/或电信卫星进行通信。无线装置706可以在外部和/或内部配备有多个天线，用于在不同频率上操作和/或提供分集以对抗有害的路径效应，例如衰落和多路径干扰。无线装置706可以是蜂窝电话、个人数字助理(PDA)、支持无线的计算机或平板电脑、或一些其他无线通信单元或装置。无线装置706也可以被称为移动站、用户设备、接入终端或一些其他术语。
无线系统702可以是例如包括一个或更多个基站收发器(BST)710和至少一个交换中心(SC)712的基于CDMA的系统。每个BST 710为其覆盖区域内的无线装置706提供空中RF通信。SC 712耦接至无线系统702中的一个或更多个BST，并为这些BST提供协调和控制。
无线系统704可以是例如包括一个或更多个收发器节点714和网络控制器(NC)716的基于TDMA的系统。每个收发器节点714为其覆盖区域内的无线装置706提供空中RF通信。NC 716耦接至无线系统704中的一个或更多个收发器节点714，并为这些收发器节点714提供协调和控制。
通常，每个BST 710和收发器节点714是为无线装置706提供通信覆盖的固定站，并且也可以被称为基站或一些其他术语。SC 712和NC 716是为基站提供协调和控制的网络实体，并且也可以用其他术语来称呼。
任何无线系统(包括图7所示的系统)的重要方面在于系统的组成元件如何执行的细节。图8是可以用在无线装置例如蜂窝电话中的典型的现有技术收发器800的框图。如所示，收发器800包括用于在RF信号路径上直接传送和/或变换信号的RF模拟电路、用于RF信号路径之外的操作需求(例如，用于偏置电压和切换信号)的非RF模拟电路以及用于控制和用户接口需求的数字电路的混合。在该示例中，接收器路径Rx包括RF前端、IF块、后端和基带部分(请注意，在一些实现方式中，各部分之间的区分可能不同)。
接收器路径Rx通过天线802和切换单元804接收空中RF信号，该切换单元804可以用有源切换装置(例如，场效应晶体管或FET)或实现频域复用的无源装置例如双讯器或双工器来实现。RF滤波器806将期望接收的RF信号传递至低噪声放大器(LNA)808，该低噪声放大器(LNA)808的输出与第一本地振荡器812的输出在混频器810中组合以产生中频(IF)信号。LNA 808优选地是本公开内容教导的类型之一，其包括自启动和自终止脉冲生成电路302。IF信号在被施加至可以耦接至第二本地振荡器820的解调器818之前，可以被IF放大器814放大并且经过IF滤波器816。通过模数转换器822将解调器818的解调输出转换为数字信号并提供给一个或更多个系统部件824(例如，视频图形电路、声音电路、存储器装置等)。转换后的数字信号可以表示例如视频或静止图像、声音或符号，例如文本或其他字符。
在所示示例中，发射器路径Tx包括基带、后端、IF块和RF前端部分(同样，在一些实现方式中，各部分之间的区分可能不同)。来自一个或更多个系统部件824的数字数据通过数模转换器826被转换为模拟信号，数模转换器826的输出被施加至调制器828，调制器828也可以耦接至第二本地振荡器820。调制器828的调制输出在被IF放大器832放大之前可以经过IF滤波器830。然后IF放大器832的输出与第一本地振荡器812的输出在混频器834中组合以产生RF信号。RF信号可以由驱动器836放大，驱动器836的输出被施加至功率放大器(PA)838。经放大的RF信号可以耦接至RF滤波器840，RF滤波器840的输出通过切换单元804耦接至天线802。
由微处理器842以已知方式控制收发器800的操作，该微处理器842与系统控制部件(例如，用户接口、存储器/存储装置、应用程序、操作系统软件、功率控制等)交互。另外，收发器800通常将包括其他电路，例如偏置电路846(其可以靠近晶体管装置分布在整个收发器800中)、静电放电(ESD)保护电路、测试电路(未示出)、工厂编程接口(未示出)等。
在现代收发器中，通常存在例如多于一个接收器路径Rx和发射器路径Tx，以适应多种频率和/或信令模式。此外，如对于本领域的普通技术人员应当明显的是，收发器800的一些部件(例如，滤波器)可以以不同的顺序定位或被省略。可以(并且通常)添加其他部件(例如，附加滤波器、阻抗匹配网络、可变移相器/衰减器、功率分配器等)。
如考虑到本发明的益处应当理解，当期望快速稳定时，图8中的多个RF电路元件，例如功率放大器(PA)838、驱动器836、开关804和LNA 808都可以利用本公开内容的动态快速充电脉冲生成器。
如本领域普通技术人员将理解的，包含本发明实施方式的产品的系统架构以关键方式受到本发明的有益影响，包括RF电路较快的建立时间，同时避免对于每个产品设置快速充电脉冲的定时和宽度的大量工程时间。这些系统级的改进被本发明特别实现了，特别是因为许多RF标准和产品规格要求快速且可靠的LNA建立时间。
方法
本发明的另一方面包括用于为LNA生成快速充电脉冲的方法。作为示例，图9是示出为RF电路生成和施加快速充电脉冲的第一方法的过程流程图900。该方法包括：在包括含有具有快速建立时间的第一电压节点和具有较慢建立时间的第二电压节点的信号路径的RF电路中，将来自信号路径的第一电压节点的第一电压的缩放电压版本与从信号路径的第二电压节点得到的第二电压进行比较(框902)；以及在缩放电压大于第二电压时，输出脉冲以至少控制电路元件(例如，耦接至图3A中的并联电阻器R1的开关Sw)，该电路元件被配置成减少第二电压节点的建立时间(框904)。
作为另一示例，图10是示出为RF电路生成和施加快速充电脉冲的第二方法的过程流程图1000。该方法包括：在包括含有具有快速建立时间的第一电压节点和具有较慢建立时间的第二电压节点的信号路径的RF电路中，将来自信号路径的第一电压节点的第一电压的缩放电压版本与从信号路径的第二电压节点得到的第二电压进行比较(框1002)；以及在缩放电压大于第二电压时，将脉冲至少输出至与信号路径内的阻抗并联耦接的旁路开关(框1004)。
作为又一示例，图11是示出为RF电路生成和施加快速充电脉冲的第三方法的过程流程图1100。该方法包括：在包括含有具有快速建立时间的第一电压节点和具有较慢建立时间的第二电压节点的信号路径的RF电路中，将来自信号路径的第一电压节点的第一电压的缩放电压版本与从信号路径的第二电压节点得到的第二电压进行比较(框1102)；以及在缩放电压小于第二电压时，将脉冲至少输出至耦接至信号路径的分流开关(框1104)。
上述方法的附加方面可以包括以下中的一个或更多个：其中RF电路是LNA；其中阻抗耦接在第一电压节点与第二电压节点之间；其中第二电压节点具有部分由阻抗确定的RC常数；其中输出脉冲被配置成耦接至能够利用所生成的输出脉冲的至少一个其他电路；其中输出脉冲被配置成耦接至分流开关，该分流开关耦接在RF电路的RF信号输入端与电路接地之间；其中第一电压的缩放电压版本由电阻分压器生成；其中从第二电压节点得到的第二电压是第二电压节点处的电压的缩放版本；以及/或者进一步包括在(1)缩放电压小于或等于第二电压并且(2)控制信号有效时，生成输出脉冲的反相版本。
制造技术和选项
如本公开内容中所使用的，术语“MOSFET”包括具有其电压确定晶体管的导电性的绝缘栅极的任何场效应晶体管(FET)并且包括具有金属或类金属、绝缘体和/或半导体结构的绝缘栅极。术语“金属”或“类金属”包括至少一种导电材料(例如，铝、铜或其他金属、或高掺杂的多晶硅、石墨烯或其他电导体)，“绝缘体”包括至少一种绝缘体材料(例如，硅氧化物或其他介电材料)，并且“半导体”包括至少一种半导体材料。
如本公开内容中所使用的，术语“射频”(RF)是指在约3kHz至约300GHz的范围内的振荡速率。该术语还包括无线通信系统中使用的频率。RF频率可以是电磁波的频率或是电路中的交流电压或电流的频率。
可以实现本发明的各种实施方式以满足各种规范。除非以上另有说明，否则选择合适的部件值是设计选择的问题。本发明的各种实施方式可以以任何合适的集成电路(IC)技术(包括但不限于MOSFET结构)或者以混合或分立电路形式来实现。集成电路的实施方式可以使用任意合适的衬底和工艺来制造，包括但不限于标准的体硅、绝缘体上硅(SOI)和蓝宝石上硅(SOS)。除非上文另有说明，否则本发明的实施方式可以以其他晶体管技术(例如，双极、BiCMOS、LDMOS、BCD、GaAs HBT、GaN HEMT、GaAs pHEMT和MESFET技术)实现。然而，本发明的实施方式在使用基于SOI或SOS的工艺来制造时或者在使用具有类似特性的工艺来制造时特别有用。以使用SOI或SOS的CMOS工艺进行的制造使得电路能够具有低功耗，由于FET堆叠而在操作期间承受高电力信号的能力、良好的线性度以及高频操作(即，高达并且超过300GHz的射频)。单片IC实现是特别有用的，因为寄生电容通常可以通过精心设计来保持低(或者处于最小，在所有单元上保持均匀，从而允许它们得到补偿)。
依赖于特定规范和/或实现技术(例如，NMOS、PMOS或CMOS以及增强模式或耗尽模式的晶体管装置)，可以调整电压电平和/或将电压和/或逻辑信号极性反转。可以根据需要例如通过调节装置尺寸、串联“堆叠”的部件(特别是FET)以承受更大的电压、以及/或者使用并联地多个部件来处理更大的电流来调节部件电压、电流和功率处理能力。可以添加附加的电路组件以增强所公开的电路的能力和/或在不显著改变所公开的电路的功能的情况下提供附加的功能。
根据本发明的电路和装置可以被单独使用或与其他部件、电路和装置结合使用。本发明的实施方式可以被制造为集成电路(IC)，其可以被包封在IC封装和/或模块中，以易于处理、制造和/或提高性能。特别地，本发明的IC实施方式通常用于其中一个或更多个这样的IC与其他电路块(例如，滤波器、放大器、无源部件以及可能的附加IC)组合成一个封装的模块。然后，通常将IC和/或模块与通常在印刷电路板上的其他部件组合，以形成诸如蜂窝电话、膝上型计算机或电子平板的最终产品，或形成可以用于诸如车辆、测试设备、医疗装置等的各种产品的较高级别模块。通过模块和组件的各种配置，这样的IC通常实现通信的模式，通常是无线通信。
结论
已经描述了本发明的许多实施方式。要理解的是，在不脱离本发明的精神和范围的情况下可以进行各种修改。例如，上述一些步骤可以是不依赖于顺序的，并且因此可以以不同于所述顺序的顺序来执行。此外，上述一些步骤可以是可选的。针对上述方法描述的各种动作可以以重复的、连续的或并行的方式来执行。
应当理解，前面的描述旨在说明而不是限制本发明的范围，本发明的范围由所附权利要求书的范围限定，并且其他实施方式在权利要求书的范围内。特别地，本发明的范围包括所述权利要求书中阐述的一种或更多种处理、机器、制造或物质组成的任何和所有可行的组合。(注意，权利要求元素的括号标签是为了便于引用这些元素，而它们本身不指示特定要求的元素排序或枚举；此外，这些标签可以在从属权利要求中作为对附加元素的引用而被重复使用，而不被视为开始相矛盾的标签序列)。

Claims (32)

1.一种快速充电脉冲生成电路，被配置成耦接至RF电路，所述RF电路包括具有第一电压节点和第二电压节点的信号路径，所述第一电压节点具有快速建立时间，所述第二电压节点具有较慢建立时间，所述快速充电脉冲生成电路包括：
(a)缩放电路，被配置成从所述信号路径的所述第一电压节点接收第一电压并且输出所述第一电压的缩放电压版本；以及
(b)比较器，具有：耦接至所述缩放电压的第一输入端；被配置成接收从所述信号路径的所述第二电压节点得到的第二电压的第二输入端；以及被配置成耦接至电路元件的输出端，所述电路元件被配置成减少所述第二电压节点的建立时间；
其中，当所述缩放电压大于所述第二电压时，所述比较器生成输出脉冲，在所述电路元件耦接至所述比较器的输出端时，所述输出脉冲控制所述电路元件。
2.根据权利要求1所述的快速充电脉冲生成电路，其中，到所述比较器的第二输入电压是所述第二电压节点处的电压的缩放版本。
3.一种快速充电脉冲生成电路，被配置成耦接至RF电路，所述RF电路包括具有第一电压节点和第二电压节点的信号路径，所述第一电压节点具有快速建立时间，所述第二电压节点具有较慢建立时间，所述快速充电脉冲生成电路包括：
(a)缩放电路，被配置成从所述信号路径的所述第一电压节点接收第一电压并且输出所述第一电压的缩放电压版本；以及
(b)比较器，具有：耦接至所述缩放电压的第一输入端；被配置成接收从所述信号路径的所述第二电压节点得到的第二电压的第二输入端；以及被配置成至少耦接至与所述信号路径内的阻抗并联耦接的旁路开关的输出端；
其中，当所述缩放电压大于所述第二电压时，所述比较器生成输出脉冲，在所述旁路开关耦接至所述比较器的输出端时，所述输出脉冲使所述旁路开关闭合。
4.根据权利要求3所述的快速充电脉冲生成电路，其中，所述RF电路是低噪声放大器。
5.根据权利要求3所述的快速充电脉冲生成电路，其中，所述阻抗耦接在所述第一电压节点与所述第二电压节点之间。
6.根据权利要求3所述的快速充电脉冲生成电路，其中，所述第二电压节点具有部分地由所述阻抗确定的RC常数。
7.根据权利要求3所述的快速充电脉冲生成电路，其中，所述比较器的输出端被配置成耦接至能够利用所生成的输出脉冲的至少一个其他电路。
8.根据权利要求3所述的快速充电脉冲生成电路，其中，所述比较器的输出端被配置成耦接至分流开关，所述分流开关耦接在所述RF电路的RF信号输入端与电路接地之间。
9.根据权利要求3所述的快速充电脉冲生成电路，其中，所述缩放电路包括电阻分压器。
10.根据权利要求3所述的快速充电脉冲生成电路，还包括耦接至所述比较器的输出端的逻辑电路系统，用于在(1)所述缩放电压小于或等于所述第二电压并且(2)控制信号有效时生成所述输出脉冲的反相版本。
11.根据权利要求3所述的快速充电脉冲生成电路，其中，到所述比较器的第二输入电压是所述第二电压节点处的电压的缩放版本。
12.一种低噪声放大器LNA，所述LNA包括：
(a)具有第一电压节点和第二电压节点的信号路径，所述第一电压节点响应于所述LNA的模式变化具有快速建立时间，所述第二电压节点响应于所述LNA的模式变化具有较慢建立时间；
(b)快速充电脉冲生成电路，包括：
(1)缩放电路，被配置成从所述第一电压节点接收第一电压并且输出所述第一电压的缩放电压版本；以及
(2)比较器，具有：耦接至所述缩放电压的第一输入端；被配置成接收从所述第二电压节点得到的第二电压的第二输入端；以及至少耦接至与所述LNA的信号路径内的阻抗并联耦接的旁路开关的输出端，
其中，当所述缩放电压大于所述第二电压时，所述比较器生成输出脉冲，在所述旁路开关耦接至所述比较器的输出端时，所述输出脉冲使所述旁路开关闭合。
13.根据权利要求12所述的LNA，其中，所述阻抗耦接在所述第一电压节点与所述第二电压节点之间。
14.根据权利要求12所述的LNA，其中，所述第二电压节点具有部分地由所述阻抗确定的RC常数。
15.根据权利要求12所述的LNA，其中，所述比较器的输出端被配置成耦接至能够利用所生成的输出脉冲的至少一个其他电路。
16.根据权利要求12所述的LNA，其中，所述比较器的输出端被配置成耦接至分流开关，所述分流开关耦接在所述LNA的RF信号输入端与电路接地之间。
17.根据权利要求12所述的LNA，其中，所述缩放电路包括电阻分压器。
18.根据权利要求12所述的LNA，其中，从所述第二电压节点得到的第二电压是所述第二电压节点处的电压的缩放版本。
19.根据权利要求12所述的LNA，还包括耦接至所述比较器的输出端的逻辑电路系统，用于在(1)所述缩放电压小于或等于所述第二电压并且(2)控制信号有效时生成所述输出脉冲的反相版本。
20.根据权利要求19所述的LNA，还包括分流开关，所述分流开关耦接至所述第一电压节点并且由所述控制信号控制。
21.一种生成用于RF电路的快速充电脉冲的方法，所述RF电路包括具有第一电压节点和第二电压节点的信号路径，所述第一电压节点具有快速建立时间，所述第二电压节点具有较慢建立时间，所述方法包括：
(a)将来自所述信号路径的第一电压节点的第一电压的缩放电压版本与从所述信号路径的第二电压节点得到的第二电压进行比较；以及
(b)在所述缩放电压大于所述第二电压时，输出脉冲以至少控制电路元件，所述电路元件被配置成减少所述第二电压节点的建立时间。
22.根据权利要求21所述的方法，其中，从所述第二电压节点得到的第二电压是所述第二电压节点处的电压的缩放版本。
23.一种生成用于RF电路的快速充电脉冲的方法，所述RF电路包括具有第一电压节点和第二电压节点的信号路径，所述第一电压节点具有快速建立时间，所述第二电压节点具有较慢建立时间，所述方法包括：
(a)将来自所述信号路径的第一电压节点的第一电压的缩放电压版本与从所述信号路径的第二电压节点得到的第二电压进行比较；以及
(b)当所述缩放电压大于所述第二电压时，将输出脉冲至少输出至与所述信号路径内的阻抗并联耦接的旁路开关。
24.根据权利要求23所述的方法，其中，所述RF电路是低噪声放大器。
25.根据权利要求23所述的方法，其中，所述阻抗耦接在所述第一电压节点与所述第二电压节点之间。
26.根据权利要求23所述的方法，其中，所述第二电压节点具有部分地由所述阻抗确定的RC常数。
27.根据权利要求23所述的方法，其中，所述输出脉冲被配置成耦接至能够利用所生成的输出脉冲的至少一个其他电路。
28.根据权利要求23所述的方法，其中，所述输出脉冲被配置成耦接至分流开关，所述分流开关耦接在所述RF电路的RF信号输入端与电路接地之间。
29.根据权利要求23所述的方法，其中，所述第一电压的缩放电压版本由电阻分压器生成。
30.根据权利要求23所述的方法，还包括在(1)所述缩放电压小于或等于所述第二电压并且(2)控制信号有效时生成所述输出脉冲的反相版本。
31.根据权利要求23所述的方法，其中，从所述第二电压节点得到的第二电压是所述第二电压节点处的电压的缩放版本。
32.一种生成用于RF电路的快速充电脉冲的方法，所述RF电路包括具有第一电压节点和第二电压节点的信号路径，所述第一电压节点具有快速建立时间，所述第二电压节点具有较慢建立时间，所述方法包括：
(a)将来自所述信号路径的第一电压节点的第一电压的缩放电压版本与从所述信号路径的第二电压节点得到的第二电压进行比较；以及
(b)当所述缩放电压小于所述第二电压时，将脉冲至少输出至耦接至所述信号路径的分流开关。
CN202111172685.4A 2020-10-01 2021-10-08 用于rf电路的动态快速充电脉冲生成器 Pending CN114268142A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/061,290 US11652450B2 (en) 2020-10-01 2020-10-01 Dynamic fast charge pulse generator for an RF circuit
US17/061,290 2020-10-01

Publications (1)

Publication Number Publication Date
CN114268142A true CN114268142A (zh) 2022-04-01

Family

ID=80824684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111172685.4A Pending CN114268142A (zh) 2020-10-01 2021-10-08 用于rf电路的动态快速充电脉冲生成器

Country Status (2)

Country Link
US (2) US11652450B2 (zh)
CN (1) CN114268142A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11811446B2 (en) * 2021-04-27 2023-11-07 Silicon Laboratories Inc. Bias circuit for a low noise amplifier of a front end interface of a radio frequency communication device that enables fast transitions between different operating modes

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5310558B2 (ja) * 2007-10-05 2013-10-09 日本電気株式会社 受信装置及びそれを備えた無線通信システム

Also Published As

Publication number Publication date
US20230387869A1 (en) 2023-11-30
US11652450B2 (en) 2023-05-16
US20220109410A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
US11616475B2 (en) Amplifier gain-tuning circuits and methods
US20220393650A1 (en) Wideband Multi Gain LNA Architecture
US11431301B2 (en) Wideband amplifier tuning
US11817830B2 (en) Two-stage LNA with mutual coupling
US11569857B2 (en) Method and apparatus to optimize power clamping
US11418186B2 (en) RF switch with bypass topology
US20240007058A1 (en) Extended Impedance Matching Wideband LNA Architectures
US20230387869A1 (en) Dynamic Fast Charge Pulse Generator for an RF Circuit
CN118044119A (zh) 用于rf fet开关堆叠的栅极电阻阶梯旁路
US20240267012A1 (en) Power amplifier circuit and communication device
US20200227912A1 (en) Variable Level Power Clamping Circuit
US20240178798A1 (en) Amplifier with Improved Power Supply Rejection in Feedback Circuits
US11923807B2 (en) Integrated circuit yield improvement
US20240258676A1 (en) Switchable Directional Coupler with Intermediate Termination State
US20240364274A1 (en) Bias Circuit for Stacked Power Amplifiers with a Variable Power Supply
US12132474B2 (en) RF switch with bypass topology
US20230060745A1 (en) Signal Switch with Reduced Parasitic Capacitance
US20240007059A1 (en) Tunable Hybrid Wideband LNA Architecture
US20240213932A1 (en) Multi-Input LNA with Passive Bypass Gain Modes
WO2024073556A1 (en) Methods and devices to control radiated spurious emission in rf antenna switches

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination