CN114257231A - 一种光开关阵列的校准控制电路 - Google Patents

Abstract

本发明公开了一种光开关阵列的校准控制电路，包括控制电路、驱动电路、反馈校准电路及微波光子链路，控制电路包括FPGA、串并转换器和电开关，电开关包括两个输入端和两个输出端，微波光子链路包括光开关阵列，光开关阵列包括多个串联连接的电光开关，所述电光开关为双臂MZI结构，包括两个并行的移相器，反馈校准电路包括多通道ADC，驱动电路包括多通道DAC，每个电光开关的两个并行的移相器一一对应的连接一个电开关的两个输出端，每个电开关的两个输入端分别对应连接DAC的一个输出IO口；本发明的优点在于：解决现有技术元器件数量成本高，控制码传输时间长的问题。

Description

一种光开关阵列的校准控制电路

技术领域

本发明涉及集成光电子技术领域和微电子技术领域，更具体涉及一种光开关阵列的校准控制电路。

背景技术

光开关可以对光进行路径切换，在光交换网络、光波束形成等领域有广泛的应用。硅基马赫-曾德尔干涉型(MZI)电光开关因其切换速度快(切换时间<100ns)、功耗低(<1mW)、集成度高等优点，在众多光开关分类中占据重要的地位。

图1给出了2×2(2进2出)电光开关的示意图。开关采用了双臂移相马赫增德尔干涉(MZI)结构，器件由两个功分器和两个移相器组成，当移相器A加偏压VA，另一移相器B加偏压0V，开光处于直通状态；当移相器A加偏压0V，移相器B加偏压VB时，开光处于交叉状态。由于工艺误差，每个开关的驱动电压VA和VB的值不同，而且会随温度而变化，因此需要校准标定。将8级光开关与7级延时线串联，可以构成7bit光开关延时线，该光开关延时线可应用于光控相控阵波束形成，这种串联光开关阵列是光开关阵列的一种重要形式。

MZI电光开关需要通过外部电路来控制开关状态的切换，控制电路的性能对光开关阵列的性能有重要影响。首先，控制电路的精度对光开关的消光比有直接的影响。其次，从器件整体(包含控制电路)考虑，开关状态的切换时间还包括了控制电路中控制信号的传输时间。最后，由于工艺偏差，同一颗芯片上多个开关的驱动电压也会存在个体差异，因此控制电路还需要对每个电光开关的开关电压进行逐一校准。结合实际应用需求，光开关的控制电路需要满足以下要求：

1)大规模阵列。光开关通常以大规模阵列形式出现，如在32(进)×32(出)光开关阵列芯片或者64通道6bit光开关延时阵列芯片中，电光开关数量通常在数百以上。

2)高精度。为了实现较高的光开关消光比，电光开关的驱动电压精度需要达到mV级别。

3)电压可调与校准。由于个体差异，每个开关的驱动电压不同，因此需要可调的驱动电压，并且需要通过反馈校准电路对每个开关的驱动电压进行校准。

4)高速。电光开关自身的切换时间约为100ns，控制信号的传输时间过长将会弱化电光开关快速切换的优势。

目前，对于光开关阵列的校准控制电路已有一些解决方案。图2a为浙江大学提出的一种光开关阵列的控制电路(吴亚群，面向波分复用系统的阵列波导光栅器件与光开关电路模块，2018年，硕士毕业论文)，FPGA输出控制码，控制驱动电路的输出电压在开电压和关电压之间切换，进而控制光开关的状态，该驱动电路不具备校准驱动电压的功能，光开关的驱动电压通过手动设定。重庆联合微电子中心提出了一种光开关偏压标定的方法(CN112710454A)，如图2b所示，通过激光器、开关阵列、光功率计构建简单的光子链路，但是该专利申请中未提供具体控制电路设计。图2c对图2b中的控制电源做了简单的替换。针对光开关的高精度偏压需求，可采用DAC(数模转换器)，来提供高精度驱动电压，DAC的控制码位数越多，输出的电压精度越高。DAC配合FPGA能提供可调节的偏压，因此图2b中的控制电路可以由图2c中的校准控制电路替代。

图3给出了较为详细的校准控制电路图。如图3a所示，FPGA(可编程门阵列)向DAC输出多比特控制码，DAC根据控制码输出相应幅度的电压，进而调控光开关状态。多比特控制码的传输时间＝比特数*时钟周期，控制码位数越多，DAC输出电压精度越高，但是传输时间也越长。当控制多个光开关时，可以通过多通道FPGA(图3a)或者多通道DAC(图3b)来实现。如图3a所示，1个光开关对应于1个FPGA的IO(输入输出)端口和1个DAC，当面向上千数量的开关阵列时，需要的FPGA和DAC的数量庞大，器件成本很高，控制电路走线复杂且尺寸较大。当采用多通道DAC时(图3b)，1个DAC即可控制多个光开关，而且只需要占用1个FPGA的IO口，可以大大减少FPGA和DAC的数量。但是，由于FPGA向DAC输出的传输码要控制多个光开关，因此控制码的位数也会成倍增长，导致控制码传输时间成倍增长。简单来说，在图3b方案中，若1个DAC控制n个光开关，则DAC和FPGA的数量是图3a方案中的1/n，但是控制码的传输时间是图3a方案中的n倍。可见，面向大规模光开关阵列，现有的控制电路要么元器件数量成本高，要么控制码传输时间长。

发明内容

本发明所要解决的技术问题在于现有技术光开关阵列的校准控制电路存在元器件数量成本高，控制码传输时间长的问题。

本发明通过以下技术手段实现解决上述技术问题的：一种光开关阵列的校准控制电路，包括控制电路、驱动电路、反馈校准电路及微波光子链路，所述控制电路包括FPGA、串并转换器和电开关，所述电开关包括两个输入端和两个输出端，所述微波光子链路包括光开关阵列，所述光开关阵列包括多个串联连接的电光开关，所述电光开关为双臂MZI结构，包括两个并行的移相器，所述反馈校准电路包括多通道ADC，所述驱动电路包括多通道DAC，每个电光开关的两个并行的移相器一一对应的连接一个电开关的两个输出端，每个电开关的两个输入端分别对应连接DAC的一个输出IO口；所述FPGA发出一串n位第一控制码，经过串并转换器转变成并行的n路第一控制码，每个电开关接收一路第一控制码，控制电开关通道的启停，FPGA通输出第二控制码控制DAC的输出电压，电开关的输入和输出电压随之改变，进而改变移相器的驱动电压，导致移相器的相移量发生变化，从而控制光开关阵列的工作状态，电光开关状态的改变使微波光子链路末端的输出电压发生改变，直流输出电压被ADC采集进入FPGA，根据ADC电压对DAC电压进行调整。

本发明在电路设计上，采用了驱动电路和控制电路分离的方式。反馈校准电路和驱动电路分别采用了多通道ADC和多通道DAC，其特点是器件数量少，控制电路采用了串并转换器和电开关，实现了一位控制码控制一个电光开关，其特点是控制速度快，综合反馈校准电路、驱动电路和控制电路的特点，实现电光开关的精准校准、快速切换和低成本的效果，解决现有技术元器件数量成本高，控制码传输时间长的问题。

进一步地，所述电开关包括第一开关和第二开关，第一开关接第一控制码，第二开关通过非逻辑门接第一控制码，第一开关的一端和第二开关的一端构成电开关的两个输入端，第一开关的另一端和第二开关的另一端构成电开关的两个输出端。

更进一步地，所述第一开关的输入电压为VA，第二开关的输入电压为VB，当与第一开关连接的移相器接收的偏压为VA，与第二开关连接的移相器接收的偏压为0时，电光开关处于直通状态；当与第一开关连接的移相器接收的偏压为0，与第二开关连接的移相器接收的偏压为VB时，电光开关处于交叉状态。

更进一步地，所述电开关的两输入端为已经由反馈校准电路校准好的电光开关电压VA和VB，通过第一控制码1或者0控制电开关的两输出端输出电压为(VA，0)或者(0，VB)，进而控制光开关阵列中的电光开关为直通状态或者交叉状态。

进一步地，所述微波光子链路还包括激光器、电光调制器、光电探测器以及滤波器，所述激光器发出连续激光，通过电光调制器将微波信号RF加载到光上，形成光信号，接着光信号进入光开关阵列中进行信号延时处理，最后经探测器转换成电信号，该电信号包括直流信号和对微波信号RF经过延时处理后的输出目标信号RF’，滤波器将电信号中的直流信号和输出目标信号RF’分离，输出目标信号RF’直接输出，直流信号输入给多通道ADC。

进一步地，所述电光开关两进两出，当前电光开关的两个输出端与下一级电光开关的两个输入端之间通过两根长度不等的光波导连接。

进一步地，所述光开关阵列包括8个串联连接的电光开关，DAC至少包括16个输出端口，所有电开关的共16个输入端口分别与DAC的16个输出端口一一对应连接，一个电开关的两个输出端对应连接一个电光开关中的两个移相器，8个电光开关中的共16个移相器与8个电开关的16个输出端一一对应连接。

更进一步地，所述FPGA发出一串8bit第一控制码，经过串并转换器转变成并行的8路第一控制码，每个电开关接收一路第一控制码，8个控制码分别控制后面的8个电开关通道的启停。

更进一步地，由于每个电开关的第一控制码只有1位，因此即使1个FPGA端口控制8个开关，其传输的控制码也只有8位，假设时钟50MHz，每位第一控制码传输时间20ns，则第一控制码总的传输时间为20ns×8＝160ns，电开关的切换时间为10ns，光开关阵列的切换时间为100ns，则从控制信号发出到电光开关切换到位所需要的时间为160ns+10ns+100ns＝270ns。

更进一步地，所述DAC选用16通道12bit型号，时钟50MHz，则一组第二控制码包括16×12＝192位，第二控制码最大传输时间为20ns×192＝3840ns。

本发明的优点在于：

(1)本发明在电路设计上，采用了驱动电路和控制电路分离的方式。反馈校准电路和驱动电路分别采用了多通道ADC和多通道DAC，其特点是器件数量少，控制电路采用了串并转换器和电开关，实现了一位控制码控制一个电光开关，其特点是控制速度快，综合反馈校准电路、驱动电路和控制电路的特点，实现电光开关的精准校准、快速切换和低成本的效果，解决现有技术元器件数量成本高，控制码传输时间长的问题。

(2)本发明通过选择多通道DAC和ADC，减少了对FPGA、DAC和ADC的量的需求，考虑到校准过程一般是在仪器开机或者空闲状态下进行，对校准速度要求不高，因此多通道DAC和ADC设计的利大于弊，有效降低电路设计成本。

(3)本发明的校准光路为实际应用场景中的微波光子链路，接收微波信号RF之后输出目标信号RF’，因此该反馈校准电路不影响光开关阵列在内微波光子链路正常工作，支持对运行过程中的器件进行校准。

附图说明

图1为现有技术2×2(2进2出)电光开关的示意图；

图2中(a)、(b)、(c)分别为现有技术三种校准控制电路示意图；

图3中(a)、(b)分别为现有技术两种较为详细的校准控制电路示意图；

图4中(a)为本发明实施例所公开的一种光开关阵列的校准控制电路的框图，(b)为(a)的详细原理图；

图5为本发明实施例所公开的一种光开关阵列的校准控制电路中DAC输出电压与ADC采集电压的示意图；

图6为本发明实施例所公开的一种光开关阵列的校准控制电路中控制电路中电开关和电光开关连接示意图，其中(a)为直通状态示意图，(b)为交叉状态示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图4所示，本发明，针对7bit电光开关延时线，提出校准和控制分离的方案。一种光开关阵列的校准控制电路，包括控制电路、驱动电路、反馈校准电路及微波光子链路，所述控制电路包括FPGA、串并转换器和电开关，所述电开关包括两个输入端和两个输出端，所述微波光子链路包括激光器、电光调制器、光开关阵列、探测器和滤波器，所述光开关阵列包括多个串联连接的电光开关，所述电光开关为双臂MZI结构，包括两个功分器和两个并行的移相器，功分器为两进两出，两个移相器的前端与上一级的功分器的两个输出端连接，两个移相器的后端与下一级的功分器的两个输入端连接，所述反馈校准电路包括多通道ADC，所述驱动电路包括多通道DAC，每个电光开关的两个并行的移相器一一对应的连接一个电开关的两个输出端，每个电开关的两个输入端分别对应连接DAC的一个输出IO口；所述FPGA发出一串n位第一控制码，经过串并转换器转变成并行的n路第一控制码，每个电开关接收一路第一控制码，控制电开关通道的启停，FPGA通输出第二控制码控制DAC的输出电压，电开关的输入和输出电压随之改变，进而改变移相器的驱动电压，导致移相器的相移量发生变化，从而控制光开关阵列的工作状态，电光开关状态的改变使微波光子链路末端的输出电压发生改变，直流输出电压被ADC采集进入FPGA，根据ADC电压对DAC电压进行调整。其中校准光路为7bit电光开关延时线实际应用场景中的微波光子链路，因此该控制反馈校准电路是可以支持在应用场景中进行实时校准的，而非只是在芯片封装前对偏压的一次性标定。

所述电开关包括第一开关和第二开关，第一开关接第一控制码，第二开关通过非逻辑门接第一控制码，第一开关的一端和第二开关的一端构成电开关的两个输入端，第一开关的另一端和第二开关的另一端构成电开关的两个输出端。具体的，如图6所示，电开关由两个单刀双置开关组成，分别为第一开关和第二开关，电开关的输入端分别为校准好的驱动电压VA和VB，输出端有两个，分别用于控制同一个电开关中的两个移相器。第一控制码若为1，则第一开关的控制码为1，第一开关接向VA；第一控制码经过非逻辑门器件后由1变成0，第二开关的控制码为0，第二开关接向0V；最终电开关的两个输出端分别输出电压VA和0V，电光开关处于直通状态。与之相反，当第一控制码为0时，电开关的两个输出端分别输出电压0V和VB，电光开关处于交叉状态。

所述激光器发出连续激光，通过电光调制器将微波信号RF加载到光上，形成光信号，接着光信号进入光开关阵列中进行信号延时处理，最后经探测器转换成电信号，该电信号包括直流信号和对微波信号RF经过延时处理的输出目标信号RF’，滤波器将电信号中的直流信号和输出目标信号RF’分离，输出目标信号RF’直接输出，直流信号输入给多通道ADC。本实施例中，所述电光开关两进两出，当前电光开关的两个输出端与下一级电光开关的两个输入端之间通过两根长度不等的光波导连接。

所述光开关阵列包括8个串联连接的电光开关，DAC至少包括16个输出端口，所有电开关的共16个输入端口分别与DAC的16个输出端口一一对应连接，一个电开关的两个输出端对应连接一个电光开关中的两个移相器，8个电光开关中的共16个移相器与8个电开关的16个输出端一一对应连接。

在反馈校准电路和驱动电路中，DAC和ADC均采用多通道多bit器件，DAC和ADC的控制码都需要较长的传输时间，因此校准速度较慢。以DAC为例，若DAC选用16通道12bit型号，时钟50MHz，则一组第二控制码包括16×12＝192位，第二控制码最大传输时间为20ns×192＝3840ns。同时该设计的优点也十分明显，通过选择多通道DAC和ADC，减少了对FPGA、DAC和ADC的量的需求。考虑到校准过程一般是在仪器开机或者空闲状态下进行，对校准速度要求不高，因此多通道DAC和ADC设计的利大于弊。另外，由于校准光路为实际应用场景中的微波光子链路，因此该反馈校准电路也支持对运行过程中的器件进行校准。

图4中控制电路的FPGA发出一串8bit第一控制码，然后经过串并转换器转变成并行的8路第一控制码，每个电开关接收一路第一控制码，8个控制码分别控制后面的8个电开关通道的启停。在控制电路中，由于每个开关的控制码只有1位，因此即使1个FPGA端口控制8个开关，其传输的控制码也只有8位，假设时钟50MHz，则每位第一控制码传输时间20ns，则第一控制码总的传输时间为20ns×8＝160ns，电开关的切换时间为10ns，光开关阵列的切换时间为100ns，则从控制信号发出到电光开关切换到位所需要的时间为160ns+10ns+100ns＝270ns。可以看出控制电路的切换时间是非常短的，而且并不占用很多的FPGA的IO端口。面向大规模开关阵列，这种控制电路的优点是速度快，符合光通信以及相控阵雷达的需求，且FPGA器件数量少，成本低。

在单个电光开关校准过程中，如图5所示，FPGA控制DAC输出扫描电压，导致电光开关的状态在直通-交叉状态下缓慢切换，这种变化将表现在探测器的直流电压上，该直流电压被ADC采集进入FPGA。当电光开关刚好处于直通或者交叉状态时，ADC采集的直流电压正好处于最大值或者最小值(具体是最大值还是最小值看7bit电光开关的偏置状态)，记录此时DAC输出的偏压，并标记为驱动电压VA或者VB。通过图4中的电开关，可以选择对VA还是VB进行校准。多个电光开关校准过程中采用上述相同的方法不断根据ADC的反馈电压，调整驱动电路中DAC的输出电压，进而调整电光开关的状态，对每个电光开关的驱动电压实现校准。

通过以上技术方案，本发明在电路设计上，采用了驱动电路和控制电路分离的方式。反馈校准电路和驱动电路分别采用了多通道ADC和多通道DAC，其特点是器件数量少，控制电路采用了串并转换器和电开关，实现了一位控制码控制一个电光开关，其特点是控制速度快，综合反馈校准电路、驱动电路和控制电路的特点，实现电光开关的精准校准、快速切换和低成本的效果，解决现有技术元器件数量成本高，控制码传输时间长的问题。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种光开关阵列的校准控制电路，其特征在于，包括控制电路、驱动电路、反馈校准电路及微波光子链路，所述控制电路包括FPGA、串并转换器和电开关，所述电开关包括两个输入端和两个输出端，所述微波光子链路包括光开关阵列，所述光开关阵列包括多个串联连接的电光开关，所述电光开关为双臂MZI结构，包括两个并行的移相器，所述反馈校准电路包括多通道ADC，所述驱动电路包括多通道DAC，每个电光开关的两个并行的移相器一一对应的连接一个电开关的两个输出端，每个电开关的两个输入端分别对应连接DAC的一个输出IO口；所述FPGA发出一串n位第一控制码，经过串并转换器转变成并行的n路第一控制码，每个电开关接收一路第一控制码，控制电开关通道的启停，FPGA通输出第二控制码控制DAC的输出电压，电开关的输入和输出电压随之改变，进而改变移相器的驱动电压，导致移相器的相移量发生变化，从而控制光开关阵列的工作状态，电光开关状态的改变使微波光子链路末端的输出电压发生改变，直流输出电压被ADC采集进入FPGA，根据ADC电压对DAC电压进行调整。

2.根据权利要求1所述的一种光开关阵列的校准控制电路，其特征在于，所述电开关包括第一开关和第二开关，第一开关接第一控制码，第二开关通过非逻辑门接第一控制码，第一开关的一端和第二开关的一端构成电开关的两个输入端，第一开关的另一端和第二开关的另一端构成电开关的两个输出端。

3.根据权利要求2所述的一种光开关阵列的校准控制电路，其特征在于，所述第一开关的输入电压为VA，第二开关的输入电压为VB，当与第一开关连接的移相器接收的偏压为VA，与第二开关连接的移相器接收的偏压为0时，电光开关处于直通状态；当与第一开关连接的移相器接收的偏压为0，与第二开关连接的移相器接收的偏压为VB时，电光开关处于交叉状态。

4.根据权利要求3所述的一种光开关阵列的校准控制电路，其特征在于，所述电开关的两输入端为已经由反馈校准电路校准好的电光开关电压VA和VB，通过第一控制码1或者0控制电开关的两输出端输出电压为(VA，0)或者(0，VB)，进而控制光开关阵列中的电光开关为直通状态或者交叉状态。

5.根据权利要求1所述的一种光开关阵列的校准控制电路，其特征在于，所述微波光子链路还包括激光器、电光调制器、光电探测器以及滤波器，所述激光器发出连续激光，通过电光调制器将微波信号RF加载到光上，形成光信号，接着光信号进入光开关阵列中进行信号延时处理，最后经探测器转换成电信号，该电信号包括直流信号和对微波信号RF经过延时处理的输出目标信号RF’，滤波器将电信号中的直流信号和输出目标信号RF’分离，输出目标信号RF’直接输出，直流信号输入给多通道ADC。

6.根据权利要求1所述的一种光开关阵列的校准控制电路，其特征在于，所述电光开关两进两出，当前电光开关的两个输出端与下一级电光开关的两个输入端之间通过两根长度不等的光波导连接。

7.根据权利要求1所述的一种光开关阵列的校准控制电路，其特征在于，所述光开关阵列包括8个串联连接的电光开关，DAC至少包括16个输出端口，所有电开关的共16个输入端口分别与DAC的16个输出端口一一对应连接，一个电开关的两个输出端对应连接一个电光开关中的两个移相器，8个电光开关中的共16个移相器与8个电开关的16个输出端一一对应连接。

8.根据权利要求7所述的一种光开关阵列的校准控制电路，其特征在于，所述FPGA发出一串8bit第一控制码，经过串并转换器转变成并行的8路第一控制码，每个电开关接收一路第一控制码，8个控制码分别控制后面的8个电开关通道的启停。

9.根据权利要求8所述的一种光开关阵列的校准控制电路，其特征在于，由于每个电开关的第一控制码只有1位，因此即使1个FPGA端口控制8个开关，其传输的控制码也只有8位，假设时钟50MHz，则每位第一控制码传输时间20ns，则第一控制码总的传输时间为20ns×8＝160ns，电开关的切换时间为10ns，光开关阵列的切换时间为100ns，则从控制信号发出到电光开关切换到位所需要的时间为160ns+10ns+100ns＝270ns。

10.根据权利要求9所述的一种光开关阵列的校准控制电路，其特征在于，所述DAC选用16通道12bit型号，时钟50MHz，则一组第二控制码包括16×12＝192位，第二控制码最大传输时间为20ns×192＝3840ns。

Images