CN114255819B - 接口电路性能的评估方法及相关设备 - Google Patents

接口电路性能的评估方法及相关设备 Download PDF

Info

Publication number
CN114255819B
CN114255819B CN202011015986.1A CN202011015986A CN114255819B CN 114255819 B CN114255819 B CN 114255819B CN 202011015986 A CN202011015986 A CN 202011015986A CN 114255819 B CN114255819 B CN 114255819B
Authority
CN
China
Prior art keywords
data
reference voltage
strobe
signal receiver
data time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011015986.1A
Other languages
English (en)
Other versions
CN114255819A (zh
Inventor
林峰
吴增泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011015986.1A priority Critical patent/CN114255819B/zh
Priority to PCT/CN2021/101335 priority patent/WO2022062504A1/zh
Priority to EP21856927.5A priority patent/EP4006907B1/en
Priority to US17/445,605 priority patent/US20220093205A1/en
Publication of CN114255819A publication Critical patent/CN114255819A/zh
Application granted granted Critical
Publication of CN114255819B publication Critical patent/CN114255819B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Dc Digital Transmission (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本公开关于一种接口电路性能的评估方法及装置、电子设备和计算机可读存储介质，属于半导体技术领域。所述接口电路用于根据数据选通时钟接收数据信号，所述方法包括：扫描所述接口电路的参考电压，获得各个参考电压；扫描所述数据选通时钟对所述数据信号的采样点；获得所述接口电路在所述各个参考电压和所述各采样点下的测试结果；根据所述测试结果生成数据眼图。通过本公开实施例提供的方案，能够结合对参考电压的扫描来检测接口电路的性能。

Description

接口电路性能的评估方法及相关设备
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种接口电路性能的评估方法、接口电路性能的评估装置、电子设备和计算机可读存储介质。
背景技术
随着半导体存储器的飞速发展，为了提供性能更优的半导体存储器，对于半导体存储器内部时序控制的要求越来越高。
在包括半导体存储器的半导体电路的写入操作期间，半导体电路可以根据从存储控制器提供的数据选通时钟来从存储控制器接收的数据信号。然后，可以将接收的数据信号存储在半导体存储器之内。
接口电路的性能严重影响着数据接收的可靠性，因此，需要提供一种可靠的评估方法来有效地评估半导体电路的接口电路的性能。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种接口电路性能的评估方法及装置、电子设备和计算机可读存储介质，以用于解决现有技术中存在的一种或者多种问题。
根据本公开的一个方面，提供一种接口电路性能的评估方法，所述接口电路用于根据数据选通时钟接收数据信号，所述方法包括：扫描所述接口电路的参考电压，获得各个参考电压；扫描所述数据选通时钟对所述数据信号的采样点；获得所述接口电路在所述各个参考电压和所述各采样点下的测试结果；根据所述测试结果生成数据眼图。
根据本公开的一个方面，提供一种接口电路性能的评估装置，所述接口电路用于根据数据选通时钟接收数据信号，所述装置包括：参考电压扫描单元，用于扫描所述接口电路的参考电压，获得各个参考电压；采样点扫描单元，用于扫描所述数据选通时钟对所述数据信号的采样点；测试结果获得单元，用于获得所述接口电路在所述各个参考电压和所述各采样点下的测试结果；数据眼图生成单元，用于根据所述测试结果生成数据眼图。
根据本公开的一个方面，提供一种电子设备，包括：至少一个处理器；存储装置，用于存储至少一个程序；当所述至少一个程序被所述至少一个处理器执行，使得所述至少一个处理器实现本公开提供的任一实施例所述的方法。
根据本公开的一个方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现本公开提供的任一实施例所述的方法。
本公开某些实施例提供的接口电路性能的评估方法及装置、电子设备和计算机可读存储介质，通过扫描数据选通时钟对数据信号的各采样点，结合扫描接口电路的参考电压获得的各个参考电压，能够获得接口电路在各个参考电压和各采样点下的测试结果，从而可以根据这些在各个参考电压和各采样点下的测试结果生成数据眼图，可以实现对接口电路性能的有效、可靠评估。此外，还可以利用生成的数据眼图，快速、准确地找到该接口电路的最适宜的目标选通到数据时间和/或目标参考电压，有助于接口电路根据数据选通时钟接收数据信号时，保证写入数据信号的准确性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出了根据本公开的一实施例的接口电路性能的评估方法的流程图。
图2示意性示出了根据本公开的一实施例的接口电路性能的评估方法的流程图。
图3示意性示出了图2中的步骤S131在一示例性实施例中的处理流程图。
图4示意性示出了根据本公开的一实施例的半导体存储器的示意图。
图5示意性示出了根据本公开的一实施例的数据选通时钟和数据有效窗口在不同参考电压下的示意图。
图6示意性示出了根据本公开的一实施例的数据眼图的示意图。
图7示意性示出了根据本公开的一实施例的数据眼图的示意图。
图8示意性示出了根据本公开的一实施例的接口电路的复合眼图的示意图。
图9示意性示出了根据本公开的一实施例的不同工艺角下的复合眼图的示意图。
图10示意性示出了根据本公开的一个实施例的接口电路性能的评估装置的框图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在至少一个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在至少一个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”仅作为标记使用，不是对其对象的数量限制。
相关技术中，为了评估接口电路在功率、电压和温度变化情况下的性能，需要构建一些特定的测试台，来评估接口电路的性能。同时，在高速半导体存储器的接口电路的设计中，完整评估单端(single-ended)信号接收器(可以用RX表示)是困难的。
针对上述相关技术中存在的问题，本公开实施例提供的方法可以用于解决上述至少一个问题。图1示意性示出了根据本公开的一实施例的接口电路性能的评估方法的流程图，所述接口电路可以用于根据数据选通时钟(DQS或WCK)接收数据信号DQ。
本公开实施例中，所述接口电路可以是半导体存储器的接口电路。在一些实施例中，可以是高速半导体存储器的接口电路。在一些实施例中，可以是移动半导体存储器的接口电路。本公开对此不做限定。
本公开实施例中，所述半导体存储器可以是任意一种半导体存储器，例如，DDRSDRAM(Double Data Rate Synchronous Dynamic Random Access Memory，双倍速率同步动态随机存储器)。采用不同类型和型号的半导体存储器时，数据选通时钟所采用的标记符号可以有所不同，本公开对此不做限定。
如图1所示，本公开实施例提供的接口电路性能的评估方法可以包括以下步骤。
在步骤S110中，扫描所述接口电路的参考电压，获得各个参考电压。
本公开实施例中为了生成数据眼图，扫描接口电路的参考电压，获得了多个参考电压Vref。
在步骤S120中，扫描所述数据选通时钟(例如DQS或者WCK)对所述数据信号DQ的采样点。
在下面的举例说明中，若以半导体存储器为DDR4或者LPDDR 4(Low Power DDRSDRAM，低功率DDR SDRAM)为例进行举例说明，则所述数据选通时钟可以表示为DQS，下文的选通到数据时间对应的可以表示为tDQS2DQ，DDR4或者LPDDR 4的数据选通时钟DQS和数据信号DQ之间的时间差tDQS2DQ；若半导体存储器为DDR5/LPDDR5，则所述数据选通时钟可以表示为WCK，下文的选通到数据时间对应的可以表示为tWCK2DQI，DDR5或者LPDDR 5的数据选通时钟WCK和数据信号DQ之间的时间差tWCK2DQI。
在步骤S130中，获得所述接口电路在所述各个参考电压和所述各采样点下的测试结果。
本公开实施例中，获得接口电路在各个参考电压和各采样点下的测试结果是通过(pass，用p表示)还是不通过(fail，可以用X表示)。
在步骤S140中，根据所述测试结果生成数据眼图(data eye)。
根据上述步骤获得的测试结果，并对应其在哪个参考电压和哪个采样点下获得的，可以生成数据眼图。
本公开实施方式提供的接口电路性能的评估方法，通过扫描数据选通时钟对数据信号的各采样点，结合扫描接口电路的参考电压获得的各个参考电压，能够获得接口电路在各个参考电压和各采样点下的测试结果，从而可以根据这些在各个参考电压和各采样点下的测试结果生成数据眼图，可以实现对接口电路性能的有效、可靠评估。此外，还可以利用生成的数据眼图，快速、准确地找到该接口电路的最适宜的目标选通到数据时间和/或目标参考电压，有助于接口电路根据数据选通时钟接收数据信号时，保证写入数据信号的准确性。画版图之前(Pre-layout)和画版图之后(Post-layout)均可以使用本公开实施例提供的方法仿真生成数据眼图，具有相同的准确性。
图2示意性示出了根据本公开的一实施例的接口电路性能的评估方法的流程图。
如图2所示，上述图1实施例中的步骤S110可以包括步骤S111。在步骤S111中，以第二步长扫描所述接口电路的参考电压范围，获得各个参考电压。
其中，接口电路具有相应的参考电压范围(Range)，如JEDEC(Joint ElectronDevice Engineering Council，联合电子设备工程委员会)标准中规定LPDDR4的参考电压Vref分为两个Range：Range[0]范围为10.0％-30.0％的VDDQ，Range[1]范围为22.0％-42.0％的VDDQ，两个Range步长均为0.4％，两个电压参考范围有重合部分，如下表1所示。
在下面的举例说明中，均以参考电压范围为上述Range[0]和Range[1]范围为例进行举例说明。但需要说明的是，不同的协议有不同的参考电压范围及步长，因此，本公开实施例并不限于上述举例说明。
表1
在示例性实施例中，所述第二步长可以包括第三子步长和第四子步长。其中，所述第三子步长大于所述第四子步长。
其中，以第二步长扫描所述接口电路的参考电压范围，获得各个参考电压，可以包括：确定所述参考电压范围至少一侧的边缘参考电压范围；设置所述边缘参考电压范围的所述第三子步长；确定所述参考电压范围中除所述边缘参考电压范围的中间参考电压范围；设定所述中间参考电压范围的所述第四子步长；以所述第三子步长扫描所述边缘参考电压范围，并以所述第四子步长扫描所述中间参考电压范围，获得各个参考电压。
例如，若将各个参考电压Vref作为纵坐标值(第二坐标值)，则可以将参考电压范围的上侧、或者下侧、或者上侧和下侧两侧的参考电压范围作为边缘参考电压范围，在边缘参考电压范围内以较大的第三子步长来扫描获得边缘参考电压范围内的各个参考电压，在除上述边缘参考电压范围以外的中间参考电压范围内以较小的第四子步长来扫描获得该中间参考电压范围内的各个参考电压。
再例如，若将各个参考电压Vref作为横坐标值(第二坐标值)，则可以将参考电压范围的左侧、或者右侧、或者左侧和右侧两侧的参考电压范围作为边缘参考电压范围，在边缘参考电压范围内以较大的第三子步长来扫描获得边缘参考电压范围内的各个参考电压，在除上述边缘参考电压范围以外的中间参考电压范围内以较小的第四子步长来扫描获得该中间参考电压范围内的各个参考电压。
本公开实施例中，一方面，通过以较大的第三子步长扫描获得边缘参考电压范围内的各个参考电压，可以减少最终获得的总的参考电压的数量，从而减少占用的存储空间，并降低计算量，后续可以提高获得目标参考电压的速度；另一方面，由于后续想要通过数据眼图获取的目标参考电压通常位于参考电压范围的中间位置，以较小的第四子步长扫描获得中间参考电压范围内的各个参考电压，可以提升获得的目标参考电压的精准度。
需要说明的是，虽然下面的举例说明中，均以不等步长的第三子步长和第四子步长扫描获得各个参考电压为例进行举例说明，但本公开并不限定于此，在其他实施例中，也可以以相等步长扫描整个参考电压范围获得各个参考电压。
图2实施例中，上述图1实施例中的步骤S120可以包括步骤S121。在步骤S121中，以第一步长扫描所述接口电路的选通到数据时间范围，以获得各个选通到数据时间。
以LPDDR4为例，选通到数据时间为tDQS2DQ，tDQS2DQ范围[T1,T2]可以是[0ps,800ps]。以LPDDR5为例，选通到数据时间为tWCK2DQI，tWCK2DQI范围[T1,T2]可以是[0ps,700ps]。
在示例性实施例中，所述第一步长可以包括第一子步长和第二子步长。其中，所述第一子步长可以大于所述第二子步长。
其中，以第一步长扫描所述接口电路的选通到数据时间范围，以获得各个选通到数据时间，可以包括：确定所述选通到数据时间范围至少一侧的边缘选通到数据时间范围；设置所述边缘选通到数据时间范围的所述第一子步长；设定所述选通到数据时间范围中除所述边缘选通到数据时间范围的中间选通到数据时间范围；设定所述中间选通到数据时间范围的所述第二子步长；以所述第一子步长扫描所述边缘选通到数据时间范围，并以所述第二子步长扫描所述中间选通到数据时间范围，获得各个选通到数据时间。
例如，若将各个选通到数据时间作为横坐标值(第一坐标值)，则可以将选通到数据时间范围的左侧、或者右侧、或者左侧和右侧两侧的选通到数据时间范围作为边缘选通到数据时间范围，在边缘选通到数据时间范围内以较大的第一子步长来扫描获得边缘选通到数据时间范围内的各个选通到数据时间，在除上述边缘选通到数据时间范围以外的中间选通到数据时间范围内以较小的第二子步长来扫描获得该中间选通到数据时间范围内的各个选通到数据时间。
再例如，若将各个选通到数据时间作为纵坐标值(第一坐标值)，则可以将选通到数据时间范围的上侧、或者下侧、或者上侧和下侧两侧的选通到数据时间范围作为边缘选通到数据时间范围，在边缘选通到数据时间范围内以较大的第一子步长来扫描获得边缘选通到数据时间范围内的各个选通到数据时间，在除上述边缘选通到数据时间范围以外的中间选通到数据时间范围内以较小的第二子步长来扫描获得该中间选通到数据时间范围内的各个选通到数据时间。
本公开实施例中，一方面，通过以较大的第一子步长扫描获得边缘选通到数据时间范围内的各个选通到数据时间，可以减少最终获得的总的选通到数据时间的数量，从而减少占用的存储空间，并降低计算量，后续可以提高获得目标选通到数据时间的速度；另一方面，由于后续想要通过数据眼图获取的目标选通到数据时间通常位于选通到数据时间范围的中间位置，以较小的第二子步长扫描获得中间选通到数据时间范围内的各个选通到数据时间，可以提升获得的目标选通到数据时间的精准度。
需要说明的是，虽然下面的举例说明中，均以不等步长的第一子步长和第二子步长扫描获得各个选通到数据时间为例进行举例说明，但本公开并不限定于此，在其他实施例中，也可以以相等步长扫描整个选通到数据时间范围获得各个选通到数据时间。
在示例性实施例中，所述接口电路可以包括第一信号接收器。例如假设接口电路中的一个通道可以包括16个数据信号(可以分别标记为DQ0-DQ15，分别称之为第一至第十六数据信号)，一个字节组可以包括8个数据信号，例如同一个通道内的DQ0-DQ7为一个字节组，DQ8-DQ15为另一个字节组。
本公开实施例中，第一信号接收器可以用于接收数据信号DQ中的第一数据信号DQ0，但本公开并不限定于此，第一信号接收器可以用于接收数据信号DQ中的任意一个数据信号。所述测试结果可以包括第一测试结果。
本公开实施例中，接口电路中的第一信号接收器(也可以包括下文中的第二信号接收器)可以采用单端信号的方式。
继续参考图2，上述图1实施例中的步骤S130可以包括步骤S131。在步骤S131中，获得所述第一信号接收器在各个选通到数据时间和各个参考电压下的第一测试结果。
在示例性实施例中，根据所述测试结果生成数据眼图，可以包括：以各个选通到数据时间为第一坐标值，以各个参考电压为第二坐标值，根据各个选通到数据时间和各个参考电压下的测试结果，生成显示所述测试结果的二维的数据眼图。
继续参考图2，上述图1实施例中的步骤S140可以包括步骤S141。在步骤S141中，以各个选通到数据时间为第一坐标值，以各个参考电压为第二坐标值，根据所述第一信号接收器的第一测试结果，生成所述第一信号接收器的数据眼图。
本公开实施例中，选择接口电路中的第一信号接收器后，通过获得该第一信号接收器在各个参考电压和各个选通到数据时间下的第一测试结果，用于生成该第一信号接收器的数据眼图。即本公开实施例提供的方法可以获得单个信号接收器的数据眼图，可以定位出单个信号接收器的目标选通到数据时间和/或目标参考电压，同时不需要额外的测试平台(test bench)，采用已有的测试平台即可。
具体地，例如可以通过图3实施例来测试获得第一信号接收器的第一测试结果，但本公开并不限定于此。
图3示意性示出了图2中的步骤S131在一示例性实施例中的处理流程图。本公开实施例中，所述选通到数据时间可以包括第一选通到数据时间，所述参考电压可以包括第一参考电压，所述接口电路还可以包括采样信号端，所述数据信号可以包括写入数据。
在步骤S1311中，向所述采样信号端发送采样信号。
在步骤S1312中，延迟所述第一选通到数据时间后，向所述第一信号接收器发送写入数据。
在步骤S1313中，根据所述采样信号和所述第一参考电压接收所述写入数据，并写入到目标存储单元中。
在步骤S1314中，从所述目标存储单元获取读出数据。
在步骤S1315中，比较所述写入数据和所述读出数据，获得所述第一信号接收器在所述第一选通到数据时间和所述第一参考电压下的第一测试结果。
在示例性实施例中，比较所述写入数据和所述读出数据，获得所述第一信号接收器在所述第一选通到数据时间和所述第一参考电压下的第一测试结果，可以包括：若所述写入数据等于所述读出数据，则所述第一信号接收器在所述第一选通到数据时间和所述第一参考电压下的第一测试结果为通过；若所述写入数据不等于所述读出数据，则所述第一信号接收器在所述第一选通到数据时间和所述第一参考电压下的第一测试结果为不通过。需要说明的是，本实施例可以适应各种测试向量(pattern)，不需要专门设计特殊的测试向量。
图4示意性示出了根据本公开的一实施例的半导体存储器的示意图。
如图4所示，数据选通时钟可以包括数据选通时钟_t和数据选通时钟_c，两者是反相信号。
以LPDDR4为例，各个数据信号DQ对应的信号接收器通常在DQ输入端口的旁边，数据选通时钟DQS需要从数据选通时钟DQS输入端口拉到各个DQ对应的信号接收器上，因此，在进行写操作时，在接收方向上数据选通时钟DQS的内部延迟比数据信号DQ的内部延迟大，这种路径的不匹配，可能影响写操作的准确触发。
为了改善该情况，半导体存储器要求存储控制器补偿数据选通时钟DQS和数据信号DQ之间的延迟差，发送数据选通时钟DQS时会比发送数据信号DQ提前，以确保二者能够准确接收数据。JEDEC标准中对该提前发送时间进行了定义，称之为选通到数据时间tDQS2DQ。
以LPDDR4中的数据选通时钟DQS为例进行举例说明，其中，数据选通时钟可以包括反相的DQS_t和DQS_c。在训练阶段，通过写操作来解决选通到数据时间tDQS2DQ的正确定时问题。先确定好各个选通到数据时间tDQS2DQ，然后先将数据选通时钟DQS输入LPDDR4中，然后通过时钟路径分别输入至各个DQ(例如图4中的DQ0至DQ15)对应的信号接收器(例如第一信号接收器至第十五信号接收器)，作为各个信号接收器的时钟触发信号，然后经过tDQS2DQ时间后，再分别向各个信号接收器输入相应的数据信号DQ，之后再从LPDDR4与各个信号接收器对应的存储单元中获得读出数据，比较对应信号接收器的各个写入数据和读出数据是否一致，若一致，则对应信号接收器的测试结果为通过；若不一致，则对应信号接收器的测试结果为不通过。
图4中的VSSQ、VDDQ、VDD2分别表示半导体存储器内的不同电源电压。DMI是DataMask Inversion的英文缩写，即数据掩码反转。
因为半导体存储器的芯片需要封装模型和通道模型，可能导致信号传输路径发生改变，因此会对测试结果带来影响，因此，也可以添加封装模型和通道模型之后再测试，这样与实际应用场景更类似，结果更准确。
图5示意性示出了根据本公开的一实施例的数据选通时钟和数据有效窗口在不同参考电压下的示意图。
如图5所示，由于数据信号通常不是完美的方形，而是波浪型，因此，最好用于触发采样的数据选通时钟例如DQS的上升沿和下降沿能够位于高速的数据信号的数据有效窗口的正中间，从而能够很好的捕获高速的数据信号。
图5中，以三个参考电压Vref1，Vref2和Vref3为例进行举例说明，假设在Vref1和Vref3参考电压下，数据选通时钟的上升沿和下降沿偏离了数据有效窗口的正中间，在Vref2参考电压下，数据选通时钟的上升沿和下降沿正好处于数据有效窗口的正中间，则可以将Vref2作为目标参考电压。
在示例性实施例中，所述方法还可以包括：根据所述数据眼图确定目标选通到数据时间和/或目标参考电压。
图6示意性示出了根据本公开的一实施例的数据眼图的示意图。
还是以LPDDR4为例，假设以参考电压Vref作为纵坐标值，选通到数据时间tDQS2DQ作为横坐标值为例，根据测试结果中的通过(p)和不通过(X)生成如图6所示的数据眼图。
例如，假设选通到数据时间范围[T1＝0ps，T2＝800ps]，可以采用相同的步长例如20ps扫描选通到数据时间范围获得各个选通到数据时间，也可以在左侧、或者右侧、或者左右两侧的边缘选通到数据时间范围内采用较大的第一子步长扫描获得边缘选通到数据时间范围内的各个选通到数据时间，在中间选通到数据时间范围内以较小的第二子步长扫描获得中间选通到数据时间范围内的各个选通到数据时间。
例如，假设图6中的参考电压范围是[110mv，255mv]，则可以采用相同的步长扫描参考电压范围获得各个参考电压，也可以在上侧、或者下侧、或者上下两侧的边缘参考电压范围内采用较大的第三子步长扫描获得边缘参考电压范围内的各个参考电压，在中间参考电压范围内以较小的第四子步长扫描获得中间参考电压范围内的各个参考电压。
假设第三子步长等于25mv，第四子步长等于20mv为例，则图6中的V0＝110mv，V1＝135mv，V2＝155mv，V3＝175mv，V4＝195mv，V5＝215mv，V6＝235mv，V7＝255mv。
根据图6所示的数据眼图，可以将其数据眼图“睁开”最大(横坐标和纵坐标中p最多的行和列)的位置的参考电压作为目标参考电压，例如图6中的V3＝175mv，选通到数据时间作为目标选通到数据时间。
在示例性实施例中，所述接口电路还可以包括第二信号接收器，所述测试结果还可以包括第二测试结果。
本公开实施例中，第二信号接收器可以是任意一个信号接收器。例如可以是对应第二数据信号DQ1的第二信号接收器，但本公开并不限定于此。
其中，获得所述接口电路在所述各个参考电压和所述各采样点下的测试结果，还可以包括：获得所述第二信号接收器在各个选通到数据时间和各个参考电压下的第二测试结果。获得第二测试结果的过程可以参考上述获得第一测试结果的描述。
其中，根据所述测试结果生成数据眼图，还可以包括：以各个选通到数据时间为第一坐标值，以各个参考电压为第二坐标值，根据所述第二信号接收器的第二测试结果，生成所述第二信号接收器的数据眼图。生成所述第二信号接收器的数据眼图的方式可以参照上述第一信号接收器的数据眼图的生成方式。
在示例性实施例中，所述方法还可以包括：比较所述第一信号接收器的数据眼图和所述第二信号接收器的数据眼图，确定所述第一信号接收器和所述第二信号接收器之间的偏移。其中，所述第一信号接收器和所述第二信号接收器可以位于同一个字节组中。
例如，第一信号接收器假设对应第一数据信号DQ0，第二信号接收器对应第二数据信号DQ1，则第一信号接收器和第二信号接收器位于同一个字节组DQ0-DQ7中，但本公开并不限定于此。一个字节组中任意相邻两个DQ之间的偏移，可以通过各个DQ的数据眼图的比较获得。
图7示意性示出了根据本公开的一实施例的数据眼图的示意图。
例如，如图7所示，这里以一个字节组内的DQ0、DQ1、DQ2、DQ3为例，通过采用本公开实施例提供的方法，可以单独显示出各个DQ的数据眼图，这样可以比较相邻两个DQ之间的偏移，定位哪个DQ有问题，从而修改这个DQ的设计。
类似的，可以得到DQ4-DQ15等任意对应的一个信号接收器的数据眼图及其之间的偏移。
在示例性实施例中，所述方法还可以包括：根据所述第一信号接收器的数据眼图和所述第二信号接收器的数据眼图，生成所述接口电路的复合眼图。
例如，如图8所示，假设VDDQ＝1.1V。首先获得如图7所示的16个DQ0-DQ15的数据眼图，将每个数据眼图中的“p”用“1”表示，“X”是“0”表示，则将这16个数据眼图对应位置的测试结果叠加，即可得到如图8所示的接口电路的复合眼图，某个位置的取值为16，则代表在该对应参考电压和该对应选通到数据时间下的DQ0-DQ15的测试结果均为通过。某个位置的取值为15，则代表在该对应参考电压和该对应选通到数据时间下的DQ0-DQ15中有15个DQ的测试结果均为通过，有1个DQ的测试结果为不通过。某个位置的取值为11，则代表在该对应参考电压和该对应选通到数据时间下的DQ0-DQ15中有11个DQ的测试结果均为通过，有5个DQ的测试结果为不通过。某个位置的取值为6，则代表在该对应参考电压和该对应选通到数据时间下的DQ0-DQ15中有6个DQ的测试结果均为通过，有10个DQ的测试结果为不通过。某个位置的取值为4，则代表在该对应参考电压和该对应选通到数据时间下的DQ0-DQ15中有4个DQ的测试结果均为通过，有12个DQ的测试结果为不通过。某个位置的取值为1，则代表在该对应参考电压和该对应选通到数据时间下的DQ0-DQ15中有1个DQ的测试结果为通过，有15个DQ的测试结果为不通过。某个位置的取值为0，则代表在该对应参考电压和该对应选通到数据时间下的DQ0-DQ15中有16个DQ的测试结果均为不通过。
复合眼图的中心可以作为默认的目标选通到数据时间，在该目标选通到数据时间下，可以让所有DQ均测试通过。复合眼图的非零区域的面积越大则表示该接口电路的性能越好，代表该半导体存储器在较大的波动范围内都能正常工作。
在示例性实施例中，生成所述第一信号接收器的数据眼图，可以包括：获得第一工艺角下的所述第一信号接收器的数据眼图；获得第二工艺角下的所述第一信号接收器的数据眼图。
在示例性实施例中，所述方法还可以包括：根据所述第一工艺角下的所述第一信号接收器的数据眼图和所述第二工艺角下的所述第一信号接收器的数据眼图，生成所述第一信号接收器的复合眼图。通过查看不同工艺角下的复合眼图，即可获得不同工艺角对接口电路的影响。
通过测试不同温度下的第一信号接收器的数据眼图，可以直观地显示出该第一信号接收器的性能如何，例如85℃和25℃的“p”区域的重叠面积越大，则代表该第一信号接收器在[25℃,85℃]温度范围内可设置相同的目标选通到数据时间和目标参考电压。再例如，虽然两个数据眼图的“p”区域的重叠面积不大，但两个数据眼图的“p”区域的面积大，代表该第一信号接收器在不同温度下的工作性能均较好。
在示例性实施例中，可以获得接口电路在第一工艺角下的复合眼图和接口电路在第二工艺角下的复合眼图。
例如，如图9所示，接口电路的性能会收到功率、电压和温度的影响。假设第一工艺角为SS，第一电源电压为1V，第一温度为85℃，则可以获得接口电路在第一工艺角、第一电源电压和第一温度下的复合眼图。
假设第二工艺角为TT，第二电源电压为1V，第二温度为25℃，则可以获得接口电路在第二工艺角、第二电源电压和第二温度下的复合眼图。
通过测试不同温度下的接口电路的复合眼图，可以直观地显示出该接口电路的性能如何，例如85℃和25℃的非零区域的重叠面积越大，则代表该接口电路在[25℃,85℃]温度范围内均可设置相同的目标选通到数据时间和目标参考电压。再例如，虽然两个复合眼图的非零区域的重叠面积不大，但两个复合眼图的非零区域的面积大，代表该接口电路在不同温度下的工作性能均较好。
通过本公开实施例提供的方法，可以获得仿真和半导体存储器的芯片的实际测试结果之间的关系，例如制作一些样本，测试这些样本，比较与其仿真的测试结果之间的差异，消除仿真与测试结果的误差，使得后续的仿真的测试结果更加准确。
以下介绍本公开的装置实施例，可以用于执行本公开上述的接口电路性能的评估方法。对于本公开装置实施例中未披露的细节，请参照本公开上述的接口电路性能的评估方法的实施例。
图10示意性示出了根据本公开的一个实施例的接口电路性能的评估装置的框图。所述接口电路可以用于根据数据选通时钟接收数据信号。
参照图10所示，根据本公开的一个实施例的接口电路性能的评估装置1000可以包括：参考电压扫描单元1010、采样点扫描单元1020、测试结果获得单元1030以及数据眼图生成单元1040。
其中，参考电压扫描单元1010可以用于扫描所述接口电路的参考电压，获得各个参考电压。采样点扫描单元1020可以用于扫描所述数据选通时钟对所述数据信号的采样点。测试结果获得单元1030可以用于获得所述接口电路在所述各个参考电压和所述各采样点下的测试结果。数据眼图生成单元1040可以用于根据所述测试结果生成数据眼图。
在示例性实施例中，采样点扫描单元1020可以包括：选通到数据时间获得单元，可以用于以第一步长扫描所述接口电路的选通到数据时间范围，以获得各个选通到数据时间。
在示例性实施例中，所述第一步长可以包括第一子步长和第二子步长。
其中，选通到数据时间获得单元可以包括：边缘选通到数据时间范围确定单元，可以用于确定所述选通到数据时间范围至少一侧的边缘选通到数据时间范围；第一子步长设置单元，可以用于设置所述边缘选通到数据时间范围的所述第一子步长；中间选通到数据时间范围设定单元，可以用于设定所述选通到数据时间范围中除所述边缘选通到数据时间范围的中间选通到数据时间范围；第二子步长设定单元，可以用于设定所述中间选通到数据时间范围的所述第二子步长；扫描获得选通到数据时间单元，可以用于以所述第一子步长扫描所述边缘选通到数据时间范围，并以所述第二子步长扫描所述中间选通到数据时间范围，获得各个选通到数据时间。
其中，所述第一子步长可以大于所述第二子步长。
在示例性实施例中，参考电压扫描单元1010可以包括：参考电压获得单元，可以用于以第二步长扫描所述接口电路的参考电压范围，获得各个参考电压。
在示例性实施例中，所述第二步长可以包括第三子步长和第四子步长。其中，参考电压获得单元可以包括：边缘参考电压范围确定单元，可以用于确定所述参考电压范围至少一侧的边缘参考电压范围；设置所述边缘参考电压范围的所述第三子步长；中间参考电压范围确定单元，可以用于确定所述参考电压范围中除所述边缘参考电压范围的中间参考电压范围；第四子步长设定单元，可以用于设定所述中间参考电压范围的所述第四子步长；扫描获得参考电压单元，可以用于以所述第三子步长扫描所述边缘参考电压范围，并以所述第四子步长扫描所述中间参考电压范围，获得各个参考电压。
其中，所述第三子步长可以大于所述第四子步长。
在示例性实施例中，数据眼图生成单元1040可以包括：二维数据眼图生成单元，可以用于以各个选通到数据时间为第一坐标值，以各个参考电压为第二坐标值，根据各个选通到数据时间和各个参考电压下的测试结果，生成显示所述测试结果的二维的数据眼图。
在示例性实施例中，所述接口电路可以包括第一信号接收器，所述测试结果可以包括第一测试结果。
其中，测试结果获得单元1030可以包括：第一测试结果获得单元，可以用于获得所述第一信号接收器在各个选通到数据时间和各个参考电压下的第一测试结果。
其中，数据眼图生成单元1040可以包括：第一信号接收器数据眼图生成单元，可以用于以各个选通到数据时间为第一坐标值，以各个参考电压为第二坐标值，根据所述第一信号接收器的第一测试结果，生成所述第一信号接收器的数据眼图。
在示例性实施例中，所述接口电路还可以包括第二信号接收器，所述测试结果还可以包括第二测试结果。
其中，测试结果获得单元1030还可以包括：第二测试结果获得单元，可以用于获得所述第二信号接收器在各个选通到数据时间和各个参考电压下的第二测试结果。
其中，数据眼图生成单元1040还可以包括：第二信号接收器数据眼图生成单元，可以用于以各个选通到数据时间为第一坐标值，以各个参考电压为第二坐标值，根据所述第二信号接收器的第二测试结果，生成所述第二信号接收器的数据眼图。
在示例性实施例中，接口电路性能的评估装置1000还可以包括：接口电路复合眼图单元，可以用于根据所述第一信号接收器的数据眼图和所述第二信号接收器的数据眼图，生成所述接口电路的复合眼图。
在示例性实施例中，第一信号接收器数据眼图生成单元可以包括：第一工艺角数据眼图生成单元，可以用于获得第一工艺角下的所述第一信号接收器的数据眼图；第二工艺角数据眼图生成单元，可以用于获得第二工艺角下的所述第一信号接收器的数据眼图。
其中，接口电路性能的评估装置1000还可以包括：第一信号接收器复合眼图生成单元，可以用于根据所述第一工艺角下的所述第一信号接收器的数据眼图和所述第二工艺角下的所述第一信号接收器的数据眼图，生成所述第一信号接收器的复合眼图。
在示例性实施例中，接口电路性能的评估装置1000还可以包括：数据眼图比较单元，可以用于比较所述第一信号接收器的数据眼图和所述第二信号接收器的数据眼图，确定所述第一信号接收器和所述第二信号接收器之间的偏移。
其中，所述第一信号接收器和所述第二信号接收器可以位于同一个字节组中。
在示例性实施例中，所述第一信号接收器可以对应半导体存储器中的目标存储单元，所述选通到数据时间可以包括第一选通到数据时间，所述参考电压可以包括第一参考电压，所述接口电路还可以包括采样信号端，所述数据信号可以包括写入数据。
其中，第一测试结果获得单元可以包括：采样信号发送单元，可以用于向所述采样信号端发送采样信号；写入数据发送单元，可以用于延迟所述第一选通到数据时间后，向所述第一信号接收器发送写入数据；写入数据写入单元，可以用于根据所述采样信号和所述第一参考电压接收所述写入数据，并写入到所述目标存储单元中；读出数据获取单元，可以用于从所述目标存储单元获取读出数据；第一测试结果获取单元，可以用于比较所述写入数据和所述读出数据，获得所述第一信号接收器在所述第一选通到数据时间和所述第一参考电压下的第一测试结果。
在示例性实施例中，第一测试结果获取单元可以包括：第一比较单元，可以用于若所述写入数据等于所述读出数据，则所述第一信号接收器在所述第一选通到数据时间和所述第一参考电压下的第一测试结果为通过；第二比较单元，可以用于若所述写入数据不等于所述读出数据，则所述第一信号接收器在所述第一选通到数据时间和所述第一参考电压下的第一测试结果为不通过。
在示例性实施例中，接口电路性能的评估装置1000还可以包括：目标选通到数据时间确定单元和/或目标参考电压确定单元。
其中，所述目标选通到数据时间确定单元可以用于根据所述数据眼图确定目标选通到数据时间。所述目标参考电压确定单元可以用于根据所述数据眼图确定目标参考电压。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多单元的特征和功能可以在一个单元中具体化。反之，上文描述的一个单元的特征和功能可以进一步划分为由多个单元来具体化。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、触控终端、或者网络设备等)执行根据本公开实施方式的方法。
进一步地，本公开实施方式还提供了一种电子设备，包括：至少一个处理器；存储装置，用于存储至少一个程序；当所述至少一个程序被所述至少一个处理器执行，使得所述至少一个处理器实现上述任一实施例中所述的方法。
进一步地，本公开实施方式还提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现上述任一实施例中所述的方法。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (16)

1.一种接口电路性能的评估方法，所述接口电路用于根据数据选通时钟接收数据信号，其特征在于，所述方法包括：
扫描所述接口电路的参考电压，获得各个参考电压；
扫描所述数据选通时钟对所述数据信号的采样点；
获得所述接口电路在所述各个参考电压和所述各采样点下的测试结果；
根据所述测试结果生成数据眼图；
扫描所述数据选通时钟对所述数据信号的采样点，包括：
以第一步长扫描所述接口电路的选通到数据时间范围，以获得各个选通到数据时间；
所述第一步长包括第一子步长和第二子步长；其中，以第一步长扫描所述接口电路的选通到数据时间范围，以获得各个选通到数据时间，包括：
确定所述选通到数据时间范围至少一侧的边缘选通到数据时间范围；
设置所述边缘选通到数据时间范围的所述第一子步长；
设定所述选通到数据时间范围中除所述边缘选通到数据时间范围的中间选通到数据时间范围；
设定所述中间选通到数据时间范围的所述第二子步长；
以所述第一子步长扫描所述边缘选通到数据时间范围，并以所述第二子步长扫描所述中间选通到数据时间范围，获得各个选通到数据时间；
其中，所述第一子步长大于所述第二子步长。
2.根据权利要求1所述的方法，其特征在于，扫描所述接口电路的参考电压，获得各个参考电压，包括：
以第二步长扫描所述接口电路的参考电压范围，获得各个参考电压。
3.根据权利要求2所述的方法，其特征在于，所述第二步长包括第三子步长和第四子步长；其中，以第二步长扫描所述接口电路的参考电压范围，获得各个参考电压，包括：
确定所述参考电压范围至少一侧的边缘参考电压范围；
设置所述边缘参考电压范围的所述第三子步长；
确定所述参考电压范围中除所述边缘参考电压范围的中间参考电压范围；
设定所述中间参考电压范围的所述第四子步长；
以所述第三子步长扫描所述边缘参考电压范围，并以所述第四子步长扫描所述中间参考电压范围，获得各个参考电压；
其中，所述第三子步长大于所述第四子步长。
4.根据权利要求2所述的方法，其特征在于，根据所述测试结果生成数据眼图，包括：
以各个选通到数据时间为第一坐标值，以各个参考电压为第二坐标值，根据各个选通到数据时间和各个参考电压下的测试结果，生成显示所述测试结果的二维的数据眼图。
5.根据权利要求2所述的方法，其特征在于，所述接口电路包括第一信号接收器，所述测试结果包括第一测试结果；其中，获得所述接口电路在所述各个参考电压和所述各采样点下的测试结果，包括：
获得所述第一信号接收器在各个选通到数据时间和各个参考电压下的第一测试结果；
其中，根据所述测试结果生成数据眼图，包括：
以各个选通到数据时间为第一坐标值，以各个参考电压为第二坐标值，根据所述第一信号接收器的第一测试结果，生成所述第一信号接收器的数据眼图。
6.根据权利要求5所述的方法，其特征在于，所述接口电路还包括第二信号接收器，所述测试结果还包括第二测试结果；其中，获得所述接口电路在所述各个参考电压和所述各采样点下的测试结果，还包括：
获得所述第二信号接收器在各个选通到数据时间和各个参考电压下的第二测试结果；
其中，根据所述测试结果生成数据眼图，还包括：
以各个选通到数据时间为第一坐标值，以各个参考电压为第二坐标值，根据所述第二信号接收器的第二测试结果，生成所述第二信号接收器的数据眼图。
7.根据权利要求6所述的方法，其特征在于，还包括：
根据所述第一信号接收器的数据眼图和所述第二信号接收器的数据眼图，生成所述接口电路的复合眼图。
8.根据权利要求5所述的方法，其特征在于，生成所述第一信号接收器的数据眼图，包括：
获得第一工艺角下的所述第一信号接收器的数据眼图；
获得第二工艺角下的所述第一信号接收器的数据眼图；
其中，所述方法还包括：
根据所述第一工艺角下的所述第一信号接收器的数据眼图和所述第二工艺角下的所述第一信号接收器的数据眼图，生成所述第一信号接收器的复合眼图。
9.根据权利要求6所述的方法，其特征在于，还包括：
比较所述第一信号接收器的数据眼图和所述第二信号接收器的数据眼图，确定所述第一信号接收器和所述第二信号接收器之间的偏移；其中，所述第一信号接收器和所述第二信号接收器位于同一个字节组中。
10.根据权利要求5所述的方法，其特征在于，所述第一信号接收器对应半导体存储器中的目标存储单元，所述选通到数据时间包括第一选通到数据时间，所述参考电压包括第一参考电压，所述接口电路还包括采样信号端，所述数据信号包括写入数据；其中，获得所述第一信号接收器在各个选通到数据时间和各个参考电压下的第一测试结果，包括：
向所述采样信号端发送采样信号；
延迟所述第一选通到数据时间后，向所述第一信号接收器发送写入数据；
根据所述采样信号和所述第一参考电压接收所述写入数据，并写入到所述目标存储单元中；
从所述目标存储单元获取读出数据；
比较所述写入数据和所述读出数据，获得所述第一信号接收器在所述第一选通到数据时间和所述第一参考电压下的第一测试结果。
11.根据权利要求10所述的方法，其特征在于，比较所述写入数据和所述读出数据，获得所述第一信号接收器在所述第一选通到数据时间和所述第一参考电压下的第一测试结果，包括：
若所述写入数据等于所述读出数据，则所述第一信号接收器在所述第一选通到数据时间和所述第一参考电压下的第一测试结果为通过；
若所述写入数据不等于所述读出数据，则所述第一信号接收器在所述第一选通到数据时间和所述第一参考电压下的第一测试结果为不通过。
12.根据权利要求1所述的方法，其特征在于，还包括：
根据所述数据眼图确定目标选通到数据时间和/或目标参考电压。
13.一种接口电路性能的评估装置，所述接口电路用于根据数据选通时钟接收数据信号，其特征在于，所述装置包括：
参考电压扫描单元，用于扫描所述接口电路的参考电压，获得各个参考电压；
采样点扫描单元，用于扫描所述数据选通时钟对所述数据信号的采样点；
测试结果获得单元，用于获得所述接口电路在所述各个参考电压和所述各采样点下的测试结果；
数据眼图生成单元，用于根据所述测试结果生成数据眼图；
所述采样点扫描单元包括：
选通到数据时间获得单元，以第一步长扫描所述接口电路的选通到数据时间范围，以获得各个选通到数据时间；
所述第一步长包括第一子步长和第二子步长；其中，所述选通到数据时间获得单元包括：
边缘选通到数据时间范围确定单元，用于确定所述选通到数据时间范围至少一侧的边缘选通到数据时间范围；
第一子步长设置单元，用于设置所述边缘选通到数据时间范围的所述第一子步长；
中间选通到数据时间范围设定单元，用于设定所述选通到数据时间范围中除所述边缘选通到数据时间范围的中间选通到数据时间范围；
第二子步长设定单元，可以用于设定所述中间选通到数据时间范围的所述第二子步长；
扫描获得选通到数据时间单元，用于以所述第一子步长扫描所述边缘选通到数据时间范围，并以所述第二子步长扫描所述中间选通到数据时间范围，获得各个选通到数据时间；
其中，所述第一子步长大于所述第二子步长。
14.根据权利要求13所述的装置，其特征在于，还包括：目标选通到数据时间确定单元和/或目标参考电压确定单元；其中，
所述目标选通到数据时间确定单元用于根据所述数据眼图确定目标选通到数据时间；
所述目标参考电压确定单元用于根据所述数据眼图确定目标参考电压。
15.一种电子设备，其特征在于，包括：
至少一个处理器；
存储装置，用于存储至少一个程序；当所述至少一个程序被所述至少一个处理器执行，使得所述至少一个处理器实现如权利要求1-12中任一项所述的方法。
16.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1-12中任一所述的方法。
CN202011015986.1A 2020-09-24 2020-09-24 接口电路性能的评估方法及相关设备 Active CN114255819B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202011015986.1A CN114255819B (zh) 2020-09-24 2020-09-24 接口电路性能的评估方法及相关设备
PCT/CN2021/101335 WO2022062504A1 (zh) 2020-09-24 2021-06-21 接口电路性能的评估方法及相关设备
EP21856927.5A EP4006907B1 (en) 2020-09-24 2021-06-21 Method for evaluating performance of interface circuit and related device
US17/445,605 US20220093205A1 (en) 2020-09-24 2021-08-22 Method for evaluating performance of interface circuit and related device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011015986.1A CN114255819B (zh) 2020-09-24 2020-09-24 接口电路性能的评估方法及相关设备

Publications (2)

Publication Number Publication Date
CN114255819A CN114255819A (zh) 2022-03-29
CN114255819B true CN114255819B (zh) 2023-09-05

Family

ID=80789972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011015986.1A Active CN114255819B (zh) 2020-09-24 2020-09-24 接口电路性能的评估方法及相关设备

Country Status (2)

Country Link
CN (1) CN114255819B (zh)
WO (1) WO2022062504A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116312682B (zh) * 2023-05-18 2023-08-08 牛芯半导体(深圳)有限公司 眼图中心的确定方法及装置、电子设备、存储介质
CN117749684B (zh) * 2024-01-03 2024-07-30 深圳市联瑞电子有限公司 基于重定时器测试设备的网卡眼图分析方法、系统和装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495479B1 (en) * 2007-09-13 2009-02-24 Faraday Technology Corp. Sample and hold circuit and related data signal detecting method utilizing sample and hold circuit
CN107689240A (zh) * 2017-09-30 2018-02-13 睿力集成电路有限公司 输入输出端口的眼图优化装置和方法及其集成电路
CN108535631A (zh) * 2018-04-02 2018-09-14 郑州云海信息技术有限公司 一种测试芯片内部信号眼图的测试方法及系统
CN110622143A (zh) * 2017-05-19 2019-12-27 高通股份有限公司 用于对经由ddr接口参数的特定于设备的自定义来减少存储器功耗的系统和方法
CN111243635A (zh) * 2018-11-28 2020-06-05 长鑫存储技术有限公司 写数据采样信号时序监测方法、监测电路和存储器
CN111415701A (zh) * 2019-01-07 2020-07-14 长鑫存储技术有限公司 眼图生成装置及方法、存储芯片测试系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4495308B2 (ja) * 2000-06-14 2010-07-07 株式会社アドバンテスト 半導体デバイス試験方法・半導体デバイス試験装置
EP1863214A1 (en) * 2007-01-25 2007-12-05 Agilent Technologies, Inc. Digital signal analysis with evaluation of selected signal bits
US20100097087A1 (en) * 2008-10-20 2010-04-22 Stmicroelectronics, Inc. Eye mapping built-in self test (bist) method and apparatus
JP5700546B2 (ja) * 2010-06-03 2015-04-15 富士通株式会社 受信装置および受信方法
CN110928731B (zh) * 2019-10-14 2024-05-14 珠海亿智电子科技有限公司 一种基于硬件自测模块的dram眼图评估方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495479B1 (en) * 2007-09-13 2009-02-24 Faraday Technology Corp. Sample and hold circuit and related data signal detecting method utilizing sample and hold circuit
CN110622143A (zh) * 2017-05-19 2019-12-27 高通股份有限公司 用于对经由ddr接口参数的特定于设备的自定义来减少存储器功耗的系统和方法
CN107689240A (zh) * 2017-09-30 2018-02-13 睿力集成电路有限公司 输入输出端口的眼图优化装置和方法及其集成电路
CN108535631A (zh) * 2018-04-02 2018-09-14 郑州云海信息技术有限公司 一种测试芯片内部信号眼图的测试方法及系统
CN111243635A (zh) * 2018-11-28 2020-06-05 长鑫存储技术有限公司 写数据采样信号时序监测方法、监测电路和存储器
CN111415701A (zh) * 2019-01-07 2020-07-14 长鑫存储技术有限公司 眼图生成装置及方法、存储芯片测试系统

Also Published As

Publication number Publication date
CN114255819A (zh) 2022-03-29
WO2022062504A1 (zh) 2022-03-31

Similar Documents

Publication Publication Date Title
US20210082534A1 (en) Methods for memory interface calibration
CN114255819B (zh) 接口电路性能的评估方法及相关设备
US20080205170A1 (en) Ddr-sdram interface circuitry, and method and system for testing the interface circuitry
US7895485B2 (en) System and method for testing a packetized memory device
US7652938B2 (en) Methods and systems for generating latch clock used in memory reading
US9477259B2 (en) Calibration of clock signal for data transmission
EP4006907B1 (en) Method for evaluating performance of interface circuit and related device
CN108009372B (zh) 一种ddr内存虚拟写电平校准响应的方法
US9323538B1 (en) Systems and methods for memory interface calibration
KR100736675B1 (ko) 반도체 소자 테스트 장치
US10297311B1 (en) Systems and methods for memory protocol training
US20080104351A1 (en) Method for automatic adjustment of timing of double data rate interface
CN109949853B (zh) 涉及在低速操作环境中执行高速测试的半导体设备和系统
US11846674B2 (en) Circuit simulation test method and apparatus, device, and medium
CN118451504A (zh) 写硬件训练加速
US20200066316A1 (en) Memory circuit and method thereof
US20190042519A1 (en) Host Controller Apparatus, Host Controller Device, and Method for a Host Controller for Determining Information Related to a Time Shift for Transmitting Instructions on a Command and Address Bus, Host Controller and Computer System
US7710792B2 (en) Semiconductor device
US8370568B2 (en) Memory interface and adaptive data access method
US20100027359A1 (en) Memory test circuit which tests address access time of clock synchronized memory
CN107180653A (zh) 一种获取ddr odt参数的方法和装置
US7668027B2 (en) Semiconductor device, testing and manufacturing methods thereof
EP4325503A1 (en) Memory, control apparatus, clock processing method, and electronic device
WO2023231273A1 (zh) 一种测试方法、测试设备和计算机存储介质
US20040133835A1 (en) Characteristic image of electrical data bus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant