CN114254513A - 雷达应用验证方法及验证平台 - Google Patents

Abstract

本发明公开一种雷达应用验证方法及验证平台，属于雷达技术领域，方法包括选取待验证的固态微波功率器件和信号处理器件，分别集成TR组件、信号处理模块和信号处理机，信号处理机内部集成若干个信号处理模块；将TR组件、信号处理模块和信号处理机置于缩比阵列雷达系统中；分别对TR组件、信号处理模块、信号处理机和缩比阵列雷达系统进行应用验证；根据验证结果，优化器件选型或优化模块设计。本发明可满足模块级、分系统级、系统级多级应用验证需求，通用性好。

Description

雷达应用验证方法及验证平台

技术领域

本发明涉及雷达技术领域，具体涉及一种雷达应用验证方法及验证平台。

背景技术

目前，雷达装备在应用验证时，大都是针对器件本身，搭建验证模块，测试器件的功能性能指标，或者针对某个特定应用，开展局部、模块级的验证，通用性不强。或者针对某型产品开展全系统的国产化设计与验证，随产品研制过程开展，周期长、成本高。

相关技术中，申请号为202110678245.X的专利申请中公开了一种基于雷达信息处理的分布式仿真验证系统，包括通信中间件、Matlab仿真组件框架、C仿真组件框架和仿真验证平台；通信中间件提供两个版本的收发数接口，分别供Matlab仿真组件框架和C仿真组件框架调用；Matlab仿真组件框架向仿真验证平台发出雷达仿真样机数据；C仿真组件框架发送雷达实时组件的数据；仿真验证平台在本地缓存若干帧接收的数据；每帧设有帧号信息及数据信息，相同帧号的输出结果进行对比。该验证系统能够对两种仿真组件框架输出结果提供差值、取对数等多维度比对方式，能快速查看到多维度比对效果，减少编写代码量，便于快速定位问题，提高仿真验证效率。

但该验证系统仍无法满足模块级、分系统级、系统级多级应用验证需求，通用性较差。

发明内容

本发明所要解决的技术问题在于搭建适应雷达应用的国产固态微波功率器件、信号处理核心器件缩比验证环境，满足模块级、分系统级、系统级多级应用验证需求，提高验证系统通用性。

本发明通过以下技术手段实现解决上述技术问题的：

第一方面，采用一种雷达应用验证方法，所述方法包括：

选取待验证的固态微波功率器件和信号处理器件，分别集成TR组件、信号处理模块和信号处理机，所述信号处理机内部集成若干个所述信号处理模块；

将所述TR组件、所述信号处理模块和所述信号处理机置于缩比阵列雷达系统中；

分别对所述TR组件、所述信号处理模块、所述信号处理机和所述缩比阵列雷达系统进行应用验证；

根据验证结果，优化器件选型或优化模块设计。

通过选取待验证的固态微波和信号处理器件，分别集成TR组件、信号处理模块和信号处理机，利用搭建的验证环境即缩比阵列雷达系统，对TR组件、信号处理模块和信号处理机进行验证，包括在模块级应用验证过程中，对TR组件阵列和信号处理模块进行模块级应用验证，在分机级应用验证过程中，对信号处理机进行应用验证，在系统级验证过程中，对缩比阵列雷达系统进行应用验证，可满足模块级、分系统级、系统级多级应用验证需求，具备一定的通用性，可为不同国产固态微波功率器件、信号处理核心器件进行验证，且可在装备研制初期提前验证、周期短、成本低。

进一步地，所述缩比阵列雷达系统包括由若干所述TR组件组成的TR组件阵列和所述信号处理模块，所述TR组件阵列安装在盲配骨架上，所述TR组件阵列经射频电缆与天线阵面经连接，以及经光纤与所述信号处理机连接，所述信号处理机经网线与综合控制服务器连接；

频综分机通过时钟线与所述TR组件阵列和所述信号处理模块连接，电源设备通过电源电缆分别与所述TR组件阵列、所述信号处理模块和所述综合控制服务器连接，液冷设备通过液冷管路分别与所述TR组件阵列和所述信号处理模块连接。

进一步地，所述分别对所述TR组件、所述信号处理模块、所述信号处理机和所述缩比阵列雷达系统进行应用验证，包括：

所述TR组件阵列与所述频综分机、所述电源设备、所述液冷设备互联后，将射频信号输出到频谱仪上得到数字频谱信号，并将所述数字频谱信号输出到所述仿真系统中，上电后进行应用验证；

所述信号处理模块与所述频综分机、所述电源设备、所述液冷设备互联后，输出数字信号到所述仿真系统中，上电后进行应用验证；

所述数字信号处理机与所述频综分机、所述电源设备、所述液冷设备互联后，输出数字信号到所述仿真系统中，上电后进行应用验证；

所述缩比阵列雷达系统输出数字信号到所述仿真系统中，上电后进行应用验证。

进一步地，所述方法还包括：

在所述缩比阵列雷达系统上电时，对所述缩比阵列雷达系统各部分进行加电自检；

在所述缩比阵列雷达系统处于工作状态期间，进行周期自检；

在所述缩比阵列雷达系统处于非工作状态时，进行维护自检。

进一步地，优化与所述信号处理模块适配的软件包括可视化集成开发环境、DSP操作系统、通信中间件、算法库、标准C函数库，其中：

所述可视化集成开发环境集成编译工具链、软件调试工具、DSP软件模拟器；

所述通信中间件采用符合MCAPI核间通信标准的轻量级消息通信中间件。

进一步地，在所述选取待验证的固态微波功率器件和信号处理器件之前，还包括：

利用数字化全链路仿真系统对所述固态微波功率器件和所述信号处理器件进行数字模拟仿真；

所述数字化全链路仿真系统包括虚拟板卡，所述虚拟板卡上集成仿真内核、DSP芯片模型、调试控制逻辑模型、片间互联模型以及外部设备仿真模型；

所述仿真内核用于对所述DSP芯片模型、所述调试控制逻辑模型、所述片间互联模型以及所述外部设备仿真模型进行统一仿真调度；

所述虚拟板卡通过调试器以进程间通信方式与所述缩比阵列雷达系统进行通信；

所述数字化全链路仿真系统还集成有仿真模型，包括DSP软件模拟器、RapidIO交换模型、以太网交换模型以及FPGA硬件逻辑模型。

进一步地，所述虚拟板卡预留有仿真扩展接口。

另一方面，采用一种雷达应用验证平台，所述平台包括缩比阵列雷达系统，所述缩比阵列雷达系统包括由若干所述TR组件组成的TR组件阵列和所述信号处理模块，所述TR组件阵列安装在盲配骨架上，所述TR组件阵列经射频电缆与天线阵面经连接，以及经光纤与所述信号处理机连接，所述信号处理机经网线与综合控制服务器连接；频综分机通过时钟线与所述TR组件阵列和所述信号处理模块连接，电源设备通过电源电缆分别与所述TR组件阵列、所述信号处理模块和所述综合控制服务器连接，液冷设备通过液冷管路分别与所述TR组件阵列和所述信号处理模块连接；

所述TR组件阵列、所述信号处理模块、所述信号处理机以及所述缩比阵列雷达系统与所述仿真系统连接。

进一步地，优化与所述信号处理模块适配的软件包括可视化集成开发环境、DSP操作系统、通信中间件、算法库、标准C函数库，其中：

所述可视化集成开发环境集成编译工具链、软件调试工具、DSP软件模拟器；

所述通信中间件采用符合MCAPI核间通信标准的轻量级消息通信中间件。

进一步地，所述平台还包括数字化全链路仿真系统，仿真系统包括虚拟板卡，所述虚拟板卡上集成仿真内核、DSP芯片模型、调试控制逻辑模型、片间互联模型以及外部设备仿真模型；

所述仿真内核用于对所述DSP芯片模型、所述调试控制逻辑模型、所述片间互联模型以及所述外部设备仿真模型进行统一仿真调度；

所述虚拟板卡通过调试器以进程间通信方式与所述缩比阵列雷达系统进行通信；

所述仿真系统集成有仿真模型，包括DSP软件模拟器、RapidIO交换模型、以太网交换模型以及FPGA硬件逻辑模型；

所述虚拟板卡预留有仿真扩展接口。

本发明的优点在于：

(1)本发明通过选取待验证的固态微波和信号处理器件，分别集成TR组件、信号处理模块和信号处理机，利用搭建的验证环境即缩比阵列雷达系统，对TR组件、信号处理模块和信号处理机进行验证，包括在模块级应用验证过程中，对TR组件阵列和信号处理模块进行模块级应用验证，在分机级应用验证过程中，对信号处理机进行应用验证，在系统级验证过程中，对缩比阵列雷达系统进行应用验证，可满足模块级、分系统级、系统级多级应用验证需求，具备一定的通用性，可为不同国产固态微波功率器件、信号处理核心器件进行验证，且可在装备研制初期提前验证、周期短、成本低。

(2)提供了一种国产固态微波功率器件、信号处理核心器件在雷达系统中全功能缩比应用验证流程和方法，支撑不同装备研制中推广应用。

(3)通过设计多点在线监测，实现系统的故障智能诊断。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

图1是本发明实施例一中雷达应用验证方法的流程图；

图2是本发明实施例一中雷达应用验证方法的整体流程图；

图3是本发明实施例一中缩比阵列雷达系统的模块化集成示意图；

图4是本发明实施例一中软件适配示意图；

图5是本发明实施例一中板卡级虚拟仿真平台架构图；

图6是本发明实施例一中以太网交换模型框图；

图7是本发明实施例一中TR组件测试验证流程示意图；

图8是本发明实施例一中信号处理模块测试验证流程示意图；

图9是本发明实施例一中信号处理机测试验证流程示意图；

图10是本发明实施例一中缩比阵列雷达系统测试验证流程示意图；

图11是本发明实施例一中在线监测架构示意图；

图12是本发明实施例一中BIT架构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例一公开了一种雷达应用验证方法，所述方法包括如下步骤：

S10、选取待验证的固态微波功率器件和信号处理器件，分别集成TR组件、信号处理模块和信号处理机，所述信号处理机内部集成若干个所述信号处理模块。

需要说明的是，根据雷达系统所要实现的功能和性能要求，确定收发模块的发射功率、发射效率、噪声系数、谐波抑制度、杂散等指标要求，选取固态微波功率器件，比如国产功放、低噪放、环形器、滤波器、电源模块等器件。确定信号处理的同时形成多波束的个数、对空/对海/空时处理等指标要求，选取信号处理器件，比如国产DSP、FPGA、存储器、总线驱动等器件。根据固态微波功率器件集成TR组件，根据信号处理器件集成信号处理模块。

S20、将所述TR组件、所述信号处理模块和所述信号处理机置于缩比阵列雷达系统中。

S30、分别对所述TR组件、所述信号处理模块、所述信号处理机和所述缩比阵列雷达系统进行应用验证。

需要说明的是，通过搭建平台化的模块级、分系统级、系统级多级缩比验证环境，适用于不同国产微波功率、信号处理应用模块在雷达系统中的验证，形成了一套国产固态微波、信号处理核心器件应用验证流程和方法，可支撑在其它电子信息装备中推广应用。

S40、根据验证结果，优化器件选型或优化模块设计。

需要说明的是，在进行TR组件、信号处理模块、信号处理机和缩比阵列雷达系统的应用验证时，若通过则可以进行推广应用，若不通过，则可对固态微波功率器件、信号处理器件进行选型优化或对TR组件、信号处理模块、信号处理机和缩比阵列雷达系统等进行模块优化设计，若改进后仍不符合则终止验证。

本发明实施例通过选取待验证的固态微波和信号处理器件，分别集成TR组件、信号处理模块和信号处理机，利用搭建的验证环境即缩比阵列雷达系统，对TR组件、信号处理模块和信号处理机进行验证，包括在模块级应用验证过程中，对TR组件阵列和信号处理模块进行模块级应用验证，在分机级应用验证过程中，对信号处理机进行应用验证，在系统级验证过程中，对缩比阵列雷达系统进行应用验证，可满足模块级、分系统级、系统级多级应用验证需求，具备一定的通用性，可为不同国产固态微波功率器件、信号处理核心器件进行验证，且可在装备研制初期提前验证、周期短、成本低

在一些实施例中，如图3所示，所述缩比阵列雷达系统包括由若干所述TR组件组成的TR组件阵列和所述信号处理模块，所述TR组件阵列安装在盲配骨架上，所述TR组件阵列经射频电缆与天线阵面经连接，以及经光纤与所述信号处理机连接，所述信号处理机经网线与综合控制服务器连接；

频综分机通过时钟线与所述TR组件阵列和所述信号处理模块连接，电源设备通过电源电缆分别与所述TR组件阵列、所述信号处理模块和所述综合控制服务器连接，液冷设备通过液冷管路分别与所述TR组件阵列和所述信号处理模块连接。

需要说明的是，本实施例构建的是小规模缩比多通道数字阵列雷达系统，通道数大于32，由此组建雷达系统全功能多级应用验证环境，集成完成后，进行光、电、液检查，确保光纤无误码、供电正常、液冷设备正常。确认无误后进行收发测试、天线校正与波瓣测试、数字模目、目标探测试验等雷达功能测试，根据测试和试验结果反馈，优化集成应用设计。

本实施例构建的应用验证环境能够完成雷达系统全功能多级应用验证，包括收发功能测试、天线校正与波瓣形成测试、波束形成测试、对空/对海/空时处理测试等。TR组件由国产功放、低噪放、环形器、滤波器、电源模块等器件集成，信号处理模块由国产DSP、FPGA、存储器、总线驱动等器件集成。

其中，天线阵面完成雷达电磁信号的发射和接收；TR组件安装在盲配骨架上，完成发射信号放大和输出，接收信号滤波和采样；信号处理模块集成在机箱内，完成波束形成运算、脉压、多普勒滤波、目标检测、目标点迹输出等；综合控制服务器完成时序控制、任务管理、通信管理、航迹处理等；频综分机完成基准频率产生和分发；电源及配电设备完成电源分配和转换；液冷设备为全系统提供散热；光纤、射频电缆、电源电缆等完成全系统各设备之间互联。

在一些实施例中，如图2所示，所述步骤S30：利用仿真系统分别对所述TR组件和所述信号处理模块、信号处理机、所述缩比阵列雷达系统进行应用验证，所述信号处理机内部集成若干个所述信号处理模块，包括如下步骤：

S31、TR组件和信号处理模块应用验证：TR组件阵列与频综分机、电源设备、液冷设备互联后，将射频信号输出到频谱仪上得到数字频谱信号，并将数字频谱信号输出到所述仿真系统中，上电后进行应用验证；信号处理模块与频综分机、电源设备、液冷设备互联后，输出数字信号到仿真系统中，上电后进行应用验证；

S32、判断TR组件和信号处理模块应用验证是否通过，若否则执行步骤S33，若是则执行步骤S34；

S33、TR组件和信号处理模块设计改进，并进行改进评估；

S34、信号处理机应用验证：信号处理模块与频综分机、电源设备、液冷设备互联后，输出数字信号到仿真系统中，上电后进行应用验证；

S35、判断信号处理机应用验证是否通过，若否则执行步骤S36，若是则执行步骤S37；

S36、信号处理机设计改进，并进行改进评估；

S37、缩比阵列雷达系统应用验证：缩比阵列雷达系统输出数字信号到仿真系统中，上电后进行应用验证；

S38、判断缩比阵列雷达系统应用验证是否通过，若否则执行步骤S39，若是则执行步骤S41；

S39、缩比阵列雷达系统设计改进，并进行改进评估；

S41、推广应用。

具体地来说，如图7所示，TR组件应用验证过程为：将TR组件安装其盲配骨架上，同时与频综分机、电源、液冷等设备互联，然后将射频信号输出到频谱仪上，数字信号输出到采集计算机中，上电后进行功能和性能测试验证、环境适应性测试验证、电磁兼容性测试验证、应用失效分析等。

其中，功能性能测试包括工作频率范围、单元发射功率、发射通道改善因子限制、信号脉冲宽度、接收通道噪声系数、线性动态范围等；环境适应性测试包括低气压测试、低温测试、高温测试、温度冲击、温度高度、振动验证、基本冲击验证等，可根据不同模块情况对测试项目进行删减；电磁兼容性测试包括RE102、CE102、CE107、CS101、CS114、CS115、CS116、RS103等，可根据不同模块情况对测试项目进行删减；应用失效分析包括结构和工艺评估，判断TR组件功能性能不达标是由电子元器件引起还是由结构工艺设计引起，从而指导优化设计改进。

具体地来说，如图8所示，信号处理模块的应用验证过程为：将信号处理模块安装其分机内，同时与频综分机、电源、液冷等设备互联，然后将数字信号输出到采集计算机中，上电后进行功能和性能测试验证、应用失效分析等。功能性能测试包括内核计算、GTH高速通信、RapidIO通信、Flash加载、DDR3读写、HX1042芯片间高速通信、时序产生、CPU与FPGA间通信、CPU网络通信等；应用失效分析包括结构和工艺评估，判断TR组件功能性能不达标是由电子元器件引起还是由结构工艺设计引起，从而指导优化设计改进。

进一步来说，根据验证评估结果，针对不满足TR组件和信号处理模块功能和性能指标要求的设计进行改进，一方面对模块集成设计进行改进，优化国产固态微波、信号处理等核心器件的适配电路，另一方面对国产固态微波、信号处理等核心器件本身所出现的问题，反馈给器件厂家，厂家改进器件设计后再集成使用。

具体来说，如图9所示，信号处理机应用验证过程包括：将信号处理机与频综分机、电源、液冷等设备互联，然后将数字信号输出到采集计算机中，上电后进行功能和性能测试验证、环境适应性测试验证、电磁兼容性测试验证、应用失效分析等。

其中，功能性能测试包括波束形成能力、对海处理功能、PD处理功能、STAP处理功能等；环境适应性测试包括低气压测试、低温测试、高温测试、温度冲击、温度高度、振动验证、基本冲击验证等，可根据不同分机情况对测试项目进行删减；电磁兼容性测试包括RE102、CE102、CE107、CS101、CS114、CS115、CS116、RS103等，可根据不同信号处理机要求对测试项目进行删减；应用失效分析包括结构和工艺评估，判断信号处理机功能性能不达标是由电子元器件引起还是由结构工艺设计引起，从而指导优化设计改进。

进一步来说，根据验证评估结果，针对不满足信号处理机功能和性能指标要求的设计进行改进，一方面对信号处理机集成设计进行改进，优化国产信号处理核心器件的适配电路，另一方面对信号处理核心器件本身所出现的问题，反馈给器件厂家，厂家改进器件设计后再集成使用。

具体地，如图10所示，缩比阵列雷达系统的应用验证过程包括：将天线阵面、TR组件阵列、信号处理机、频综分机、电源、液冷、显控等设备互联，搭建缩比阵列雷达系统，上电后进行数字模目、可靠性摸底测试、应用失效分析等。应用失效分析包括结构和工艺评估，判断缩比阵列雷达系统功能性能不达标是由电子元器件引起还是由结构工艺设计引起，从而指导优化设计改进。

进一步来说，根据验证评估结果，针对不满足缩比阵列雷达系统功能和性能指标要求的设计进行改进，一方面对缩比阵列雷达系统集成设计进行改进，优化国产信号处理核心器件的适配电路，另一方面对信号处理核心器件本身所出现的问题，反馈给器件厂家，厂家改进器件设计后再集成使用。

需要说明的是，验证评估主要考查验证结果是否满足所要求的功能和性能指标要求。对于TR组件来说，主要评估工作频率范围、单元发射功率、发射通道改善因子限制、信号脉冲宽度、接收通道噪声系数、线性动态范围等是否满足指标要求；对于信号处理模块来说，主要评估内核计算、GTH高速通信、RapidIO通信、Flash加载、DDR3读写、HX1042芯片间高速通信、时序产生、CPU与FPGA间通信、CPU网络通信等是否满足指标要求；对于信号处理机来说，主要评估波束形成能力、对海处理功能、PD处理功能、STAP处理功能等是否满足指标要求；对于缩比阵列雷达系统来说，主要评估数字模目功能是否正常。

需要说明的是，改进评估是对于模块级、分机级、系统级应用验证过程中出现的问题进行设计改进，并评估改进措施是否能解决问题，若无法解决问题则终止验证。

本发明实施例通过应用验证流程优化设计、验证环境的模块化集成、国产信号处理应用模块软件适配、数字化全链路仿真模拟、在线多点参数化监测等，解决了由于国产器件与同类进口器件在内部架构、外部接口等方面存在差异而导致应用效果不满足装备性能要求，以及全系统验证代价高和周期长等难题。

形成了一套国产固态微波、信号处理核心器件在雷达系统中全功能缩比应用验证流程和方法，可支撑在不同装备研制中推广应用，可支撑国产固态微波、信号处理核心器件在机载预警雷达系统中集成应用，实现了5款固态微波核心器件和9款信号处理核心器件在某型机载预警雷达系统中成功应用与验证，所应用模块的功能性能指标满足雷达系统要求

在一些实施例中，所述方法还包括：

在所述缩比阵列雷达系统上电时，对所述缩比阵列雷达系统各部分进行加电自检；

在所述缩比阵列雷达系统处于工作状态期间，进行周期自检；

在所述缩比阵列雷达系统处于非工作状态时，进行维护自检。

需要说明的是，本实施例通过在线多点参数化监测，实时监测国产核心电子器件的各模块或分机的工作状态，分析国产核心电子器件应用中存在的问题，优化集成应用。

如图11所示，为了实现系统的故障智能诊断，在在线监测检测点的设计时充分考虑了故障的相关特性，对故障树进行相应的优化，并加入了足够的信息采集辅助故障的诊断。根据雷达分系统划分、各组成LRU的具体功能接口等，系统自动化在线检测拟采用加电BIT(内置自检测，Built-In Test)、周期BIT和维护BIT，其中：

(1)加电BIT

加电自检主要用于雷达系统上电之初检查雷达各分系统及其组成单元的工作状态是否正常，能否投入正常运行。

(2)周期BIT

周期BIT主要用于在雷达各分系统执行任务期间周期地、持续地进行系统的状态监测和故障诊断。如TR组件接收通道、DBF插件、DSP插件，时序控制插件，这些模块在工作态进行周期性的检测。

(3)维护BIT

维护监测主要用于雷达系统在非工作态时的维修检测，检查和确认工作中出现的故障情况，并进一步隔离故障。在维修检测运行时，允许借助外部信息模拟器、外部测试装置进行测试，部分维护监测功能可以通过原位检测设备实现。如天线的校正操作，可借助系统设备实现天线单元和TR组件的TR通道状态检测。

需要说明的是，维护监测不仅仅可以对故障进行隔离，还可通过编排工作模式，将测试态插入雷达休止期，对系统进行维护性的状态监测。

如对TR组件接收噪声水平、T/R组件发射功率等进行检测，从而提高系统的测试性。TR组件通过光纤与信号处理机相连，结果通过光纤送至信号处理机，同时，所有的在线监视数据都通过网络送至在线监控测试台，记录的故障数据通过网络送至雷达故障记录仪，雷达模拟器可离线模拟所有的故障信息，如图12所示，TR组件的BIT检测分别如下：

(1)发射功率

a)在发射校正模式下检测；

b)信号处理按测试时序逐一控制各T/R组件单元发射通道发射测试信号，经校正辅助天线空馈到校正T/R；

c)校正通道将接收通道的I/Q数据经光纤送至信号处理，信号处理根据测试时序检测测试信号幅度，通过网络送给主监控计算机；

d)主监控计算机根据测试信号幅度值、电缆损耗、校正通道增益计算出发射功率。

(2)接收噪声电平

a)在雷达工作休止期，T/R组件输出的I/Q数据即为接收通道的噪声信号；

b)信号处理采集处理休止期I/Q数据，计算一定时间内每个通道噪声幅值的均值，作为通道噪声电平；

c)信号处理通过网络将通道噪声电平值和特定的通道噪声数据送给主监控计算机。

其中，信号处理平台内的DBF模块、DSP模块、时序控制模块等在线监测设计以定性检测为主。模块的运行参数，可利用平台管理驱动等相关函数，获得各模块的运行状态。

在一些实施例中，优化与所述信号处理模块适配的软件包括可视化集成开发环境、DSP操作系统、通信中间件、算法库、标准C函数库，其中：所述可视化集成开发环境集成编译工具链、软件调试工具、DSP软件模拟器；所述通信中间件采用符合MCAPI核间通信标准的轻量级消息通信中间件。

如图4所示，信号处理模块软件适配包括可视化集成开发环境、DSP操作系统、通信中间件、高性能算法库、标准C函数库等优化，其中可视化环境实现对编译工具链、软件调试工具、程序分析工具等的集成。

其中，系统层对硬件的抽象和管理由DSP操作系统完成，DSP操作系统提供多任务运行环境，支持多任务工作模式、单任务工作模式。平台基础库为应用层提供统一的通信编程接口、高性能算法接口等。

在通信编程接口方面，实现符合MCAPI核间通信标准的轻量级消息通信中间件，屏蔽硬件层不同的通信方式，如RapidIO、Ethernet、DMA等。在高性能算法接口方面，屏蔽指令级并行计算细节，提供可在C语言环境中调用的高性能算法接口。

此外，与信号处理模块适配的软件还提供符合C90语言标准的标准C函数库。可视化集成开发环境集成面向“魂芯二号”平台的编译工具链、软件调试工具、DSP软件模拟器等，向用户提供统一的集成开发环境。可视化集成开发环境基于Eclipse基础设施构建，通过插件方式实现对不同目标机的支持。围绕软件调试工具、程序分析工具开展软件开发平台优化，以完善应用软件调试分析手段。解决由于国产器件与同类进口器件在内部架构、外部接口等方面存在差异而导致应用效果不满足装备性能要求。

在一些实施例中，如图5所示，在所述选取待验证的固态微波功率器件和信号处理器件之前，还包括：

利用数字化全链路仿真系统对所述固态微波功率器件和所述信号处理器件进行数字模拟仿真；

所述数字化全链路仿真系统包括虚拟板卡，所述虚拟板卡上集成仿真内核、DSP芯片模型、调试控制逻辑模型、片间互联模型以及外部设备仿真模型；

所述仿真内核用于对所述DSP芯片模型、所述调试控制逻辑模型、所述片间互联模型以及所述外部设备仿真模型进行统一仿真调度；

所述虚拟板卡通过调试器以进程间通信方式与所述缩比阵列雷达系统进行通信；

所述数字化全链路仿真系统还集成有仿真模型，包括DSP软件模拟器、RapidIO交换模型、以太网交换模型以及FPGA硬件逻辑模型。

需要说明的是，DSP芯片模型与调试控制逻辑模型、片间互联模型、外部设备模型等集成，并接受SystemC仿真内核的统一仿真调度，形成板卡级虚拟仿真平台。虚拟板卡以进程间通信方式与调试器软件进行沟通，并以调试器为桥梁，实现与可视化软件开发、调试环境的连接，从而支持用户在可视化环境中基于虚拟板卡进行软件开发、调试。

需要说明的是，虚拟板卡基于SystemC构建，采用基于VCI协议制定仿真模型间的接口标准。总线接口协议采用虚拟插件联盟(VSIA,Virtual Socket Interface Alliance)提出的标准接口协议VCI(Virtual Component Interface)。该协议的目标是定义一个通用的IP模块的接口，IP模块通过实现该接口，能够被连接到任何封装有这种接口的系统上。该接口协议可以用于IP模块之间点对点连接，同时也可以用作IP模块与总线的连接。VCI标准包括一系列可兼容的VCI接口定义，包括外围VCI(PVCI，Peripheral VCI)，基本VCI(BVCI，Basic VCI)，和高级VCI(AVI，Advance VCI)。

在一些实施例中，考虑到仿真系统的可扩展性，虚拟板卡还预留一组仿真扩展接口，为以后构建更为大型仿真系统。

在一些实施例中，在板卡级建模实现所需的DSP处理器模型、存储器模型、交换芯片模型等，逐步构建起较为丰富的仿真模型库。

仿真模型包括“魂芯二号A”DSP软件模拟器、RapidIO交换模型、以太网交换模型、FPGA硬件逻辑模型，其中：

(1)“魂芯二号A”DSP模型

“魂芯二号A”DSP实现了配套的芯片级软件模拟器，其中DSP内核模型的仿真精度为时钟周期级，可精确模拟每个时钟周期DSP内核的工作行为。时钟周期精确的内核仿真模型在提供更多体系结构细节信息的同时，运行速度也相对较慢，在用于软件开发时效率较低。对已有的时钟周期精确内核模型进行改造，通过提高抽象层次以加快处理器模型的仿真速度。另外，补充实现若干外部接口，以实现与虚拟板卡上其他器件模型的连接。

(2)RapidIO交换模型

RapidIO规范是由逻辑层、传输层和物理层组成的分层规范。逻辑层定义了RapidIO组件使用的读/写和消息传递语义；传输层定义了RapidIO数据包如何通过RapidIO结构进行路由；物理层定义了RapidIO链路的电路编码和电气特性。

RapidIO交换设备工作在RapidIO规范所定义的传输层。基于魂芯DSP的目标板卡中包含4块DSP芯片和一个RapidIO交换芯片，RapidIO交换芯片除了用于板内通信的端口以外，还有一个出板的端口来实现和外部板卡之间通信。根据上述需求，可设计的交换芯片功能模型，共有5个端口，每个端口都有一个路由查询表和相应的入站/出站模块，每个入站模块或出站模块都分别包括8个buffer和一个buffer管理单元。其中0号端口负责外部板卡的通信，第1、2、3和4号端口分别与板卡内部的4个魂芯DSP芯片相连。

一旦数据包到达交换芯片，入站模块就会检查传入数据包的目标ID。目标ID用于将数据包定向到系统中的目标设备。在交换芯片中，每个端口都有一个可编程目标ID路由表，可以写入不同的值。系统中的RapidIO设备可以映射到交换芯片上的特定端口，本设计中，交换芯片模型支持8bit的目标ID，因此一个路由表可供寻址的最大表项个数为256个。

当交换芯片模型的入站模块根据输入数据包的目标ID查找路由表获得输出端口信息后，交换结构负责将数据包传输至输出端口的出站模块，出站模块将数据包发送至目的设备。

(3)以太网交换模型

如图6所示，使用LWIP协议栈实现对TCP/IP协议的支持。用户通过协议栈提供的socket编程接口进行网络编程；socket接口调用经协议栈处理转变为数据帧；为接入虚拟网络，还需要通过虚拟网络适配模块将数据帧进一步处理为可以在虚拟网络中传输的MAC帧；以太网交换芯片模型工作在OSI参考模型的数据链路层，实现虚拟网络MAC帧交换。

为实现对以太网交换的模拟，一方面，需要在DSP软件模拟器中增加虚拟网络适配模块，实现数据帧与虚拟网络MAC帧之间的转换；另一方面，实现AvalonSwitch以太网交换模型。

(4)FPGA硬件逻辑模型

对于目标板卡中使用Verilog或VHDL实现的FPGA硬件逻辑，使用模型转换工具(如Carbon公司的CMS)将其转换成周期精确的标准SystemC模型，再进一步通过封装VCI接口来加入仿真模型库中。

本发明实施例二还公开了一种雷达应用验证平台，所述平台包括缩比阵列雷达系统，所述缩比阵列雷达系统包括由若干所述TR组件组成的TR组件阵列和所述信号处理模块，所述TR组件阵列安装在盲配骨架上，所述TR组件阵列经射频电缆与天线阵面经连接，以及经光纤与所述信号处理机连接，所述信号处理机经网线与综合控制服务器连接；频综分机通过时钟线与所述TR组件阵列和所述信号处理模块连接，电源设备通过电源电缆分别与所述TR组件阵列、所述信号处理模块和所述综合控制服务器连接，液冷设备通过液冷管路分别与所述TR组件阵列和所述信号处理模块连接；

所述TR组件阵列、所述信号处理模块、所述信号处理机以及所述缩比阵列雷达系统与所述仿真系统连接。

在一些实施例中，优化与所述信号处理模块适配的软件包括可视化集成开发环境、DSP操作系统、通信中间件、算法库、标准C函数库，其中：

所述可视化集成开发环境集成编译工具链、软件调试工具、DSP软件模拟器；

所述通信中间件采用符合MCAPI核间通信标准的轻量级消息通信中间件。

本实施例构建的多级平台化缩比验证环境，可实现对国产固态微波、信号处理核心器件应用模块开展模块级、分机级、系统级测试验证，具备一定的通用性，通过对应用模块统一设计软硬件接口，可完成对不同国产固态微波、信号处理核心器件的应用验证。

在一些实施例中，所述平台还包括数字化全链路仿真系统，仿真系统包括虚拟板卡，所述虚拟板卡上集成仿真内核、DSP芯片模型、调试控制逻辑模型、片间互联模型以及外部设备仿真模型；

所述仿真内核用于对所述DSP芯片模型、所述调试控制逻辑模型、所述片间互联模型以及所述外部设备仿真模型进行统一仿真调度；

所述虚拟板卡通过调试器以进程间通信方式与所述缩比阵列雷达系统进行通信；

所述仿真系统集成有仿真模型，包括DSP软件模拟器、RapidIO交换模型、以太网交换模型以及FPGA硬件逻辑模型；

所述虚拟板卡预留有仿真扩展接口。

本实施例搭建了一个多级平台化全功能缩比验证环境，解决了由于国产器件与同类进口器件在内部架构、外部接口等方面存在差异而导致应用效果不满足装备性能要求，以及全系统验证代价高和周期长等难题，适用于不同国产化收发组件和信号处理应用模块的验证。可支撑国产固态微波、信号处理核心器件在机载预警雷达系统中集成应用，实现了5款固态微波核心器件和9款信号处理核心器件在某型机载预警雷达系统中成功应用与验证。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种雷达应用验证方法，其特征在于，所述方法包括：

选取待验证的固态微波功率器件和信号处理器件，分别集成TR组件、信号处理模块和信号处理机，所述信号处理机内部集成若干个所述信号处理模块；

将所述TR组件、所述信号处理模块和所述信号处理机置于缩比阵列雷达系统中；

分别对所述TR组件、所述信号处理模块、所述信号处理机和所述缩比阵列雷达系统进行应用验证；

根据验证结果，优化器件选型或优化模块设计。

2.如权利要求1所述的雷达应用验证方法，其特征在于，所述缩比阵列雷达系统包括由若干所述TR组件组成的TR组件阵列和所述信号处理模块，所述TR组件阵列安装在盲配骨架上，所述TR组件阵列经射频电缆与天线阵面经连接，以及经光纤与所述信号处理机连接，所述信号处理机经网线与综合控制服务器连接；

频综分机通过时钟线与所述TR组件阵列和所述信号处理模块连接，电源设备通过电源电缆分别与所述TR组件阵列、所述信号处理模块和所述综合控制服务器连接，液冷设备通过液冷管路分别与所述TR组件阵列和所述信号处理模块连接。

3.如权利要求2所述的雷达应用验证方法，其特征在于，所述分别对所述TR组件、所述信号处理模块、所述信号处理机和所述缩比阵列雷达系统进行应用验证，包括：

所述TR组件阵列与所述频综分机、所述电源设备、所述液冷设备互联后，将射频信号输出到频谱仪上得到数字频谱信号，并将所述数字频谱信号输出到所述仿真系统中，上电后进行应用验证；

所述信号处理模块与所述频综分机、所述电源设备、所述液冷设备互联后，输出数字信号到所述仿真系统中，上电后进行应用验证；

所述数字信号处理机与所述频综分机、所述电源设备、所述液冷设备互联后，输出数字信号到所述仿真系统中，上电后进行应用验证；

所述缩比阵列雷达系统输出数字信号到所述仿真系统中，上电后进行应用验证。

4.如权利要求2所述的雷达应用验证方法，其特征在于，所述方法还包括：

在所述缩比阵列雷达系统上电时，对所述缩比阵列雷达系统各部分进行加电自检；

在所述缩比阵列雷达系统处于工作状态期间，进行周期自检；

在所述缩比阵列雷达系统处于非工作状态时，进行维护自检。

5.如权利要求1所述的雷达应用验证方法，其特征在于，优化与所述信号处理模块适配的软件包括可视化集成开发环境、DSP操作系统、通信中间件、算法库、标准C函数库，其中：

所述可视化集成开发环境集成编译工具链、软件调试工具、DSP软件模拟器；

所述通信中间件采用符合MCAPI核间通信标准的轻量级消息通信中间件。

6.如权利要求1所述的雷达应用验证方法，其特征在于，在所述选取待验证的固态微波功率器件和信号处理器件之前，还包括：

利用数字化全链路仿真系统对所述固态微波功率器件和所述信号处理器件进行数字模拟仿真；

所述数字化全链路仿真系统包括虚拟板卡，所述虚拟板卡上集成仿真内核、DSP芯片模型、调试控制逻辑模型、片间互联模型以及外部设备仿真模型；

所述仿真内核用于对所述DSP芯片模型、所述调试控制逻辑模型、所述片间互联模型以及所述外部设备仿真模型进行统一仿真调度；

所述虚拟板卡通过调试器以进程间通信方式与所述缩比阵列雷达系统进行通信；

所述数字化全链路仿真系统还集成有仿真模型，包括DSP软件模拟器、RapidIO交换模型、以太网交换模型以及FPGA硬件逻辑模型。

7.如权利要求6所述的雷达应用验证方法，其特征在于，所述虚拟板卡预留有仿真扩展接口。

8.一种雷达应用验证平台，其特征在于，所述平台包括缩比阵列雷达系统，所述缩比阵列雷达系统包括由若干所述TR组件组成的TR组件阵列和所述信号处理模块，所述TR组件阵列安装在盲配骨架上，所述TR组件阵列经射频电缆与天线阵面经连接，以及经光纤与所述信号处理机连接，所述信号处理机经网线与综合控制服务器连接；频综分机通过时钟线与所述TR组件阵列和所述信号处理模块连接，电源设备通过电源电缆分别与所述TR组件阵列、所述信号处理模块和所述综合控制服务器连接，液冷设备通过液冷管路分别与所述TR组件阵列和所述信号处理模块连接；

所述TR组件阵列、所述信号处理模块、所述信号处理机以及所述缩比阵列雷达系统与所述仿真系统连接。

9.如权利要求8所述的雷达应用验证平台，其特征在于，优化与所述信号处理模块适配的软件包括可视化集成开发环境、DSP操作系统、通信中间件、算法库、标准C函数库，其中：

所述可视化集成开发环境集成编译工具链、软件调试工具、DSP软件模拟器；

所述通信中间件采用符合MCAPI核间通信标准的轻量级消息通信中间件。

10.如权利要求8所述的雷达应用验证平台，其特征在于，所述平台还包括数字化全链路仿真系统，仿真系统包括虚拟板卡，所述虚拟板卡上集成仿真内核、DSP芯片模型、调试控制逻辑模型、片间互联模型以及外部设备仿真模型；

所述仿真内核用于对所述DSP芯片模型、所述调试控制逻辑模型、所述片间互联模型以及所述外部设备仿真模型进行统一仿真调度；

所述虚拟板卡通过调试器以进程间通信方式与所述缩比阵列雷达系统进行通信；

所述仿真系统集成有仿真模型，包括DSP软件模拟器、RapidIO交换模型、以太网交换模型以及FPGA硬件逻辑模型；

所述虚拟板卡预留有仿真扩展接口。

Images