CN114244495B - 一种基于随机掩码感染机制的aes加密电路 - Google Patents

一种基于随机掩码感染机制的aes加密电路 Download PDF

Info

Publication number
CN114244495B
CN114244495B CN202111412025.9A CN202111412025A CN114244495B CN 114244495 B CN114244495 B CN 114244495B CN 202111412025 A CN202111412025 A CN 202111412025A CN 114244495 B CN114244495 B CN 114244495B
Authority
CN
China
Prior art keywords
unit
data
aes
round
random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111412025.9A
Other languages
English (en)
Other versions
CN114244495A (zh
Inventor
张金宝
吉晓东
程实
王杰华
武卫翔
魏永康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong University
Original Assignee
Nantong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong University filed Critical Nantong University
Priority to CN202111412025.9A priority Critical patent/CN114244495B/zh
Publication of CN114244495A publication Critical patent/CN114244495A/zh
Application granted granted Critical
Publication of CN114244495B publication Critical patent/CN114244495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

本发明属于密码电路技术领域，具体涉及一种基于随机掩码感染机制的AES加密电路。随机掩码感染机制对两条加密路径进行掩码，在加密电路运行到某个中间状态之后再进行去掩码，从而破坏电路功耗与所处理数据之间的依赖关系；对两路去除掩码之后的中间数据进行异或运算，通过扩散函数对所得的差值数据进行扩散，最后通过异或运算将获得的扩散数据注入原加密路径，从而破坏诱导故障和故障密文之间的对应关系。AES加密电路包括两条并行的AES加密电路单元、随机掩码感染机制单元和密钥扩展单元，通过随机掩码感染机制单元破坏AES加密电路的功耗和所处理数据之间、诱导故障和故障密文之间的依赖关系，有效防御功耗攻击和故障攻击，提高AES加密电路的安全性。

Description

一种基于随机掩码感染机制的AES加密电路
技术领域
本发明属于密码电路技术领域，具体涉及一种基于随机掩码感染机制的AES加密电路。
背景技术
高级加密标准(Advanced Encryption Standard，AES)，又称Rijndael加密法，该算法为比利时密码学家Joan Daemen和Vincent Rijmen所设计，是由美国国家标准与技术研究院2001年制定的新一代分组对称密码算法，用于取代原来的数据加密标准(DataEncryption Standard，DES)。AES密码算法是一种迭代、对称分组密码算法，其数据分组长度为128比特，密钥长度有128、192和256比特三种。根据这三种不同的密钥长度，加密过程分别需要进行10、12和14轮轮变换运算，每一个轮变换运算又包括字节替换，行移位，列混合和密钥加四个子运算，除了最后一轮。为了消除对称性，最后一轮轮变换不包含列混合运算，并且在第一轮轮变换运算之前加上一次密钥加运算。
根据不同的应用需求，AES加密电路采用不同的实现架构。参见图3和图4，AES加密电路实现架构一般可分为两种：循环展开结构和全展开结构。循环展开结构中使用了Nk(1≤Nk≤Nr,Nr＝10/12/14)个轮变换单元(包括独立的密钥加运算)，与全展开结构相比，循环展开结构需要更小的电路面积，特别是当Nk＝1时(Nk＝1时又称为全循环结构)，循环展开结构具有最小的电路面积。但循环展开结构需要迭代次才能得到最终结果，因此数据处理速度比较低。循环展开结构用于要求电路面积小，数据速率不高的场合，如无线传感网、RFID等。循环展开结构还可以根据具体应用需求对电路面积和速度进行折衷。全展开结构使用了Nr个轮变换电路单元，电路面积大，但数据不需要反馈，数据处理速度高。全展开结构还可以通过增加流水线级数的方式来加快数据处理速度。全展开结构适用于高速数据实时处理场合，如实时视频信号传输等。
功耗攻击，又可称为功耗分析(Power Analysis)，立足于密码芯片所消耗的功耗与密钥和算法中间值之间存在相关性。集成电路中CMOS逻辑的大量运用，使得功耗与电路的输入和输出跳变状态相关，当CMOS单元有信号跳变时则会消耗更多的功耗。在功耗攻击过程中，需要在加密或解密运算的中间结果与密码芯片所消耗的功耗之间建立一定的映射关系，从而根据功耗数据分析推测出密钥的值。目前常用的功耗攻击可以分为简单功耗攻击(Simple Power Attack，SPA)、差分功耗攻击(Differential Power Attack，DPA)和高阶差分功耗攻击(High-Order Differential Power Attack，HO-DPA)三种。功耗攻击实现简单，不需要昂贵的专业设备，并且密钥搜索空间较小，因此是旁路攻击中最重要、最常用的攻击手段，也是对密码芯片构成最严重威胁的旁路攻击技术。
针对功耗攻击，以及一些极端条件应用环境对设备高可靠性的要求，传统的防御途径可大致分为两类：一是通过降低功耗曲线的波动，减少有用信息量，从而降低信噪比；二是通过增加随机噪声和冗余功耗达到降低信噪比的目的。常用的功耗攻击防御措施主要有随机掩码技术和功耗恒定技术等。
故障攻击是一类针对密码系统旁路攻击方式，攻击者通过电磁、激光等手段向密码硬件电路中注入故障，使密码设备产生错误消息，因而使解密方得不到正确的信息认证而拒绝服务，更进一步，攻击者可以通过差分故障分析得到系统密钥。另外一些极端条件应用环境，如高空环境、深海环境，对设备要求可靠性较高。
针对故障攻击，以及一些极端条件应用环境对设备高可靠性的要求，传统的解决方案主要采用结构冗余检错机制，即将采用多个相同功能的电路，同时对同一组数据进行处理，并将结果数据进行比较。
发明内容
本发明针对现有技术中存在的不足，提出了一种基于随机掩码感染机制的AES加密电路，能够解决现有的AES加密电路无法防御功耗攻击和故障攻击的问题。
本发明为实现上述发明目的，采取的技术方案如下：
一种基于随机掩码感染机制的AES加密电路，包括两条并行的AES加密电路单元、随机掩码感染机制单元和密钥扩展单元；所述AES加密电路单元为全展开结构，包括Nr个轮变换单元；随机掩码感染机制单元的掩码操作发生在AES第1个轮变换单元之前，即首先对AES加密电路的输入明文进行掩码；去掩码发生在AES第Nr-1个轮变换单元之后即对第Nr-1个轮变换单元的输出进行去掩码；随机感染发生在AES第Nr-1个轮变换单元之后和第Nr个轮变换单元之前即对去除掩码后的数据进行随机感染操作；随机掩码感染机制单元将两路AES加密电路第Nr-1个轮变换单元的输出数据M进行去掩码，分别得到两路中间数据S1和S2；之后将S1和S2进行异或操作，再通过扩散函数D()将得到的中间数据进行扩散操作得到中间数据E；随后将中间数据E分别通过异或运算感染回原加密路径；密钥扩展单元，实现常规的AES密钥扩散算法，其输出为每轮轮变换加密过程所需的轮密钥。
作为本发明的优选技术方案：所述随机掩码感染机制单元包括随机数产生器单元、存储器单元和感染机制单元；所述随机数产生器单元产生随机数A1和A2分别用来对两条并行的加密路径进行布尔掩码操作；存储器单元存储用于去除掩码的数据，通过A1和A2进行选址分别输出与A1和A2对应的用于去掩码的随机数A1′和A2′；感染机制单元实现故障数据的扩散，并将扩散后的故障数据感染回原加密路径。
作为本发明的优选技术方案：所述感染机制单元的输入为去除掩码之后的两路中间数据S1和S2；首先将输入的两路数据S1和S2进行异或处理，然后通过扩散函数D()对结果数据进行扩散；当出现故障数据时，扩散到其所在的行和列；最后将所得的数据感染回原加密路径。
作为本发明的优选技术方案：所述当出现故障数据时即存在非零数据，则原电路中存在故障。
作为本发明的优选技术方案：所述AES加密电路单元的前Nr-1轮轮变换单元结构相同，均由依次连接的字节替换单元、行移位单元、列混合单元以及密钥加单元构成；第Nr轮轮变换单元包括依次连接的字节替换单元、行移位单元和密钥加单元；第Nr轮轮变换单元的输入为随机掩码感染机制单元的输出E与第Nr-1轮轮变换单元的输出值M之间的异或值，以及第Nr-1轮轮密钥；第Nr轮轮变换单元的输出结果即为所述AES加密电路单元的输出密文。
本发明所述的一种基于随机掩码感染机制的AES加密电路，采用以上技术方案与现有技术相比，具有以下技术效果：
本发明通过随机数产生器单元、存储器单元和感染机制单元，使得掩码不固定，同时对诱导或注入故障起到扩散随机化的作用，与传统的固定掩码以及故障单一扩散相比，处理同一组数据功耗呈现动态变化，同时对加密路径中可能存在的故障信息进行随机扩散，破坏了目标电路功耗与所处理数据之间的依赖关系，同时也破坏了诱导故障和故障密文之间的依赖关系，从而可有效防御功耗攻击和故障攻击，提高AES加密电路的安全性。
附图说明
图1是本发明的结构示意图；
图2是本发明的随机掩码感染机制单元结构示意图；
图3是AES加密电路循环展开结构示意图；
图4是AES加密电路全展开结构示意图；
图5是本发明Nr＝10时AES加密电路进行加密运算的流程示意图。
具体实施方式
下面结合附图详细的描述本发明的作进一步的解释说明,以使本领域的技术人员可以更深入地理解本发明并能够实施,但下面通过参考实例仅用于解释本发明,不作为本发明的限定。
参见附图1，一种基于随机掩码感染机制的AES加密电路，包括两条并行的AES加密电路单元、随机掩码感染机制单元和密钥扩展单元；所述AES加密电路单元为全展开结构，包括Nr个轮变换单元；Nr为AES标准所规定的轮变换运算数量；随机掩码感染机制单元的掩码操作发生在AES第1个轮变换单元之前，即首先对AES加密电路的输入明文进行掩码；去掩码发生在AES第Nr-1个轮变换单元之后即对第Nr-1个轮变换单元的输出进行去掩码；随机感染发生在AES第Nr-1个轮变换单元之后和第Nr个轮变换单元之前即对去除掩码后的数据进行随机感染操作；随机掩码感染机制单元将两路AES加密电路第Nr-1个轮变换单元的输出数据M进行去掩码，分别得到两路中间数据S1和S2；之后将S1和S2进行异或操作，再通过扩散函数D()将得到的中间数据进行扩散操作得到中间数据E；随后将中间数据E分别通过异或运算感染回原加密路径；密钥扩展单元，实现常规的AES密钥扩散算法，其输出为每轮轮变换加密过程所需的轮密钥。
AES加密电路单元，为全展开结构，包括Nr个轮变换单元，该Nr为AES标准所规定的轮变换运算数量，其中前Nr-1轮轮变换单元结构相同，均由依次连接的字节替换单元、行移位单元、列混合单元以及密钥加单元构成；第Nr轮轮变换单元包括依次连接的字节替换单元、行移位单元和密钥加单元；其中，字节替换单元包括16个并联的复合域S盒或者使用LUT结构的S盒；轮变换单元的输入数据分为16个8位数据包，分别输入所述的16个S盒，实现字节替换操作；16个S盒的输出结果合并为128位数据，作为本轮轮变换单元中字节替换单元的结果并送入本轮轮变换单元中的行移位单元；对于AES加密电路，其处理的中间数据为矩阵形式；行移位单元按照AES标准所规定的行移位操作规则对输入的128位数据进行处理，结果输入到列混合单元；列混合单元按照AES标准所规定的列混合操作规则对输入的128位数据进行处理，结果输入到密钥加单元；密钥加单元将输入的数据与轮密钥进行异或后输出。
本发明的输入明文和输出密文均为128位数据包，密钥为AES标准所规定密钥位数，初始密钥输入密钥扩展单元进行密钥扩展，同时，初始密钥于输入明文进行异或运算；随机掩码感染机制单元的掩码操作发生在AES第1个轮变换单元即轮变换1之前，即对输入明文和初始密钥的异或结果进行掩码即进行异或运算；去掩码发生在AES第Nr-1个轮变换单元之后即对第Nr-1个轮变换单元的输出进行去掩码，即将AES加密电路的中间数据M分别与A1′和A2′进行异或运算，分别得到S1和S2；随机感染发生在AES第Nr-1个轮变换单元之后和第Nr个轮变换单元之前，即对去除掩码后的数据S1和S2进行随机感染操作；随机掩码感染机制单元的输出结果E通过异或运算分别感染回两条AES加密路径；AES第Nr个轮变换单元对输入的数据进行正常的加密操作，输出的结果即为所述加密电路的密文结果，两条加密路径中的任意一个输出结果均可作为最终密文结果。
参见附图2，随机掩码感染机制单元包括随机数产生器单元、存储器单元和感染机制单元；随机数产生器单元产生随机数A1和A2分别用来对两条并行的加密路径进行布尔掩码操作；存储器单元存储用于去除掩码的数据，通过A1和A2进行选址分别输出与A1和A2对应的用于去掩码的随机数A1′和A2′；感染机制单元实现故障数据的扩散，并将扩散后的故障数据感染回原加密路径。
感染机制单元的输入为去除掩码之后的两路中间数据S1和S2；首先将输入的两路数据S1和S2进行异或处理，然后通过扩散函数D()对结果数据进行扩散；当出现故障数据时，扩散到其所在的行和列；对于AES加密电路，其处理的中间数据为矩阵形式；最后将所得的数据感染回原加密路径。当出现故障数据时即存在非零数据，则原电路中存在故障。
当电路运行时，随机数产生器产生两个128位的随机数A1和A2分别用来对两条并行的加密路径进行布尔掩码操作；存储器单元存储用于去除掩码的数据，通过A1和A2进行选址分别输出与A1和A2对应的用于去掩码的随机数A1′和A2′；A1′和A2′分别与中间数据M进行异或操作即去除掩码，得到S1和S2；感染机制单元的输入为S1和S2，首先将S1和S2进行异或运算处理，之后将所得的128位矩阵数据通过扩散函数D()进行故障扩散处理，扩散函数D()满足如下公式：
公式(1)中，Δ是一个4×4的字节矩阵，Δij表示矩阵的第i行、第j列的元素。经过D()处理之后，输入矩阵中可能存在的非零数据将扩散到其所在的行和列，得到数据E；感染机制单元的输出结果E为随机掩码感染机制的输出结果。
参见附图5，图5为Nr＝10时AES加密电路进行加密运算的流程图。输入的明文和初始密钥均为128位数据包，首先经过一个轮密钥加的操作，然后进入轮变换单元，共计进行10轮轮变换操作之后，电路输出最终的128位数据包密文。
本发明通过随机数产生器单元、存储器单元和感染机制单元，使得掩码不固定，同时对诱导或注入故障起到扩散随机化的作用，与传统的固定掩码以及故障单一扩散相比，处理同一组数据功耗呈现动态变化，同时对加密路径中可能存在的故障信息进行随机扩散，破坏了目标电路功耗与所处理数据之间的依赖关系，同时也破坏了诱导故障和故障密文之间的依赖关系，从而可有效防御功耗攻击和故障攻击，提高AES加密电路的安全性。
以上所述的具体实施方案，对本发明的目的、技术方案和有益效果进行了进一步的详细说明，所应理解的是，以上所述仅为本发明的具体实施方案而已，并非用以限定本发明的范围，任何本领域的技术人员，在不脱离本发明的构思和原则的前提下所做出的等同变化与修改，均应属于本发明保护的范围。

Claims (5)

1.一种基于随机掩码感染机制的AES加密电路，其特征在于，包括两条并行的AES加密电路单元、随机掩码感染机制单元和密钥扩展单元；所述AES加密电路单元为全展开结构，包括Nr个轮变换单元；随机掩码感染机制单元的掩码操作发生在AES第1个轮变换单元之前，即首先对AES加密电路的输入明文进行掩码；去掩码发生在AES第N r-1个轮变换单元之后即对第N r-1个轮变换单元的输出进行去掩码；随机感染发生在AES第N r-1个轮变换单元之后和第N r 个轮变换单元之前即对去除掩码后的数据进行随机感染操作；随机掩码感染机制单元将两路AES加密电路第N r-1个轮变换单元的输出数据M进行去掩码，分别得到两路中间数据S1和S2；之后将S1和S2进行异或操作，再通过扩散函数D()将S1和S2进行异或操作得到的结果数据进行扩散操作得到中间数据E；随后将中间数据E分别通过异或运算感染回原加密路径；密钥扩展单元，实现常规的AES密钥扩散算法，其输出为每轮轮变换加密过程所需的轮密钥。
2.如权利要求1所述的基于随机掩码感染机制的AES加密电路，其特征在于，所述随机掩码感染机制单元包括随机数产生器单元、存储器单元和感染机制单元；所述随机数产生器单元产生随机数A1和A2分别用来对两条并行的加密路径进行布尔掩码操作；存储器单元存储用于去除掩码的数据，通过A1和A2进行选址分别输出与A1和A2对应的用于去掩码的随机数和；感染机制单元实现故障数据的扩散，并将扩散后的故障数据感染回原加密路径。
3.如权利要求2所述的基于随机掩码感染机制的AES加密电路，其特征在于，所述感染机制单元的输入为去除掩码之后的两路中间数据S1和S2；首先将输入的两路数据S1和S2进行异或处理，然后通过扩散函数D()对S1和S2进行异或操作得到的结果数据进行扩散；当出现故障数据时，扩散到其所在的行和列；最后将所得的数据感染回原加密路径。
4.如权利要求3所述的基于随机掩码感染机制的AES加密电路，其特征在于，所述当出现故障数据时即存在非零数据，则原电路中存在故障。
5.如权利要求1所述的基于随机掩码感染机制的AES加密电路，其特征在于，所述AES加密电路单元的前N r-1轮轮变换单元结构相同，均由依次连接的字节替换单元、行移位单元、列混合单元以及密钥加单元构成；第N r 轮轮变换单元包括依次连接的字节替换单元、行移位单元和密钥加单元；第N r 轮轮变换单元的输入为随机掩码感染机制单元的输出E与第N r-1轮轮变换单元的输出值M之间的异或值，以及第N r-1轮轮密钥；第N r 轮轮变换单元的输出结果即为所述AES加密电路单元的输出密文。
CN202111412025.9A 2021-11-25 2021-11-25 一种基于随机掩码感染机制的aes加密电路 Active CN114244495B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111412025.9A CN114244495B (zh) 2021-11-25 2021-11-25 一种基于随机掩码感染机制的aes加密电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111412025.9A CN114244495B (zh) 2021-11-25 2021-11-25 一种基于随机掩码感染机制的aes加密电路

Publications (2)

Publication Number Publication Date
CN114244495A CN114244495A (zh) 2022-03-25
CN114244495B true CN114244495B (zh) 2023-07-18

Family

ID=80751068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111412025.9A Active CN114244495B (zh) 2021-11-25 2021-11-25 一种基于随机掩码感染机制的aes加密电路

Country Status (1)

Country Link
CN (1) CN114244495B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106130712B (zh) * 2016-06-14 2019-09-06 刘雷波 一种基于ins网络的随机感染抗故障攻击方法
CN105897400A (zh) * 2016-06-20 2016-08-24 北京华大信安科技有限公司 一种sm4算法的掩码方法及装置
CN109818732B (zh) * 2019-03-12 2021-05-11 南京航空航天大学 一种动态路径s盒及可防御功耗攻击的aes加密电路
CN112187444A (zh) * 2020-09-02 2021-01-05 中国科学院软件研究所 一种抗侧信道和故障攻击的综合防护方法
CN112883395A (zh) * 2021-02-25 2021-06-01 山东华翼微电子技术股份有限公司 一种增强抗攻击能力的高性能gfn掩码方法

Also Published As

Publication number Publication date
CN114244495A (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
US6295606B1 (en) Method and apparatus for preventing information leakage attacks on a microelectronic assembly
Li et al. Differential fault analysis on the ARIA algorithm
US9197412B2 (en) Low-complexity electronic circuit protected by customized masking
WO2010045843A1 (zh) 抵御差分能量攻击的aes加密方法
CN107204841B (zh) 一种抵御差分功耗攻击的分组密码多s盒实现的方法
CN104301095A (zh) Des轮运算方法和电路
CN112883395A (zh) 一种增强抗攻击能力的高性能gfn掩码方法
Patranabis et al. SCADFA: Combined SCA+ DFA attacks on block ciphers with practical validations
Jain et al. A novel tampering attack on AES cores with hardware trojans
KR102327771B1 (ko) 테이블 기반 구현에서의 차수 2 이상의 dca 공격에 대응하는 방법
Paul et al. Distinguishing attacks on the stream cipher py
CN114244495B (zh) 一种基于随机掩码感染机制的aes加密电路
Golić DeKaRT: A new paradigm for key-dependent reversible circuits
Benhadjyoussef et al. Optimized power trace numbers in CPA attacks
CN114428979A (zh) 一种数据处理方法及装置、设备和系统
Kandi et al. Hardware Implementation of ASCON
Di Natale et al. On-line self-test of AES hardware implementations
CN109818732B (zh) 一种动态路径s盒及可防御功耗攻击的aes加密电路
CN110059492B (zh) 一种基于双路互补结构的可检错aes加密电路
Wang et al. An area-efficient shuffling scheme for AES implementation on FPGA
Liu et al. Hardware Implementation of Compact Reconfigurable AES/SM4 Encryption Circuit Against Differential Power Attact
Wu et al. Key recovery attack on Py and Pypy with chosen IVs
Jahanbani et al. CPA on hardware implementation of COLM authenticated cipher and protect it with DOM masking scheme
Lekshmi et al. FPGA Based Design of AES with Masked S-Box for Enhanced Security
Sklavos et al. Efficiency of Cryptography for Multi-Algorithm Computation on Dedicated Structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant