CN114239646A - 一种基于复数神经网络的辐射源识别系统 - Google Patents

Abstract

本发明提出了一种基于复数神经网络的辐射源识别系统，其硬件部署系统包括射频数据采集模块、上位机控制模块以及可重构复数网络模块。射频数据采集模块用于实时采集辐射源数据并将数据传送至上位机控制模块；上位机控制模块用于对采集到的数据进行预处理和数据量化，并且实时显示识别结果；可重构复数网络模块用于对目标辐射源进行实时识别，以提高识别运算效率。其中可重构复数网络模块采用HLS技术和PYNQ框架，减少了硬件资源消耗和功耗，提高了系统的灵活性，使得系统能够适应复杂多变的电磁环境，解决了辐射源识别系统端侧部署困难，不便于携带的难题。

Description

一种基于复数神经网络的辐射源识别系统

技术领域

本发明属于无线电磁信号识别技术，具体涉及一种可重构的基于复数神经网络的辐射源识别的硬件部署技术。

背景技术

辐射源识别是指根据截获的信号，对信号进行一定的处理提取特征，再根据特征和数据库进行比对，以此来对信号对应的辐射源的工作状态、用途等进行判断和预测。目前在电子通信对抗领域，辐射源识别技术作为关键基础技术之一，通过和干扰技术相配合，用来对敌方设备进行自动化侦察、干扰和识别；随着5G时代的到来和物联网技术的普及，民用领域的辐射源个体识别和监管显得尤为重要，尤其在频谱检测领域，辐射源识别技术作为智能频谱管控的关键技术之一，可以协助管理者打破现有的静态频谱分配方式，实现频谱管理的动态智能化。辐射源识别技术在最近几年来得到了突飞猛进的发展，其中随着深度学习的兴起，人们开始结合深度学习的方法来实现识别系统的快速搭建，辐射源识别技术逐渐成为一门新型的交叉学科。但由于个体辐射源的信号指纹细微特征更加微弱，更难以识别，设计和实现一种快速、高效、可靠灵活的辐射源识别硬件加速方案显得更为迫切。

目前已有的辐射源识别方法主要分为两大类，第一类基于传统的数字信号处理技术人工提取辐射源的指纹信息，另一类则是借鉴了深度学习领域的方法，通过构建深度实数网络达到辐射源的自动识别过程。但两种方案都是基于实数数据的，而在辐射源领域，我们接收的数据都是复数形式，实数方案的识别效果很差。

而在硬件系统部署方面，虽然复数卷积神经网络在信号处理领域未来可期，但其强大的性能确是以更复杂的训练和计算复杂度为代价的，目前几乎所有的复数神经网络都是采用GPU为计算平台，这这种平台虽然运算效率高，但计算功耗大且不便于部署。

发明内容

本发明所要解决的技术问题是，考虑到辐射源识别场景的复杂多变，提供一种识别性能更好、低功耗、可重构的且能加速实现复数神经网络的辐射源识别系统。

本发明为解决上述技术问题所采用的技术方案是，一种基于复数神经网络的辐射源识别系统，包括频数据采集模块、上位机控制模块和可重构复数网络模块；

射频数据采集模块，用于接收射频信号得到射频数据并传送至上位机控制模块；

上位机控制模块，用于对接收到的射频数据进行数据预处理与量化，以及对可重构复数网络模块进行参数配置；

可重构复数网络模块用于，完成对辐射源的识别计算；包括微处理器ARM、可编程逻辑单元FPGA和存储器DRAM；

FPGA包括一个参数配置寄存器、一个直接存储器访问DMA以及由一个可配置复数卷积IP核和一个可配置复数池化IP核组成的计算单元；采用时分复用的方式，通过在不同时间切片上在ARM控制下按照复数神经网络中的网络层次顺序运行可配置复数卷积IP核和可配置复数池化IP核来实现复数神经网络中的复数卷积层、复数池化层和全连接层的功能；

DRAM用于缓存复数神经网络的权重参数和辐射源特征图以及FPGA的计算单元的临时运算结果；

ARM用于控制FPGA的计算单元的运行，控制DRAM中的权重参数、辐射源特征图以及临时运算结果写入DMA，以及控制DMA中的临时运算结果写入DRAM；

计算单元中的可配置复数卷积IP核或一个可配置复数池化IP核在运行时先从参数配置寄存器中读取配置参数完成本轮计算的配置，再从DMA中读取本轮计算需要用到的权重参数、辐射源特征图或临时运算结果完成计算，并将本次运算的临时运算结果通过DMA写入DRAM。

复数神经网络的权重参数包含：卷积核尺寸，卷积核步长，输入特征图尺寸，是否做CRlue的标志，是否做padding的标志，输出特征图的通道数，输入特征图的整数位宽，输出特征图整数位宽。

本发明针对传统辐射源识别方法无法有效处理复数数据的问题，基于本发明提出的基于复数神经网络的辐射源识别方案，使得识别系统可以有效处理辐射源的复数数据形式。另外，本发明基于ARM和FPGA的嵌入式架构，将数据预处理过程单独使用上位机控制模块实现，减轻FPGA的计算负担。不同于一般按照实际复数神经网络层数来设计运算单元模块，FPGA中仅仅采用了一个可配置复数卷积IP核和一个可配置复数池化就实现了整个复数神经网络的复数卷积、复数池化以及复数全连接计算。

本发明的有益效果是，可重构硬件系统具有可配置，便于携带的特点，降低了系统工作的功耗，提高了部署系统的灵活性。系统可以有效处理辐射源的复数数据形式，提高了辐射源识别的准确率。

附图说明

图1为实施例的系统示意图；

图2为实施例系统流程图；

图3为实施例可重构复数网络模块的硬件布置示意图；

图4为可配置复数池化IP核示意图；

图5为可配置复数卷积IP核示意图。

具体实施方式

基于复数神经网络的辐射源识别硬件部署系统，主要包括射频数据采集模块、上位机控制模块和可重构复数网络模块，如图1所示。

射频数据采集模块采用USRP接收机接收辐射源的射频电磁信号并通过以太网接口TCP/IP协议将数据传送至上位机控制模块。

上位机控制模块主要包括预处理模块、量化模块和Jupyter控制端，预处理模块完成射频数据的数据预处理、量化模块完成复数神经的网络参数和数据的量化，Jupyter控制端为一个交互式的控制端，用来对可重构复数网络模块的通信和控制以及分类识别结果的显示。

可重构复数网络模块基于ARM和FPGA的嵌入式框架，利用高层次综合HLS(High-Level Synthesis)和PYNQ技术路线，主要完成辐射源识别的前向推理过程。

系统运行时，如图2所示，射频采集模块奸计监控区域内的辐射源数据，并将数据传输至上位机控制模块，上位机控制模块完成数据的预处理和量化后，将量化后的数据至可重构复数网络模块；可重构复数网络模块采用并行处理方式加速对目标辐射源的分类识别，并将识别结果返回上位机模块；上位机模块的Jupyter控制端实时显示识别结果。

可重构复数网络模块主要结构如图3所示。该模块主要由两部分组成，分别是以ARM为核心控制单元的PS端和以FPGA为计算单元的PL端，在两者之间，控制信号通过AXI_GP_0接口进行传输，数据则通过高速接口AXI_HP进行传输。其中ARM和FPGA共享一块DRAM，DRAM中开辟了两块动态内存空间，分别是存放网络权重参数的权重缓存和存放临时运算结果的数据缓存，系统工作时DMA通过AXI_HP接口将数据快速搬运至运算IP单元以完成相应计算。PL端主要分为三部分，分别为参数配置寄存器、用于加速计算的可配置复数卷积IP核和可配置复数池化IP核以及DMA控制单元。其中DMA控制单元用来控制数据在DRAM和计算IP单元之间的流通，参数配置寄存器主要用于缓存IP单元的可配置参数。系统开始工作时，由ARM控制AXI_GP接口将需要配置的参数写入参数配置寄存器中以控制IP单元进行计算。AXI_Interconnect将一个或多个AXI存储器映射的主器件连接到一个或多个存储器映射的从器件以完成模块间的通信互联。

可配置复数池化模块将数据特征图进行降维处理，以降低运算复杂度并提高感受野；可配置复数卷积模块使用复数卷积的方法，以提高系统的识别率。两个模块均使用了HLS技术实现了模块参数可配置，两个模块在卷积步长、卷积核大小，输入特征图尺寸、池化方式，卷积核通道数目均可改变，适用于不同深度、宽度和结构的深度复数卷积网络；并且使用PYNQ框架，通过以太网实现了上位机对可重构复数网络模块的在线可编程。

可配置复数池化模块的主要结构如图4所示，复数池化模块由两个相同的运算电路组并行构成，分别对应实部池化运算模块和虚部池化运算模块。每个电路组分成两部分，分为横向池化运算电路和纵向池化运算电路。横向池化运算电路由一组寄存器组和与其相连的OP运算单元构成，用于得到特征图横向池化结果。纵向池化运算单元由一系列级联的移位寄存器组和与之相连的OP运算单元构成，移位寄存器组用来缓存并更新来自横向池化的运算结果，OP运算单元为通用DSP计算资，用来实现两组数值的均值、最大或者最小结果。

横向池化运算电路执行3重嵌套循环，从外层到里层的循环变量分别为：最外层循环变量取值范围0至输入特征图通道总数，步长为1；第2层循环变量取值范围为0至输入特征图长度，步长为1；最外层循环变量取值范围0至输入特征图宽度；循环语句包括以下步骤：

a1)读入一组并行度为K的数据，进入步骤a 2)；

a 2)判断读入的数据是否为第一次横向池化的第一个数据，如是，则将数据缓存至移位寄存器组中，再进入步骤a 3)，否则，将移位寄存器组中的数据与读入的数据送入OP进行运算得到中间结果，再进入步骤a 3)；

a 3)判断一次横向池化操作是否结束，如是，则将横向池化结果发送至纵向池化单元，否则，将中间结果缓存至移位寄存器组中；

纵向池化运算电路执行3重嵌套循环，从外层到里层的循环变量分别为：最外层循环变量取值范围0至输入特征图通道总数，步长为1；第2层循环变量取值范围为0至输入特征图长度，步长为1；最外层循环变量取值范围0至输入特征图宽度；循环语句包括以下步骤：

b1)从横向池化运算电路读入一组并行度为K的数据；

b2)判断读入的数据是否为第一次纵向池化的第一个数据，如是，则将数据缓存至移位寄存器组中，再进入步骤3)，否则，将移位寄存器组中的数据与读入的数据送入OP进行运算得到中间结果，再进入步骤3)；

b3)判断一次纵向池化操作是否结束，如是，则输出纵向池化结果，否则，将中间结果缓存至移位寄存器组中。

为了让池化运算最优，横向池化运算电路执行的3重嵌套循环与纵向池化运算电路执行的3重嵌套循环均按照从内层依次向外层执行的顺序；循环语句使用HLS流水线Pipeline实现，流水线间隔为1个系统时钟。

以实部为例伪代码如下所示：

其中ch_div_K＝输入特征通道数/并行度，height_in和width_in分别为可配置参数输入特征图的长和宽。使用HLS流水线优化指令PIPLINE可以实现整个模块的流水线操作，提高了系统的计算效率。

可配置复数卷积模块结构如图5所示，输入特征图和卷积核均分为两部分，分别为实部和虚部。复数卷积模块采用了沿输入通道方向的循环展开和循环平铺，实现了输入32通道并行处理的方式，通过4组并行操作的乘累加运算单元，分别实现复数卷积的四次卷积操作。每组乘累加运算单元包括32个乘法器和32个加法器，在一个时钟周期内可以完成32次复数乘累加操作。

配置复数卷积IP核执行6重嵌套循环，从外层到里层的循环变量分别为：最外层循环变量取值范围0至输入特征图长度，步长为1；第2层循环变量取值范围为0至输入特征图宽度，步长为1；第3层循环变量取值范围为0至输出特征图通道总数，步长为1；第4层循环变量取值范围为0至配置的卷积核的长度，步长为1；第5层循环变量取值范围为0至配置的卷积核的宽度，步长为1；内层循环变量取值范围为0至输入特征图通道总数，步长为1；循环语句包括以下步骤：

c1)沿通道方向同时读取特征图中并行度为的K个数据和复数卷积核参数；

c2)四组累乘加运算单元分别依次将K个数据的实部与复数卷积核的实部相乘得到K个实部结果RR，将K个数据的实部与复数卷积核的虚部相乘得到K个虚部结果RI，将K个数据的虚部与复数卷积核的实部相乘得到K个虚部结果IR，将K个数据的虚部与复数卷积核的虚部相乘得到K个实部结果II；

c3)四组累乘加运算单元分别沿通道方向累加各自的K个结果，再将实部结果RR的累加和减去实部结果II的累加和得到实部累加和，将虚部结果RI的累加和加上虚部结果IR的累加和得到虚部累加和；

c4)判断一次横向池化操作是否结束，如是，判断沿通道方向的一次卷积操作是否结束，如是，则分别将实部累加和、虚部累加和输入至Relu函数，将Relu函数的输出组成复数卷积计算结果并输出；否则，返回步骤c2)。

复数卷积核参数属于复数神经网络的权重参数。

同时实施例对四组乘累加计算单元使用HLS PIPELINE优化指令，可配置复数卷积IP核执行的6重嵌套循环，按照从内层依次向外层执行的顺序；循环语句使用HLS流水线Pipeline实现，流水线间隔为2个系统时钟。使得整个复数卷积模块可以充分流水线化进一步提高了系统的吞吐率。

复数卷积的HLS伪代码如下：

其中i，j，cout，ii，jj，cin为临时迭代变量，Hout，Wout为输出特征图长和宽，CHout为输出特征图的通道数，Kx，Ky为可变配置参数，分别对应卷积核的长和卷积核的宽，Chin_div_K由并行度决定，计算公式为：Chin_div_K＝输入特征图通道数/并行度。

基于以上复数神经网络的辐射源识别硬件部署系统，实施例提出了一种基于复数神经网络的辐射源识别方法，其具体实施步骤如下：

S1：使用射频数据采集模块对截获区域内的辐射源数据进行采集，并将截获的辐射源数据传送至上位机控制模块。

S2：使用上位机控制模块完成数据的预处理和量化，并将量化后的数据通过Jupyter控制端以Samba文件共享协议的方式传送至复数神经网络中；

数据预处理主要由以下步骤完成：

S21：使用时域能量检测法提取辐射源数据中的有效部分；

S22：使用短时傅里叶变换得到258*258*2的频谱矩阵；

S23：对不同辐射源个体进行独热编码one-hot并打标签，每一个频谱矩阵都对应一个编码值；

S24：使用h5文件格式存储频谱矩阵和标签数据。

数据量化主要由以下步骤完成：

S21：统计每层复数卷积网络的输入和输出特征图的取值范围。

S22：总的量化位宽为16位，取取值范围中模值最大的数值M，整数量化位宽

小数量化位宽Fn＝16-Wn，

为向上取整；

S23：根据不同层复数卷积的不同取值范围，为每一层复数卷积提供不同的可变定点数量化方式。

S3：启动复数神经网络，利用复数神经网络对目标辐射源进行分类识别，得到识别结果，并将识别结果返回至上位机中；

其中复数神经网络的网络结构如下表所示：

该复数神经网络主要包括六层结构，其中四层为复数卷积和池化层，两层为全连接层。实现复数神经网络采用分时复用的运行方式，在不同的时间切片上交替运行复数卷积层和复数池化层，其中全连接层采用复数全卷积的方式实现，节约了硬件成本。

在网络的输出层，复数网络一般先将特征图拉长再拼接的方式将实部和虚部两部分在特征维度上接起来，再进行全连接操作，但这种操作会损失实数域特征。而实施例提出的复数全卷积则采用与特征图特征尺寸相同的复数卷积核实现复数全卷积过程，这样一来得到的复数结果为一个通道数为分类数目M，省去了拼接式全连接层的复杂操作，直接将特征尺寸变为1*1的复数，之后使用arctan概率化激活函数将最后一层概率归一化：

归一化方式如下：

设全卷积的输出结果为复数向量(z₁,z₂,z₃,…,z_M)，其中z_i＝x_i+jy_i为一个复数，i的取值范围为1至M，M为分类数目。

概率化操作为：

O_i＝softmax(arctan(y_i/x_i))，O_i为最终样本为第i类的识别概率。

使用arctan函数可以提取出信号的相位信息，进一步提高识别的准确率。

S4：使用上位机Jupyter控制端实时接收复数神经网络的识别结果，并且在上位机进行实时显示。

Claims (8)

1.一种基于复数神经网络的辐射源识别系统，其特征在于，包括频数据采集模块、上位机控制模块和可重构复数网络模块；

射频数据采集模块，用于接收射频信号得到射频数据并传送至上位机控制模块；

上位机控制模块，用于对接收到的射频数据进行数据预处理与量化，以及对可重构复数网络模块进行参数配置；

可重构复数网络模块用于，完成对辐射源的识别计算；包括微处理器ARM、可编程逻辑单元FPGA和存储器DRAM；

FPGA包括一个参数配置寄存器、一个直接存储器访问DMA以及由一个可配置复数卷积IP核和一个可配置复数池化IP核组成的计算单元；采用时分复用的方式，通过在不同时间切片上在ARM控制下按照复数神经网络中的网络层次顺序运行可配置复数卷积IP核和可配置复数池化IP核来实现复数神经网络中的复数卷积层、复数池化层和全连接层的功能；

DRAM用于缓存复数神经网络的权重参数和辐射源特征图以及FPGA的计算单元的临时运算结果；

ARM用于控制FPGA的计算单元的运行，控制DRAM中的权重参数、辐射源特征图以及临时运算结果写入DMA，以及控制DMA中的临时运算结果写入DRAM；

计算单元中的可配置复数卷积IP核或一个可配置复数池化IP核在运行时先从参数配置寄存器中读取配置参数完成本轮计算的配置，再从DMA中读取本轮计算需要用到的权重参数、辐射源特征图或临时运算结果完成计算，并将本次运算的临时运算结果通过DMA写入DRAM。

2.如权利要求1所述系统，其特征在于，可配置复数池化IP核由并行的一个实部池化运算模块和一个虚部池化运算模块组成；实部池化运算模块和虚部池化运算模块中的运算电路相同，均由横向池化运算电路和纵向池化运算电路组成。

3.如权利要求2所述系统，其特征在于，横向池化运算电路由一个寄存器组和与其相连的运算单元OP构成，用于得到特征图横向池化结果；

纵向池化运算单元由多个级联的移位寄存器组和与之相连的OP构成，纵向池化运算单元的移位寄存器组用来缓存并更新来自横向池化的运算结果；

横向池化运算电路执行3重嵌套循环，从外层到里层的循环变量分别为：最外层循环变量取值范围0至输入特征图通道总数，步长为1；第2层循环变量取值范围为0至输入特征图长度，步长为1；最外层循环变量取值范围0至输入特征图宽度；循环语句包括以下步骤：

a1)读入一组并行度为K的数据，进入步骤a 2)；

a 2)判断读入的数据是否为第一次横向池化的第一个数据，如是，则将数据缓存至移位寄存器组中，再进入步骤a 3)，否则，将移位寄存器组中的数据与读入的数据送入OP进行运算得到中间结果，再进入步骤a 3)；

a 3)判断一次横向池化操作是否结束，如是，则将横向池化结果发送至纵向池化单元，否则，将中间结果缓存至移位寄存器组中；

纵向池化运算电路执行3重嵌套循环，从外层到里层的循环变量分别为：最外层循环变量取值范围0至输入特征图通道总数，步长为1；第2层循环变量取值范围为0至输入特征图长度，步长为1；最外层循环变量取值范围0至输入特征图宽度；循环语句包括以下步骤：

b1)从横向池化运算电路读入一组并行度为K的数据；

b2)判断读入的数据是否为第一次纵向池化的第一个数据，如是，则将数据缓存至移位寄存器组中，再进入步骤3)，否则，将移位寄存器组中的数据与读入的数据送入OP进行运算得到中间结果，再进入步骤3)；

b3)判断一次纵向池化操作是否结束，如是，则输出纵向池化结果，否则，将中间结果缓存至移位寄存器组中。

4.如权利要求1所述系统，其特征在于，横向池化运算电路执行的3重嵌套循环与纵向池化运算电路执行的3重嵌套循环，均按照从内层依次向外层执行的顺序；循环语句使用HLS流水线Pipeline实现，流水线间隔为1个系统时钟。

5.如权利要求1所述系统，其特征在于，可配置复数卷积IP核由并行的四组累乘加运算单元组成；可配置复数卷积IP核执行6重嵌套循环，从外层到里层的循环变量分别为：最外层循环变量取值范围0至输入特征图长度，步长为1；第2层循环变量取值范围为0至输入特征图宽度，步长为1；第3层循环变量取值范围为0至输出特征图通道总数，步长为1；第4层循环变量取值范围为0至配置的卷积核的长度，步长为1；第5层循环变量取值范围为0至配置的卷积核的宽度，步长为1；内层循环变量取值范围为0至输入特征图通道总数，步长为1；循环语句包括以下步骤：

c1)沿通道方向同时读取特征图中并行度为的K个数据和复数卷积核参数；

c2)四组累乘加运算单元分别依次将K个数据的实部与复数卷积核的实部相乘得到K个实部结果RR，将K个数据的实部与复数卷积核的虚部相乘得到K个虚部结果RI，将K个数据的虚部与复数卷积核的实部相乘得到K个虚部结果IR，将K个数据的虚部与复数卷积核的虚部相乘得到K个实部结果II；

c3)四组累乘加运算单元分别沿通道方向累加各自的K个结果，再将实部结果RR的累加和减去实部结果II的累加和得到实部累加和，将虚部结果RI的累加和加上虚部结果IR的累加和得到虚部累加和；

c4)判断一次横向池化操作是否结束，如是，判断沿通道方向的一次卷积操作是否结束，如是，则分别将实部累加和、虚部累加和输入至Relu函数，将Relu函数的输出组成复数卷积计算结果并输出；否则，返回步骤c2)。

6.如权利要求5所述系统，其特征在于，可配置复数卷积IP核执行的6重嵌套循环，按照从内层依次向外层执行的顺序；循环语句使用HLS流水线Pipeline实现，流水线间隔为2个系统时钟。

7.如权利要求1所述系统，其特征在于，上位机控制模块在对接收到的射频数据采用以下方式进行数据预处理：

使用时域能量检测来提取辐射源数据中的有效部分；

对有效部分使用短时傅里叶变换得到频谱矩阵；

对不同辐射源个体进行独热编码one-hot作为标签，每一个频谱矩阵都打标；

使用层次数据格式h5文件格式存储打标后的频谱矩阵。

8.如权利要求1所述系统，其特征在于，上位机控制模块在对接收到的射频数据采用以下方式进行数据量化：

统计复数神经网络每层的输入特征图和输出特征图的取值范围；

选取值范围中模值最大的数值作为整数量化位宽，取16减去整数量化位宽的差为小数量化位宽；

根据不同层复数卷积的不同取值范围，为每一层复数卷积提供不同的可变定点数量化方式。

Images