CN114208159A - 成像元件、摄像装置、成像元件的工作方法及程序 - Google Patents

Abstract

一种成像元件，其包含：存储部，存储通过拍摄而得到的图像数据，且内置于成像元件；控制部，控制图像数据向存储部的存储，将图像数据的属性信息存储于存储部，且内置于成像元件；输出部，输出存储于存储部的图像数据，且内置于成像元件；及接收部，接收与属性信息有关的指示，输出部输出与由接收部接收到的指示对应的属性信息。

Description

成像元件、摄像装置、成像元件的工作方法及程序

技术领域

本发明的技术涉及一种成像元件、摄像装置、成像元件的工作方法及程序。

背景技术

国际公开第2014/007004号中公开了一种固体成像元件，其具备：信号处理部，包含将从像素阵列部的各像素读出到信号线的模拟像素信号数字化的AD转换器，以比帧速率快的第1速度传送数字化后的像素数据；存储器部，保持从信号处理部传送的像素数据；数据处理部，以比第1速度慢的第2速度从存储器部读出像素数据；及控制部，在从存储器部读出像素数据时，进行停止与信号线连接的电流源的动作及信号处理部的至少AD转换器的动作的控制。

在国际公开第2014/007004号中记载的固体成像元件中，信号处理部、存储器部、数据处理部及控制部具有形成在与形成有像素阵列部的芯片不同的至少一个芯片上，并且形成有像素阵列部的芯片和其他至少一个芯片层叠而成的结构。并且，在国际公开第2014/007004号中记载的固体成像元件中，数据处理部具有对存储器部指定列地址的解码器和读出所指定的地址的像素数据的读出放大器，通过读出放大器及解码器从存储器部读出像素数据。

国际公开第2013/145765号中公开了一种摄像单元，其具备：摄像部，具有包含一个以上的像素的第1组和包含一个以上与构成第1组的像素不同的像素的第2组；及控制部，在使第1组执行1次电荷积蓄的期间，使第2组执行与第1组不同次数的电荷积蓄而输出各个像素信号。

在国际公开第2013/145765号中记载的摄像单元中，包含摄像部的成像芯片与包含处理像素信号的处理电路的信号处理芯片通过层叠结构电连接。并且，包含存储像素信号的像素存储器的存储器芯片也通过层叠结构电连接。并且，在国际公开第2013/145765号中记载的摄像单元中，控制部按照来自外部电路的针对包含第2组的组群中的指定组的交付请求，从像素存储器读出指定组的像素信号并交付给图像处理部。并且，国际公开第2013/145765号中记载的摄像单元具备按照交付请求传输像素信号的数据传送接口。利用数据传送接口的像素信号的传输采用双数据速率方式、地址指定方式、短脉冲传送方式、总线方式、串行方式中的至少任一种。此外，在国际公开第2013/145765号中记载的摄像单元中，在针对多次电荷积蓄的各个像素信号存储于像素存储器的情况下，控制部将各个像素信号交付给图像处理部。

发明内容

本发明的技术所涉及的一个实施方式提供能够从成像元件选择性地获取需要的图像数据的成像元件、摄像装置、成像元件的工作方法及程序。

用于解决技术课题的手段

本发明的技术所涉及的第1方式是一种成像元件，其包含：存储部，存储通过拍摄而得到的图像数据，且内置于成像元件；控制部，控制图像数据向存储部的存储，将图像数据的属性信息存储于存储部，且内置于成像元件；输出部，输出存储于存储部的图像数据，且内置于成像元件；及接收部，接收与属性信息有关的指示，输出部输出与由接收部接收到的指示对应的属性信息。

本发明的技术所涉及的第2方式是第1方式所涉及的成像元件，其中，输出部在由接收部接收到指示的定时输出属性信息。

本发明的技术所涉及的第3方式是第1方式或第2方式所涉及的成像元件，其中，指示是来自外部的帧同步信号。

本发明的技术所涉及的第4方式是第1方式至第3方式中任一项所述的成像元件，其中，输出部输出与存储于存储部的图像数据中的最新的图像数据有关的属性信息。

本发明的技术所涉及的第5方式是第4方式所涉及的成像元件，其中，输出部在由接收部接收到指示的定时输出与最新的图像数据有关的属性信息。

本发明的技术所涉及的第6方式是第1方式至第5方式中任一项所述的成像元件，其中，输出部能够输出多个图像数据各自的属性信息，属性信息由输出部按照摄像顺序输出。

本发明的技术所涉及的第7方式是第1方式至第6方式中任一项所述的成像元件，其中，属性信息是包含地址、图像尺寸、摄像时刻及摄像条件中的至少一个的信息。

本发明的技术所涉及的第8方式是第1方式至第7方式中任一项所述的成像元件，其中，在伴随下一次摄像而从存储部中擦除图像数据的情况下，从输出部输出的属性信息是包含表示伴随下一次摄像而从存储部中擦除图像数据的擦除信息的信息。

本发明的技术所涉及的第9方式是第8方式所涉及的成像元件，其中，在从存储部中擦除图像数据的情况下，控制部从存储部中擦除与作为存储部内的成为擦除对象的图像数据的擦除对象图像数据有关的属性信息，从存储部中擦除擦除对象图像数据。

本发明的技术所涉及的第10方式是第1方式至第9方式中任一项所述的成像元件，其包含压缩图像数据的压缩电路，控制部将规定的帧数的图像数据存储于存储部，将通过由压缩电路压缩图像数据而得到的压缩图像数据存储于存储部，且将与压缩图像数据有关的属性信息和能够确定图像数据被压缩的压缩确定信息与压缩图像数据建立对应关联。

本发明的技术所涉及的第11方式是第10方式所涉及的成像元件，其中，在存储部中存储压缩图像数据的情况下，从输出部输出的属性信息是包含表示预定在存储部中存储压缩图像数据的压缩预定信息的信息。

本发明的技术所涉及的第12方式是第10方式或第11方式所涉及的成像元件，其中，从输出部输出的属性信息是包含能够确定压缩图像信息的压缩形式的信息的信息。

本发明的技术所涉及的第13方式是第1方式至第12方式中任一项所述的成像元件，其中，指示包含基于输出部的属性信息的输出量，输出部以输出量输出属性信息。

本发明的技术所涉及的第14方式是第13方式所涉及的成像元件，其中，输出量由图像数据的帧数规定。

本发明的技术所涉及的第15方式是第1方式至第14方式中任一项所述的成像元件，其还具备接收部，该接收部接收从位于成像元件的后级的后级电路发送的属性信息，控制部根据由接收部接收到的属性信息从存储部获取图像数据，并使输出部向后级电路输出所获取的图像数据。

本发明的技术所涉及的第16方式是第1方式至第15方式中任一项所述的成像元件，其中，输出部具有第1输出部及第2输出部，第1输出部输出图像数据，第2输出部输出属性信息。

本发明的技术所涉及的第17方式是第1方式至第16方式中任一项所述的成像元件，其是至少将光电转换元件和存储部单芯片化而成的。

本发明的技术所涉及的第18方式是第17方式所述的成像元件，其中，成像元件是存储部层叠于光电转换元件上的层叠型成像元件。

本发明的技术所涉及的第19方式是一种摄像装置，其包含：第1方式至第18方式中任一项所述的成像元件；及控制装置，进行使显示部显示基于由输出部输出的图像数据的图像的控制及将由输出部输出的图像数据存储于存储装置的控制中的至少一者。

本发明的技术所涉及的第20方式是一种成像元件的工作方法，该成像元件内置有存储通过拍摄而得到的图像数据的存储部，该成像元件的工作方法包括：控制图像数据向存储部的存储；将图像数据的属性信息存储于存储部；输出存储于存储部的图像数据；接收与属性信息有关的指示；及输出与所接收到的指示对应的属性信息。

本发明的技术所涉及的第21方式是一种程序，其用于使计算机执行处理，该计算机适用于内置有存储通过拍摄而得到的图像数据的存储器的成像元件，该处理包括：控制图像数据向存储部的存储；将图像数据的属性信息存储于存储部；输出存储于存储部的图像数据；接收与属性信息有关的指示；及输出与所接收到的指示对应的属性信息。

附图说明

图1是表示实施方式所涉及的摄像装置的外观的一例的立体图。

图2是表示图1所示的摄像装置的背面侧的外观的一例的后视图。

图3是表示实施方式所涉及的摄像装置的结构的一例的框图。

图4是表示实施方式所涉及的摄像装置中包含的摄像装置主体的电气系统的硬件结构的一例的框图。

图5是用于说明实施方式所涉及的摄像装置中包含的成像元件的帧速率的概念图。

图6是表示实施方式所涉及的成像元件的层叠结构的一例的概念图。

图7是表示实施方式所涉及的成像元件中包含的存储器的结构的一例的框图。

图8是表示实施方式所涉及的摄像装置中包含的成像元件的电气系统的硬件结构的一例的框图，是用于由成像元件进行摄像，且从成像元件输出属性信息的方式例的说明的框图。

图9是表示由实施方式所涉及的成像元件进行的摄像工序及输出工序的内容的一例的概念图。

图10是表示实施方式所涉及的摄像装置中包含的成像元件中的处理内容的一例的时序图。

图11A是表示在第1帧～第4帧从成像元件的输出I/F输出的属性信息的内容的一例的概念图。

图11B是表示在第5帧及第6帧从成像元件的输出I/F输出的属性信息的内容的一例的概念图。

图12是表示实施方式所涉及的摄像装置中包含的成像元件的电气系统的硬件结构的一例的框图，是用于从成像元件输出数字图像数据的方式例的说明的框图。

图13是表示实施方式所涉及的属性信息输出处理的流程的一例的流程图。

图14是表示实施方式所涉及的数据擦除处理的流程的一例的流程图。

图15是表示在对数字图像数据进行压缩处理的情况下向存储器存储数字图像数据及压缩图像数据的处理内容的一例的时序图。

图16A是表示在对第4帧以后的数字图像数据进行压缩处理时的第1帧～第4帧从成像元件的输出I/F输出的属性信息的内容的一例的概念图。

图16B是表示在对第4帧以后的数字图像数据进行压缩处理时的第5帧及第6帧从成像元件的输出I/F输出的属性信息的内容的一例的概念图。

图17A是表示包含表示是否预定伴随下一次摄像而压缩1帧量的数字图像数据的压缩预定标志的属性信息，即在第1帧～第4帧从成像元件的输出I/F输出的属性信息的内容的一例的概念图。

图17B是表示包含表示是否预定伴随下一次摄像而压缩1帧量的数字图像数据的压缩预定标志的属性信息，即在第5帧～第6帧从成像元件的输出I/F输出的属性信息的内容的一例的概念图。

图18A是表示包含表示是否预定伴随下一次摄像而压缩1帧量的数字图像数据的压缩预定标志且包含压缩形式确定信息的属性信息，即在第4帧～第5帧从成像元件的输出I/F输出的属性信息的内容的一例的概念图。

图18B是表示包含表示是否预定伴随下一次摄像而压缩1帧量的数字图像数据的压缩预定标志且包含压缩形式确定信息的属性信息，即在第6帧从成像元件的输出I/F输出的属性信息的内容的一例的概念图。

图19是表示在由成像元件的接收I/F接收到与属性信息有关的指示(例如，垂直同步信号)的定时由成像元件的输出I/F输出属性信息时的成像元件中的处理内容的一例的时序图。

图20是表示在按每一帧输出的属性信息是与1帧量的数字图像数据有关的属性信息时的在第1帧～第6帧输出的属性信息的内容的一例的概念图。

图21是表示在按每一帧输出的属性信息是与1帧量的数字图像数据有关的属性信息时的在第1帧～第6帧输出的属性信息，即不包含擦除标志及压缩预定标志的属性信息的内容的一例的概念图。

图22是表示实施方式所涉及的属性信息输出处理的流程的变形例的流程图。

图23是表示实施方式所涉及的摄像装置中包含的成像元件的电气系统的硬件结构的变形例的框图。

图24是表示实施方式所涉及的智能器件的背面侧的外观的一例的后视立体图。

图25是表示图24所示的智能器件的前面侧的外观的一例的前视立体图。

图26是表示从存储有实施方式所涉及的成像元件侧程序的存储介质将成像元件侧程序安装于成像元件内的计算机中的方式的一例的概念图。

具体实施方式

以下，按照附图对本发明的技术所涉及的摄像装置的实施方式的一例进行说明。

首先，对在以下说明中使用的术语进行说明。

CPU是指“Central Processing Unit：中央处理单元”的简称。GPU是指“GraphicsProcessing Unit：图形处理单元”的简称。RAM是指“Random Access Memory：随机存取存储器”的简称。ROM是指“Read Only Memory：只读存储器”的简称。DRAM是指“Dynamic RandomAccess Memory：动态随机存取存储器”的简称。SRAM是指“Static Random Access Memory：静态随机存取存储器”的简称。LSI是指“Large-Scale Integrated circuit：大规模集成电路”的简称。ASIC是指“Application Specific Integrated Circuit：专用集成电路”的简称。PLD是指“Programmable Logic Device：可编程逻辑器件”的简称。FPGA是指“Field-Programmable Gate Array：现场可编程门阵列”的简称。SoC是指“System-on-a-chip：片上系统”的简称。SSD是指“Solid State Drive：固态驱动器”的简称。USB是指“UniversalSerial Bus：通用串行总线”的简称。HDD是指“Hard Disk Drive：硬盘驱动器”的简称。EEPROM是指“Electrically Erasable and Programmable Read Only Memory：带电可擦可编程只读存储器”的简称。CCD是指“Charge Coupled Device：电荷耦合元件”的简称。CMOS是指“Complementary Metal Oxide Semiconductor：互补型金属氧化物半导体”的简称。EL是指“Electro-Luminescence：电致发光”的简称。A/D是指“Analog/Digital：模拟/数字”的简称。I/F是指“Interface：接口”的简称。UI是指“User Interface：用户界面”的简称。LVDS是指“Low Voltage Differential Signaling：低压差分信号”的简称。PCI-e是指“Peripheral Component Interconnect Express：外围组件互连标准”的简称。SATA是指“Serial Advanced Technology Attachment：串行高级技术附件”的简称。SLVS-EC是指“Scalable Low Signaling with Embedded Clock：带有嵌入式时钟的可扩展低压信号”的简称。MIPI是指“Mobile Industry Processor Interface：移动行业处理器接口”的简称。fps是指“frame per second：每秒帧数”的简称。FIFO是指“First In，First Out：先进先出”的简称。MPEG是指“Moving Picture Experts Group：动态影像专家小组”的简称。JPEG是指“Joint Photographic Experts Group：联合图像专家小组”的简称。TIFF是指“TaggedImage File Format：标签图像文件格式”的简称。BMP是指“Bitmap：位图”的简称。PNG是指“Portable Network Graphics：便携式网络图形”的简称。GIF是指“Graphics InterchangeFormat：图形交换格式”的简称。

作为一例，如图1所示，摄像装置10是镜头可换式且省略了反光镜的数码相机。摄像装置10具备摄像装置主体12和可更换地安装于摄像装置主体12上的可更换镜头14。另外，在此，作为摄像装置10的一例，举出了镜头可换式且省略了反光镜的数码相机，但本发明的技术并不限定于此，摄像装置10可以是镜头固定式等其他种类的数码相机。

在摄像装置主体12上设置有成像元件38。在可更换镜头14安装于摄像装置主体12上的情况下，表示被摄体的被摄体光透过可更换镜头14在成像元件38上成像，由成像元件38生成表示被摄体的图像的图像数据(例如，参考图4及图5)。

在摄像装置主体12上设置有混合式取景器(注册商标)16。这里所说的混合式取景器16是指例如选择性地使用光学取景器(以下，称为“OVF”)及电子取景器(以下，称为“EVF”)的取景器。另外，OVF是指“optical viewfinder：光学取景器”的简称。并且，EVF是指“electronic viewfinder：电子取景器”的简称。

在摄像装置主体12的前表面上设置有取景器切换杆18。通过使取景器切换杆18沿箭头SW方向转动，从而切换能够用OVF视觉辨认的光学像和能够用EVF视觉辨认的电子图像即即时预览图像。这里所说的“即时预览图像”是指基于通过由成像元件38拍摄而得到的图像数据的显示用动态图像。即时预览图像通常也被称为实时取景图像。在摄像装置主体12的上表面设置有释放按钮20及转盘23。在设定摄像系统的动作模式及回放系统的动作模式等时操作转盘23，由此在摄像装置10中，选择性地设定拍摄模式和回放模式作为动作模式。

释放按钮20作为摄像准备指示部及摄像指示部而发挥功能，并能够检测摄像准备指示状态和摄像指示状态这两个阶段的按压操作。摄像准备指示状态例如是指从待机位置被按下至中间位置(半按位置)的状态，摄像指示状态是指被按下至超过中间位置的最终按下位置(全按位置)的状态。另外，以下，将“从待机位置被按下至半按位置的状态”称为“半按状态”，将“从待机位置被按下至全按位置的状态”称为“全按状态”。

作为一例，如图2所示，在摄像装置主体12的背面上设置有触摸面板显示器24、指示键27及取景器目镜部30。

触摸面板显示器24具备显示器26及触摸面板28(也参考图4)。作为显示器26的一例，可举出液晶显示器。显示器26也可以不是液晶显示器，而是有机EL显示器或无机EL显示器等其他种类的显示器。另外，显示器26及EVF是本发明的技术所涉及的“显示部(显示器)”的一例。关于EVF的显示，由于等同于显示器26的显示，因此省略以后的记载，在本说明书中，能够将对显示器26的显示替换为对EVF的显示。

显示器26显示图像及字符信息等。显示器26用于显示当摄像装置10为拍摄模式时通过连续拍摄而得到的即时预览图像。并且，显示器26也用于显示当被赋予静止图像用拍摄的指示时通过拍摄而得到的静止图像。此外，显示器26也用于显示当摄像装置10为回放模式时的回放图像及菜单画面等。

触摸面板28是透射型触摸面板，与显示器26的显示区域的表面重叠。触摸面板28通过检测基于手指或手写笔等指示体的接触来接收来自用户的指示。

指示键27接收各种指示。这里所说的“各种指示”例如是指能够选择各种菜单的菜单画面的显示指示、一个或多个菜单的选择指示、选择内容的确定指示、选择内容的擦除指示、放大、缩小及帧传送等各种指示等。

作为一例，如图3所示，可更换镜头14具有成像透镜40。成像透镜40具备物镜40A、聚焦透镜40B及光圈40C。物镜40A、聚焦透镜40B及光圈40C从被摄体侧(物体侧)到摄像装置主体12侧(像侧)，沿着光轴L1，按照物镜40A、聚焦透镜40B及光圈40C的顺序配置。聚焦透镜40B及光圈40C通过受到来自马达等驱动源(省略图示)的动力而进行工作。即，聚焦透镜40B及光圈40C根据所施加的动力沿着光轴L1移动。并且，光圈40C通过根据所施加的动力而进行工作来调节曝光。

摄像装置主体12具备后级电路13、UI系统器件17、机械快门41及成像元件38。后级电路13是位于成像元件38的后级的电路。后级电路13具有控制器15及信号处理电路34。控制器15与UI系统器件17、信号处理电路34及成像元件38连接，控制摄像装置10的整个电气系统。

成像元件38具备具有受光面42A的光电转换元件42。在本实施方式中，成像元件38是CMOS图像传感器。并且，在此，作为成像元件38而例示出CMOS图像传感器，但本发明的技术并不限定于此，例如即使成像元件38是CCD图像传感器等其他种类的图像传感器，本发明的技术也成立。

机械快门41通过受到来自马达等驱动源(省略图示)的动力而进行工作。在可更换镜头14安装于摄像装置主体12的情况下，表示被摄体的被摄体光透过成像透镜40，经由机械快门41在受光面42A上成像。

UI系统器件17是向用户提示信息或接收来自用户的指示的器件。控制器15从UI系统器件17获取各种信息，并控制UI系统器件17。

成像元件38与控制器15连接，通过在控制器15的控制下拍摄被摄体，生成表示被摄体的图像的图像数据。

成像元件38与信号处理电路34连接。信号处理电路34是LSI，具体而言，是包含ASIC及FPGA的器件。控制器15从信号处理电路34获取各种信息，并控制成像元件38。成像元件38在控制器15的控制下，将由光电转换元件42生成的图像数据输出到信号处理电路34。

信号处理电路34对从成像元件38输入的图像数据进行各种信号处理。由信号处理电路34进行的各种信号处理例如包括白平衡调整、清晰度调整、伽马校正、颜色空间转换处理及色差校正等公知的信号处理。

另外，由信号处理电路34进行的各种信号处理也可以由信号处理电路34和成像元件38分散进行。即，也可以设为使成像元件38的处理电路110承担由信号处理电路34进行的各种信号处理中的至少一部分。

另外，在本实施方式中，作为信号处理电路34例示了包含ASIC及FPGA的器件，但本发明的技术并不限定于此，信号处理电路34也可以是包含ASIC、FPGA和/或PLD的器件。

并且，信号处理电路34也可以是包含CPU、储存器(storage)及存储器(memory)的计算机。这里所说的“储存器”是指SSD或HDD等非易失性存储装置，这里所说的“存储器)”是指DRAM或SRAM等易失性存储装置。计算机中包含的CPU可以是单个，也可以是多个。并且，可以使用GPU来代替CPU。并且，信号处理电路34可以通过硬件结构及软件结构的组合来实现。

作为一例，如图4所示，控制器15具备CPU15A、储存器15B、存储器15C、输出I/F15D及接收I/F15E。CPU15A、储存器15B、存储器15C、输出I/F15D及接收I/F15E经由总线100连接。在图4所示的例子中，为了便于图示，作为总线100图示了1条总线，但总线100包括数据总线、地址总线及控制总线等。

储存器15B存储各种参数及各种程序。储存器15B是非易失性存储装置。在此，作为储存器15B的一例，采用了EEPROM，但并不限于此，也可以是掩模ROM、HDD或SSD等。存储器15C是易失性存储装置。存储器15C中临时存储各种信息。存储器15C被CPU15A用作工作存储器。在此，作为存储器15C的一例，采用了DRAM，但并不限于此，也可以是SRAM等其他种类的易失性存储装置。另外，CPU15A是本发明的技术所涉及的“控制装置”的一例，储存器15B是本发明的技术所涉及的“存储装置”的一例。

储存器15B中存储有各种程序。CPU15A从储存器15B读出各种程序，将所读出的各种程序扩展到存储器15C。CPU15A根据扩展到存储器15C的各种程序来控制整个摄像装置10。

输出I/F15D与成像元件38连接。CPU15A经由输出I/F15D控制成像元件38。例如，CPU15A经由输出I/F15D对成像元件38提供规定进行摄像的定时的摄像定时信号，由此控制由成像元件38进行的摄像定时。

接收I/F15E与信号处理电路34连接。CPU15A经由接收I/F15E在与信号处理电路34之间进行各种信息的授受。

从成像元件38向信号处理电路34输入图像数据。信号处理电路34对从成像元件38输入的图像数据进行各种信号处理(详细内容将后述)。信号处理电路34将进行各种信号处理的图像数据输出到接收I/F15E。接收I/F15E接收来自信号处理电路34的图像数据，并将所接收到的图像数据传送到CPU15A。

外部I/F104与总线100连接。外部I/F104是由电路构成的通信器件。另外，在此，作为外部I/F104采用了由电路构成的器件，但这仅为一例。外部I/F104也可以是包括ASIC、FPGA和/或PLD的器件。并且，外部I/F104可以通过硬件结构及软件结构的组合来实现。

作为外部I/F104的一例有USB接口，能够与其连接存储卡控制器、智能器件、个人计算机、服务器、USB存储器和/或存储卡等外部装置(省略图示)。外部I/F104控制CPU15A与外部装置之间的各种信息的授受。另外，与外部I/F104直接或间接连接的外部装置，即智能器件、个人计算机、服务器、USB存储器和/或存储卡等外部装置是本发明的技术所涉及的“存储装置”的一例。

UI系统器件17具备触摸面板显示器24及接收器件84。显示器26及触摸面板28连接于总线100。因此，CPU15A使显示器26显示各种信息，并按照由触摸面板28接收到的各种指示进行动作。

接收器件84具备硬键部25。硬键部25是多个硬键，具有释放按钮20(参考图1)、转盘23(参考图1及图2)及指示键22(参考图2)。硬键部25连接于总线100，CPU15A获取由硬键部25接收到的指示，按照所获取的指示进行动作。

作为一例，如图5所示，从控制器15向成像元件38输入摄像定时信号。摄像定时信号包括垂直同步信号及水平同步信号。垂直同步信号是规定从光电转换元件42的每1帧的图像数据的读出开始定时的同步信号。水平同步信号是规定从光电转换元件42的每个水平线的图像数据的读出开始定时的同步信号。成像元件38按照根据从控制器15输入的垂直同步信号确定的帧速率，从光电转换元件42读出图像数据。另外，垂直同步信号是本发明的技术所涉及的“与属性信息有关的指示”及“来自外部的帧同步信号”的一例，控制器15是本发明的技术所涉及的“外部”的一例。

在图5所示的例子中，作为成像元件38的帧速率，示出了在期间T内从光电转换元件42进行8帧量的读出的帧速率。作为具体的帧速率的一例，可举出120fps，但并不限于此，可以是超过120fps的帧速率(例如，240fps)，也可以是小于120fps的帧速率(例如，60fps)。

作为一例，如图6所示，在成像元件38中内置有光电转换元件42、处理电路110及存储器112。成像元件38是将光电转换元件42、处理电路110及存储器112单芯片化而成的成像元件。即，光电转换元件42、处理电路110及存储器112被封装在一起。在成像元件38中，处理电路110及存储器112层叠于光电转换元件42上。具体而言，光电转换元件42及处理电路110通过铜等具有导电性的凸块(省略图示)彼此电连接，处理电路110及存储器112也通过铜等具有导电性的凸块(省略图示)彼此电连接。

处理电路110例如是LSI。存储器112是写入定时与读出定时不同的存储器。在此，作为存储器112的一例，采用了DRAM。

处理电路110是包括ASIC及FPGA的器件，按照上述控制器15的指示控制整个成像元件38。另外，在此，举出了处理电路110通过包含ASIC及FPGA的器件来实现的例子，但本发明的技术并不限定于此，例如也可以是包含ASIC、FPGA和/或PLD的器件。并且，作为处理电路110，也可以采用包含CPU、作为非易失性存储装置的EEPROM等储存器、及作为易失性存储装置的RAM等存储器的计算机。计算机中包含的CPU可以是单个，也可以是多个。使用GPU来代替CPU。并且，处理电路110可以通过硬件结构及软件结构的组合来实现。

光电转换元件42具有配置成矩阵状的多个光电二极管。作为多个光电二极管的一例，可举出“4896×3265”像素量的光电二极管。

在光电转换元件42中包含的各光电二极管中配置有滤色器。滤色器包含最有助于用于得到亮度信号的与G(绿色)对应的G滤色器、与R(红色)对应的R滤色器及与B(蓝色)对应的B滤色器。

光电转换元件42具有R像素、G像素及B像素。R像素是与配置有R滤色器的光电二极管对应的像素，G像素是与配置有G滤色器的光电二极管对应的像素，B像素是与配置有B滤色器的光电二极管对应的像素。R像素、G像素及B像素在行方向(水平方向)及列方向(垂直方向)上分别以规定的周期性配置。在本实施方式中，R像素、G像素及B像素以与X-Trans(注册商标)排列对应的周期性排列。另外，在此，例示了X-Trans排列，但本发明的技术并不限定于此，R像素、G像素及B像素的排列也可以是拜耳排列或蜂窝排列等。

成像元件38具有所谓的电子快门功能，在控制器15的控制下，通过启动电子快门功能而控制光电转换元件42内的各光电二极管的电荷积蓄时间。电荷积蓄时间是指所谓的快门速度。

在成像元件38中，以滚动快门方式选择性地进行静止图像用拍摄和即时预览图像用拍摄。静止图像用拍摄通过启动电子快门功能且使机械快门(省略图示)工作来实现，即时预览图像用拍摄通过不使机械快门工作而启动电子快门功能来实现。另外，在此，例示出滚动快门方式，但本发明的技术并不限于此，可以适用全局快门方式来代替滚动快门方式。

另外，存储器112是本发明的技术所涉及的“存储部(存储器)”的一例。在本实施方式中，作为存储器112采用了DRAM，但即使存储器112是其他种类的存储器，本发明的技术也成立。并且，成像元件38是本发明的技术所涉及的“层叠型成像元件”的一例。

作为一例，如图7所示，存储器112具有第1存储区域112A、第2存储区域112B、第3存储区域112C、第4存储区域112D、第5存储区域112E及第6存储区域112F。另外，在此，为了便于说明，例示了6个存储区域，但这仅为一例，存储器112只要具有能够存储多个帧量的图像数据的多个存储区域即可。

在图7所示的例子中，对第1存储区域112A、第2存储区域112B、第3存储区域112C、第4存储区域112D、第5存储区域112E及第6存储区域112F分别赋予存储器112内的地址。对第1存储区域112A赋予地址“0X00000000”。对第2存储区域112B赋予地址“0X00100000”。对第3存储区域112C赋予地址“0X00200000”。对第4存储区域112D赋予地址“0X00300000”。对第5存储区域112E赋予地址“0X00400000”。对第6存储区域112F赋予地址“0X00500000”。

作为一例，如图8所示，处理电路110具备接收I/F110D1及输出I/F110D2。在此，接收I/F110D1是本发明的技术所涉及的“接收部”及“接收部”的一例，输出I/F110D2是本发明的技术所涉及的“输出部(输出接口)”的一例。另外，接收部例如表示接受器(acceptor)，接收部例如表示接收器(Receiver)。

控制器15的输出I/F15D与处理电路110的接收I/F110D1连接，并将摄像定时信号输出到接收I/F110D1。接收I/F110D1接收从输出I/F15D输出的摄像定时信号。

信号处理电路34具备接收I/F34A及输出I/F34B。接收I/F34A与成像元件38的输出I/F110D2连接。处理电路110的输出I/F110D2将图像数据等各种信息(以下，也简称为“各种信息”)输出到信号处理电路34的接收I/F34A，接收I/F34A接收从输出I/F110D2输出的各种信息。信号处理电路34根据需要对由接收I/F34A接收到的各种信息实施信号处理。输出I/F34B与控制器15的接收I/F15E连接，并将各种信息输出到控制器15的接收I/F15E。接收I/F15E接收从输出I/F34B输出的各种信息。

在成像元件38中，处理电路110除了接收I/F110D1及输出I/F110D2以外，还具备读出电路110A、数字处理电路110B、控制电路110C、图像处理电路110E。另外，控制电路110C是本发明的技术所涉及的“控制部(控制电路)”的一例。

读出电路110A分别与光电转换元件42、数字处理电路110B及控制电路110C连接。数字处理电路110B连接于控制电路110C。控制电路110C分别与存储器112、接收I/F110D1、输出I/F110D2及图像处理电路110E连接。

作为一例，如图8所示，上述图像数据大致分为模拟图像数据70A和数字图像数据70B。另外，以下，为了便于说明，在不需要区分说明模拟图像数据70A和数字图像数据70B的情况下，不标注符号而称为“图像数据”。

处理电路110的接收I/F110D1及输出I/F110D2分别是具有FPGA的通信器件。并且，控制器15的输出I/F15D及接收I/F15E分别也是具有FPGA的通信器件。此外，信号处理电路34的接收I/F34A及输出I/F34B分别也是具有FPGA的通信器件。

处理电路110的接收I/F110D1与控制器15的输出I/F15D之间按照PCI-e的连接标准连接。并且，处理电路110的输出I/F110D2与信号处理电路34的接收I/F34A之间也按照PCI-e的连接标准连接。此外，信号处理电路34的输出I/F34B与控制器15的接收I/F15E之间也按照PCI-e的连接标准连接。另外，以下，在不需要区分说明接收I/F110D1、输出I/F110D2、接收I/F34A、输出I/F34B、接收I/F15E及输出I/F15D的情况下，不标注符号而称为“通信I/F”。

在此，作为通信I/F采用了由电路(ASIC、FPGA和/或PLD等)构成的通信器件，但这仅为一例。通信I/F也可以是包含CPU、EEPROM等储存器、及RAM等存储器的计算机。在该情况下，计算机中包含的CPU可以是单个，也可以是多个。使用GPU来代替CPU。并且，通信I/F可以通过硬件结构及软件结构的组合来实现。

接收I/F110D1接收从控制器15的输出I/F15D1输出的摄像定时信号，并将所接收到的摄像定时信号传送到控制电路110C。

读出电路110A在控制电路110C的控制下控制光电转换元件42，从光电转换元件42读出模拟图像数据70A。从光电转换元件42的模拟图像数据70A的读出按照从控制器15输入到处理电路110的摄像定时信号进行。

具体而言，首先，接收I/F110D1从控制器15接收摄像定时信号，并将所接收到的摄像定时信号传送到控制电路110C。接着，控制电路110C将从接收I/F110D1传送的摄像定时信号传送到读出电路110A。即，垂直同步信号及水平同步信号被传送到读出电路110A。并且，读出电路110A按照从控制电路110C传送的垂直同步信号开始从光电转换元件42以帧单位读出模拟图像数据70A。并且，读出电路110A按照从控制电路110C传送的水平同步信号开始以水平线单位的模拟图像数据70A的读出。

读出电路110A对从光电转换元件42读出的模拟图像数据70A进行模拟信号处理。模拟信号处理包括噪声消除处理及模拟增益处理等公知的处理。噪声消除处理是消除由光电转换元件42中包含的像素之间的特性的偏差引起的噪声的处理。模拟增益处理是对模拟图像数据70A施加增益的处理。并且，读出电路110A对模拟图像数据70A进行相关双采样。在由读出电路110A对模拟图像数据70A进行相关双采样后，模拟图像数据70A输出到数字处理电路110B。

数字处理电路110B具备A/D转换器110B1。A/D转换器110B1对模拟图像数据70A进行A/D转换。

数字处理电路110B对从读出电路110A输入的模拟图像数据70A进行数字信号处理。数字信号处理例如包括相关双采样、基于A/D转换器110B1的A/D转换及数字增益处理。

对于从读出电路110A输入的模拟图像数据70A，由A/D转换器110B1进行A/D转换，由此模拟图像数据70A被数字化，作为RAW数据得到数字图像数据70B。并且，通过数字处理电路110B对数字图像数据70B进行数字增益处理。数字增益处理是指对数字图像数据70B施加增益的处理。如此通过进行数字信号处理而得到的数字图像数据70B由数字处理电路110B输出到控制电路110C。

控制电路110C将从数字处理电路110B输入的数字图像数据70B输出到图像处理电路110E。图像处理电路110E对从控制电路110C输入的数字图像数据70B进行图像处理，将图像处理后的数字图像数据70B输出到控制电路110C。这里所说的“图像处理”例如可举出去马赛克处理和/或数字间隔剔除处理等。

去马赛克处理是根据与滤色器的排列对应的马赛克图像对每个像素计算所有颜色信息的处理。例如，若成像元件38是适用RGB3色滤色器的成像元件，则根据RGB马赛克图像对每个像素进行所有RGB的颜色信息。数字间隔剔除处理是以行单位间隔剔除图像数据中包含的像素的处理。线单位例如是指水平线单位和/或垂直线单位。

存储器112是能够存储多个帧的数字图像数据的存储器。存储器112具有像素单位的存储区域(参考图7)，数字图像数据70B通过控制电路110C以像素单位存储于存储器112中的对应的存储区域中。控制电路110C将从图像处理电路110E输入的数字图像数据70B存储于存储器112。

控制电路110C能够随机访问存储器112。控制电路110C根据来自控制器15的指示，获取存储于存储器112中的数字图像数据70B的属性信息。属性信息是表示存储于存储器112中的数字图像数据70B的属性的信息。在此，属性信息例如是指包含地址、图像尺寸、摄像时刻、曝光时间、成像元件灵敏度及擦除标志的信息。

地址是指存储器112中以帧单位确定数字图像数据70B的存储位置的信息(记录地址)。图像尺寸是指1帧量的数字图像数据70B的水平线方向的尺寸(水平尺寸)及1帧量的数字图像数据70B的垂直线方向的尺寸(垂直尺寸)。摄像时刻是指由成像元件38进行摄像的时刻(例如，年月日时分秒)。这里所说的“进行摄像的时刻”例如是指1帧量的数字图像数据70B存储于存储器112中的时刻。但是，这仅为一例，进行摄像的时刻也可以是完成1帧量的曝光的时刻或完成1帧量的A/D转换的时刻等。

曝光时间是指得到1帧量的数字图像数据70B所需的曝光时间。成像元件灵敏度例如是指光电转换元件42的灵敏度(传感器增益)。擦除标志是指表示伴随下一次摄像而是否从存储器112中擦除数字图像数据70B的标志。在擦除标志为关闭的情况下，不伴随下一次摄像而从存储器112中擦除数字图像数据70B，在擦除标志为开启的情况下，伴随下一次摄像而从存储器112中擦除数字图像数据70B。作为从存储器112擦除的数字图像数据70B的一例，可举出从存储器112擦除的1帧量的数字图像数据70B。

另外，曝光时间及成像元件灵敏度是本发明的技术的“摄像条件”的一例，开启状态的擦除标志是本发明的技术所涉及的“擦除信息”的一例。

在此，作为本发明的技术所涉及的“摄像条件”的一例，举出了曝光时间及成像元件灵敏度，但本发明的技术并不限定于此，代替曝光时间和/或成像元件，或除了曝光时间和/或成像元件以外，也可以采用成像透镜40的种类、被摄体距离、焦距、视角和/或抖动校正的有无等。

控制电路110C根据来自控制器15的与属性信息有关的指示生成属性信息，将所生成的属性信息输出到输出I/F110D2。与属性信息有关的指示例如是指控制器15请求处理电路110输出属性信息的指示。在本实施方式中，作为与属性信息有关的指示的一例，采用了垂直同步信号。输出I/F110D2将从控制电路110C输入的属性信息输出到信号处理电路34。

具体而言，首先，接收I/F110D1从控制器15接收垂直同步信号作为与属性信息有关的指示。接着，控制电路110C生成与存储于存储器112中的数字图像数据70B中最早存储的数字图像数据70B有关的属性信息，作为与由接收I/F110D1接收到的垂直同步信号对应的属性信息。并且，输出I/F110D2将由控制电路110C生成的属性信息输出到信号处理电路34。

作为一例，如图9所示，由成像元件38进行的工序包括摄像工序和输出工序。

在摄像工序中，依次进行曝光、模拟图像数据70A的读出、对光电转换元件42的复位、模拟信号处理、数字信号处理、第1次存储、数字图像数据70B的获取、图像处理及第2次存储。

由光电转换元件42进行曝光。由读出电路110A进行模拟图像数据70A的读出、对光电转换元件42的复位及模拟信号处理。模拟图像数据70A的读出以垂直同步信号由接收I/F110D1接收为条件而开始。由光电转换元件42进行曝光的期间是未进行模拟图像数据70A的读出及对光电转换元件42的复位的期间。对光电转换元件42的复位是指消除光电转换元件42内的各像素的残余电荷的动作。在从进行对光电转换元件42的基于读出电路110A的上一次复位到进行读出为止的期间进行基于光电转换元件42的曝光。

由数字处理电路110B进行数字信号处理。第1次存储是指通过进行数字信号处理而得到的数字图像数据70B向存储器112的存储。数字图像数据70B的获取是指从存储器112获取数字图像数据70B。由控制电路110C进行第1次存储及数字图像数据70B的获取。由图像处理电路110E对由控制电路110C获取的数字图像数据70B进行图像处理。第2次存储是指进行了图像处理的数字图像数据70B向存储器112的存储。由控制电路110C进行第2次存储。

在输出工序中，进行属性信息的生成和属性信息的输出。属性信息的生成是指与存储于存储器112中的数字图像数据70B有关的每1帧的属性信息的生成。由控制电路110C进行属性信息的生成。属性信息的输出是指利用输出I/F110D2输出由控制电路110C生成的属性信息。

图10示出第1帧(1F)～第6帧(6F)的图像数据的读出到向存储器112的存储为止的流程和每1帧的属性信息的输出定时的一例。图10所示的1F～6F的“F”是指“Frame：帧”的简称。在图10所示的例子中，为了便于说明，示出了分别在存储器112的第1存储区域112A、第2存储区域112B、第3存储区域112C、第4存储区域112D、第5存储区域112E及第6存储区域112F中存储1帧量的数字图像数据70B的方式。

作为一例，如图10所示，每当由接收I/F110D1接收垂直同步信号时，开始从光电转换元件42读出1帧量的模拟图像数据70A。在图10所示的例子中，由接收I/F110D1依次接收第1次～第6次垂直同步信号，开始第1帧～第6帧模拟图像数据70A的读出。

对从光电转换元件42的第1行的水平线到最终行的水平线按照水平同步信号按每一行进行模拟图像数据70A的读出，当对每一行的读出结束时，结束读出的水平线的各像素被复位。模拟图像数据70A被转换为数字图像数据70B，按照所读出的模拟图像数据70A的帧的顺序(摄像顺序)，数字图像数据70B以1帧单位可区分地且以FIFO方式存储于存储器112。具体而言，对第1存储区域112A、第2存储区域112B、第3存储区域112C、第4存储区域112D、第5存储区域112E及第6存储区域112F依次以1帧单位覆盖保存最新的数字图像数据70B。覆盖保存按照第1存储区域112A、第2存储区域112B、第3存储区域112C、第4存储区域112D、第5存储区域112E及第6存储区域112F的顺序反复进行。

输出I/F110D2将与存储于存储器112中的数字图像数据70B中的最新的数字图像数据70B有关的属性信息输出到信号处理电路34。在该情况下，首先，控制电路110C每当在由接收I/F110D1接收到垂直同步信号的定时完成1帧量的最新的数字图像数据70B向存储器112的存储时，生成与存储于存储器112中的数字图像数据70B中的最新的数字图像数据70B有关的属性信息。并且，输出I/F110D2将由控制电路110C生成的属性信息输出到信号处理电路34。

作为一例，如图11A及图11B所示，各帧(在图11A及图11B所示的例子中，第1帧～第6帧)的属性信息由输出I/F110D2输出到信号处理电路34。并且，信号处理电路34将所输入的属性信息输出到控制器15。

作为一例，如图11A所示，在第1帧输出的属性信息是与存储于第1存储区域112A中的数字图像数据70B有关的属性信息。在图11A所示的例子中，作为与存储于第1存储区域112A中的数字图像数据70B有关的属性信息的一例，可举出包含第1存储区域112A的地址、第1存储区域112A内的数字图像数据70B的水平尺寸、第1存储区域112A内的数字图像数据70B的垂直尺寸、与第1存储区域112A内的数字图像数据70B有关的摄像时刻、与第1存储区域112A内的数字图像数据70B有关的曝光时间、与第1存储区域112A内的数字图像数据70B有关的成像元件灵敏度及擦除标志_关闭的信息。在此，“擦除标志_关闭”是指表示擦除标志为关闭的状态的信息。

在第2帧输出的属性信息是与存储于第1存储区域112A中的数字图像数据70B有关的属性信息及与存储于第2存储区域112B中的数字图像数据70B有关的属性信息。在图11A所示的例子中，作为与存储于第2存储区域112B中的数字图像数据70B有关的属性信息的一例，可举出包含第2存储区域112B的地址、第2存储区域112B内的数字图像数据70B的水平尺寸、第2存储区域112B内的数字图像数据70B的垂直尺寸、与第2存储区域112B内的数字图像数据70B有关的摄像时刻、与第2存储区域112B内的数字图像数据70B有关的曝光时间、与第2存储区域112B内的数字图像数据70B有关的成像元件灵敏度及擦除标志_关闭的信息。

在第3帧输出的属性信息是与存储于第1存储区域112A中的数字图像数据70B有关的属性信息、与存储于第2存储区域112B中的数字图像数据70B有关的属性信息及与存储于第3存储区域112C中的数字图像数据70B有关的属性信息。在图11A所示的例子中，作为与存储于第3存储区域112C中的数字图像数据70B有关的属性信息的一例，可举出包含第3存储区域112C的地址、第3存储区域112C内的数字图像数据70B的水平尺寸、第3存储区域112C内的数字图像数据70B的垂直尺寸、与第3存储区域112C内的数字图像数据70B有关的摄像时刻、与第3存储区域112C内的数字图像数据70B有关的曝光时间、与第3存储区域112C内的数字图像数据70B有关的成像元件灵敏度及擦除标志_关闭的信息。

在第4帧输出的属性信息是与存储于第1存储区域112A中的数字图像数据70B有关的属性信息、与存储于第2存储区域112B中的数字图像数据70B有关的属性信息、与存储于第3存储区域112C中的数字图像数据70B有关的属性信息及与存储于第4存储区域112D中的数字图像数据70B有关的属性信息。在图11A所示的例子中，作为与存储于第4存储区域112D中的数字图像数据70B有关的属性信息的一例，可举出包含第4存储区域112D的地址、第4存储区域112D内的数字图像数据70B的水平尺寸、第4存储区域112D内的数字图像数据70B的垂直尺寸、与第4存储区域112D内的数字图像数据70B有关的摄像时刻、与第4存储区域112D内的数字图像数据70B有关的曝光时间、与第4存储区域112D内的数字图像数据70B有关的成像元件灵敏度及擦除标志_关闭的信息。在此，在第4帧输出的属性信息中包含的与存储于第1存储区域112A中的数字图像数据70B有关的属性信息内的“擦除标志_关闭”由控制电路110C变更为“擦除标志_开启”。“擦除标志_开启”是指表示擦除标志为开启的状态的信息。

如此，与存储于第1存储区域112A中的数字图像数据70B有关的属性信息内的“擦除标志_关闭”由控制电路110C变更为“擦除标志_开启”。这表示从输出I/F110D2在第4帧输出的属性信息是包含表示伴随下一次摄像而从存储器112中擦除第1存储区域112A内的数字图像数据70B的信息的信息。

当在第4帧输出的属性信息中包含“擦除标志_开启”时，伴随下一次摄像(例如，第5帧摄像开始的时刻或当前时刻到第5帧摄像开始为止的期间)，由控制电路110C擦除与作为存储器112内的成为擦除对象的数字图像数据70B的擦除对象图像数据有关的属性信息，即与第1存储区域112A有关的属性信息。并且，数字图像数据70B也由控制电路110C从第1存储区域112A擦除。在该情况下，例如，伴随下一次摄像，首先，由控制电路110C擦除与第1存储区域112A有关的属性信息，接着，由控制电路110C从第1存储区域112A擦除数字图像数据70B。另外，在此，举出了擦除数字图像数据70B及属性信息的方式例，但本发明的技术并不限定于此，“擦除”实际上除了擦除数字图像数据70B及属性信息以外，还包括释放区域，并能够将其覆盖的处理。

作为一例，如图11B所示，在第5帧输出的属性信息是与存储于第2存储区域112B中的数字图像数据70B有关的属性信息、与存储于第3存储区域112C中的数字图像数据70B有关的属性信息、与存储于第4存储区域112D中的数字图像数据70B有关的属性信息及与存储于第5存储区域112E中的数字图像数据70B有关的属性信息。在图11B所示的例子中，作为与存储于第5存储区域112E中的数字图像数据70B有关的属性信息的一例，可举出包含第5存储区域112E的地址、第5存储区域112E内的数字图像数据70B的水平尺寸、第5存储区域112E内的数字图像数据70B的垂直尺寸、与第5存储区域112E内的数字图像数据70B有关的摄像时刻、与第5存储区域112E内的数字图像数据70B有关的曝光时间、与第5存储区域112E内的数字图像数据70B有关的成像元件灵敏度及擦除标志_关闭的信息。在此，在第5帧输出的属性信息中包含的与存储于第2存储区域112B中的数字图像数据70B有关的属性信息内的“擦除标志_关闭”由控制电路110C变更为“擦除标志_开启”。

如此，当与存储于第2存储区域112B中的数字图像数据70B有关的属性信息内的“擦除标志_关闭”由控制电路110C变更为“擦除标志_开启”时，伴随下一次摄像(例如，第6帧摄像开始的时刻或当前时刻到第6帧摄像开始为止的期间)，由控制电路110C擦除与作为存储器112内的成为擦除对象的数字图像数据70B的擦除对象图像数据有关的属性信息，即与第2存储区域112B有关的属性信息。并且，数字图像数据70B也由控制电路110C从第2存储区域112B擦除。在该情况下，例如，伴随下一次摄像，首先，由控制电路110C擦除与第2存储区域112B有关的属性信息，接着，由控制电路110C从第2存储区域112B擦除数字图像数据70B。

在第6帧输出的属性信息是与存储于第3存储区域112C中的数字图像数据70B有关的属性信息、与存储于第4存储区域112D中的数字图像数据70B有关的属性信息、与存储于第5存储区域112E中的数字图像数据70B有关的属性信息及与存储于第6存储区域112F中的数字图像数据70B有关的属性信息。在图11B所示的例子中，作为与存储于第6存储区域112F中的数字图像数据70B有关的属性信息的一例，可举出包含第6存储区域112F的地址、第6存储区域112F内的数字图像数据70B的水平尺寸、第6存储区域112F内的数字图像数据70B的垂直尺寸、与第6存储区域112F内的数字图像数据70B有关的摄像时刻、与第6存储区域112F内的数字图像数据70B有关的曝光时间、与第6存储区域112F内的数字图像数据70B有关的成像元件灵敏度及擦除标志_关闭的信息。在此，在第6帧输出的属性信息中包含的与存储于第3存储区域112C中的数字图像数据70B有关的属性信息内的“擦除标志_关闭”由控制电路110C变更为“擦除标志_开启”。

如此，当与存储于第3存储区域112C中的数字图像数据70B有关的属性信息内的“擦除标志_关闭”由控制电路110C变更为“擦除标志_开启”时，伴随下一次摄像(例如，第7帧摄像开始的时刻或当前时刻到第7帧摄像开始为止的期间)，由控制电路110C擦除与作为存储器112内的成为擦除对象的数字图像数据70B的擦除对象图像数据有关的属性信息，即与第3存储区域112C有关的属性信息。并且，数字图像数据70B也由控制电路110C从第3存储区域112C擦除。在该情况下，例如，伴随下一次摄像，首先，由控制电路110C擦除与第3存储区域112C有关的属性信息，接着，由控制电路110C从第3存储区域112C擦除数字图像数据70B。

如此，当属性信息按每一帧由输出I/F110D2发送到信号处理电路34时，信号处理电路34将属性信息传送到控制器15。从信号处理电路34传送到控制器15的属性信息由控制器15的接收I/F15E接收。控制器15根据需要从由接收I/F15E接收到的属性信息中获取地址。

作为一例，如图12所示，控制器15经由输出I/F15D将从属性信息获取的地址输出到成像元件38的接收I/F110D1。成像元件38的接收I/F110D1接收来自控制器15的地址。控制电路110C按照由接收I/F110D1接收到的地址从存储器112获取数字图像数据70B，并使输出I/F110D2向信号处理电路34输出所获取的数字图像数据70B。

另外，在此，举出从控制器15的输出I/F15D向成像元件38输出地址的方式例进行了说明，但本发明的技术并不限定于此。例如，控制器15还可以具备发送I/F，可以从发送I/F向成像元件38发送地址。

并且，在此，举出由接收I/F110D1接收地址的方式例进行了说明，但本发明的技术并不限定于此。例如，成像元件38还可以具备接收I/F，可以由成像元件38的接收I/F接收从控制器15发送的地址。

接着，对摄像装置10的作用进行说明。

首先，参考图13对由成像元件38的处理电路110执行的属性信息输出处理的流程进行说明。

在图13所示的属性信息输出处理中，首先，在步骤ST10中，控制电路110C判定是否由接收I/F110D1接收到垂直同步信号。在步骤ST10中，在接收I/F110D1未接收到垂直同步信号的情况下判定为“否”，属性信息输出处理转移到步骤ST22。在步骤ST10中，在由接收I/F110D1接收到垂直同步信号的情况下判定为“是”，属性信息输出处理转移到步骤ST12。

在步骤ST12中，控制电路110C将通过拍摄而得到的数字图像数据70B存储于存储器112，然后，属性信息输出处理转移到步骤ST14。

在步骤ST14中，控制电路110C生成关于在步骤ST12中存储于存储器112中的数字图像数据70B的属性信息，保持所生成的属性信息，然后，属性信息输出处理转移到步骤ST16。

在步骤ST16中，控制电路110C判定通过进行下一次摄像，数字图像数据70B能够存储于存储器112内的帧数是否到达上限数。在本实施方式中，存储器112具有第1存储区域112A、第2存储区域112B、第3存储区域112C、第4存储区域112D、第5存储区域112E及第6存储区域112F这6个存储区域，因此这里所说的“上限数”是“6”。另外，上限数并不限定于此，只要是能够存储于存储器112中的帧数即可。

在步骤ST16中，在通过进行下一次摄像，数字图像数据70B能够存储于存储器112内的帧数未到达上限数的情况下判定为“否”，属性信息输出处理转移到步骤ST20。在步骤ST16中，在通过进行下一次摄像，数字图像数据70B能够存储于存储器112内的帧数到达上限数的情况下判定为“是”，属性信息输出处理转移到步骤ST18。

在步骤ST18中，控制电路110C将存储于存储器112中的全部帧量的数字图像数据70B中的关于最早存储于存储器112中的1帧量的数字图像数据70B的属性信息中包含的擦除标志开启，然后，属性信息输出处理转移到步骤ST20。

在步骤ST20中，控制电路110C使输出I/F110D2向信号处理电路34输出在当前时刻保持的属性信息，然后，属性信息输出处理转移到步骤ST22。

在步骤ST22中，控制电路110C判定是否满足结束属性信息输出处理的条件(以下，称为“属性信息输出处理结束条件”)。作为属性信息输出处理结束条件的一例，可举出由接收器件84(参考图4)接收到结束属性信息输出处理的指示的条件。在步骤ST22中，在不满足属性信息输出处理结束条件的情况下判定为“否”，属性信息输出处理转移到步骤ST10。在步骤ST22中，在满足属性信息输出处理结束条件的情况下判定为“是”，属性信息输出处理结束。

接着，参考图14对由成像元件38的处理电路110执行的数据擦除处理的流程进行说明。

在图14所示的数据擦除处理中，首先，在步骤ST50中，控制电路110C判定是否由输出I/F110D2输出属性信息。在步骤ST50中，在输出I/F110D2未输出属性信息的情况下判定为“否”，数据擦除处理转移到步骤ST60。在步骤ST50中，在由输出I/F110D2输出属性信息的情况下判定为“是”，数据擦除处理转移到步骤ST52。

在步骤ST52中，控制电路110C判定是否由接收I/F110D1接收到垂直同步信号。在步骤ST52中，在接收I/F110D1未接收到垂直同步信号的情况下判定为“否”，再次进行步骤ST52的判定。在步骤ST52中，在由接收I/F110D1接收到垂直同步信号的情况下判定为“是”，属性信息输出处理转移到步骤ST54。

在步骤ST54中，控制电路110C判定是否保持擦除标志被开启的属性信息。在步骤ST54中，在未保持擦除标志被开启的属性信息的情况下判定为“否”，数据擦除处理转移到步骤ST60。在步骤ST54中，在保持擦除标志被开启的属性信息的情况下判定为“是”，数据擦除处理转移到步骤ST56。

在步骤ST56中，控制电路110C首先根据在当前时刻保持的所有的属性信息中擦除标志被开启的属性信息中包含的地址来确定数字图像数据70B。接着，控制电路110C擦除在当前时刻保持的所有的属性信息中擦除标志被开启的属性信息。并且，控制电路110C从存储器112中擦除根据地址确定的数字图像数据70B，然后，数据擦除处理转移到步骤ST60。

在步骤ST60中，控制电路110C判定是否满足结束数据擦除处理的条件(以下，称为“数据擦除处理结束条件”)。作为数据擦除处理结束条件的一例，可举出由接收器件84(参考图4)接收到结束数据擦除处理的指示的条件。在步骤ST60中，在不满足数据擦除处理结束条件的情况下判定为“否”，数据擦除处理转移到步骤ST50。在步骤ST60中，在满足数据擦除处理结束条件的情况下判定为“是”，数据擦除处理结束。

如以上说明，在摄像装置10中，由接收I/F110D1接收与属性信息有关的指示，由输出I/F110D2将与所接收到的指示对应的属性信息输出到后级电路13。由此，后级电路13能够通过使用属性信息请求成像元件38提供数字图像数据70B。因此，后级电路13能够从成像元件38选择性地获取需要的数字图像数据70B。并且，与同时输出数字图像数据70B和属性信息中包含的至少一部分这两者的情况相比，能够减少利用成像元件38的输出所需的耗电量。

并且，在摄像装置10中，由控制电路110C生成与来自控制器15的垂直同步信号对应的属性信息，由输出I/F110D2将所生成的属性信息输出到信号处理电路34。因此，后级电路13能够从成像元件38获取属性信息，而无需新生成与垂直同步信号不同的信号来使用。

并且，在摄像装置10中，由输出I/F110D2输出与存储于存储器112中的所有的数字图像数据70B中的最新的数字图像数据70B有关的属性信息。因此，后级电路13能够获取与最新的数字图像数据70B有关的属性信息。

并且，在摄像装置10中，由输出I/F110D2输出与在由接收I/F110D1接收到垂直同步信号的定时的最新的数字图像数据70B有关的属性信息。因此，后级电路13能够获取与在由接收I/F110D1接收到垂直同步信号的定时的最新的数字图像数据70B有关的属性信息。

并且，在摄像装置10中，输出I/F110D2能够输出多个帧的数字图像数据70B各自的属性信息，属性信息由输出I/F110D2按照摄像顺序输出。因此，后级电路13能够从成像元件38按拍摄顺序获取数字图像数据70B。

并且，在摄像装置10中，作为属性信息，采用了包含地址、图像尺寸、摄像时刻及摄像条件的信息。因此，与属性信息中不包含地址、图像尺寸、摄像时刻及摄像条件中的任一个的情况相比，能够扩大后级电路13从成像元件38获取的数字图像数据70的用途的范围。

并且，在摄像装置10中，在伴随下一次摄像而从存储器112中擦除数字图像数据70B的情况下，从输出I/F110D2输出的属性信息中包含标志被开启的擦除标志。因此，能够防止由后级电路13指示输出未存储于存储器112中的数字图像数据70B。

并且，在摄像装置10中，在伴随下一次摄像而从存储器112中擦除数字图像数据70B的情况下，由控制电路110C从存储器112中擦除擦除标志被开启的属性信息，由控制电路110C从存储器112中擦除根据擦除标志被开启的属性信息中包含的地址来确定的数字图像数据70B。因此，能够在不同的定时擦除属性信息和与属性信息有关的数字图像数据70B这两者。

并且，在摄像装置10中，由接收I/F110D1接收从控制器15发送的属性信息。在控制电路110C中，根据由接收I/F110D1接收到的属性信息从存储器112获取数字图像数据70B，由输出I/F110D2将所获取的数字图像数据70B输出到信号处理电路34。因此，成像元件38能够将后级电路13请求的数字图像数据70B输出到后级电路13。

并且，在摄像装置10中，作为成像元件38，采用了将光电转换元件42、处理电路110及存储器112单芯片化而成的成像元件。由此，与未将光电转换元件42、处理电路110及存储器112单芯片化而成的成像元件相比，成像元件38的便携性提高。并且，与未将光电转换元件42、处理电路110及存储器112单芯片化而成的成像元件相比，能够提高设计的自由度。此外，与未将光电转换元件42、处理电路110及存储器112单芯片化而成的成像元件相比，也能够有助于摄像装置10的小型化。

并且，如图6所示，作为成像元件38，采用了在光电转换元件42上层叠有存储器112的层叠型成像元件。由此，与未层叠光电转换元件42和存储器112的情况相比，能够提高从光电转换元件42向存储器112的图像数据的传送速度。传送速度的提高也有助于整个处理电路110中的处理的高速化。并且，与未层叠光电转换元件42和存储器112的情况相比，也能够提高设计的自由度。此外，与未层叠光电转换元件42和存储器112的情况相比，也能够有助于摄像装置10的小型化。

并且，在摄像装置10中，基于由输出I/F110D2输出的数字图像数据70B的即时预览图像等由CPU15A显示在显示器26上。由此，能够使用户视觉辨认基于由输出I/F110D2输出的数字图像数据70B的即时预览图像等。

此外，在摄像装置10中，由输出I/F110D2输出的数字图像数据70B由CPU15A存储于储存器15B、智能器件、个人计算机、服务器、USB存储器和/或存储卡等中。由此，能够管理由输出I/F110D2输出的数字图像数据70B。

另外，在上述实施方式中，举出多个帧量的数字图像数据70B存储于存储器112中的方式例进行了说明，但本发明的技术并不限定于此。例如，存储器112中，除了多个帧量的数字图像数据70B以外，还可以存储压缩图像数据。压缩图像数据能够通过由图像处理电路110E进行压缩处理而得到。压缩处理是指压缩数字图像数据70B的处理。即，存储器112中，除了多个帧量的数字图像数据70B以外，还可以存储通过由作为本发明的技术所涉及的“压缩电路”的一例的图像处理电路110E压缩数字图像数据70B而得到的压缩图像数据。

具体而言，控制电路110C将规定的帧数(在图15所示的例子中，4帧量)的数字图像数据70B存储于存储器112。并且，控制电路110C将通过由图像处理电路110E压缩数字图像数据而得到的压缩图像数据存储于存储器112。此外，控制电路110C将与压缩图像数据有关的属性信息和能够确定图像数据被压缩的压缩确定信息与压缩图像数据建立对应关联。

在该情况下，作为一例，如图15所示，存储器112除了在上述实施方式中说明的地址以外，还具有地址“0X00540000”、“0X00580000”、及“0X005C0000”，按每个地址具有1帧量的存储区域。在图15所示的例子中，在第4帧数字图像数据70B存储于第4存储区域112D(“0X00300000”的地址的存储区域)中的情况下，由图像处理电路110E对第4帧数字图像数据70B进行压缩处理。由控制电路110C将通过压缩第4帧数字图像数据70B而得到的压缩图像数据(图15所示的例子的“压缩数据”)存储于第5存储区域112E(“0X00400000”的地址的存储区域)。

并且，在图15所示的例子中，伴随第4帧摄像的完成，由控制电路110C从第1存储区域112A(“0X00000000”的地址的存储区域)中擦除第1帧数字图像数据70B，由控制电路110C将第5帧数字图像数据70B存储于第1存储区域112A。并且，在第5帧数字图像数据70B存储于第1存储区域112A中的情况下，由图像处理电路110E对第5帧数字图像数据70B进行压缩处理。由控制电路110C将通过压缩第5帧数字图像数据70B而得到的压缩图像数据存储于第6存储区域112F(“0X00500000”的地址的存储区域)。

此外，在图15所示的例子中，伴随第5帧摄像的完成，由控制电路110C从第2存储区域112B(“0X00100000”的地址的存储区域)中擦除第2帧数字图像数据70B，由控制电路110C将第6帧数字图像数据70B存储于第2存储区域112B。并且，在第6帧数字图像数据70B存储于第2存储区域112B中的情况下，由图像处理电路110E对第6帧数字图像数据70B进行压缩处理。由控制电路110C将通过压缩第6帧数字图像数据70B而得到的压缩图像数据存储于第7存储区域112G(“0X00540000”的地址的存储区域)。

如此，第4帧以后的数字图像数据70B被图像处理电路110E压缩，由控制电路110C将通过压缩而得到的压缩图像数据存储于存储器112的空闲存储区域。

并且，在第4帧以后的数字图像数据70B被压缩，并作为压缩图像数据存储于存储器112的情况下，作为一例，如图16A及图16B所示，由控制电路110C生成属性信息。

作为一例，如图16A所示，在第1帧～第3帧输出的属性信息是与图11A相同的属性信息。在第4帧输出的属性信息中包含与第4帧数字图像数据70B有关的属性信息。在图16A所示的例子中，作为与第4帧数字图像数据70B有关的属性信息，示出了能够确定第4存储区域112D的“0X00300000”的地址、图像尺寸、摄像时刻、摄像条件及擦除标志_关闭。并且，在第4帧输出的属性信息中包含的第1帧属性信息的擦除标志被开启。由此，伴随第5帧摄像而从第1存储区域112A中擦除第1帧数字图像数据70B。并且，在第4帧输出的属性信息还包含与第5帧数字图像数据70B的压缩图像数据有关的属性信息。在图16A所示的例子中，作为与第5帧数字图像数据70B的压缩图像数据有关的属性信息，示出了能够确定第5存储区域112E的“0X00400000”的地址、图像尺寸、摄像时刻、摄像条件及压缩确定信息。

作为一例，如图16B所示，在第5帧输出的属性信息中包含与第5帧数字图像数据70B有关的属性信息。在图16B所示的例子中，作为与第5帧数字图像数据70B有关的属性信息，示出了能够确定第1存储区域112A的“0X00000000”的地址、图像尺寸、摄像时刻、摄像条件及擦除标志_关闭。并且，在第5帧输出的属性信息中包含的第2帧属性信息的擦除标志被开启。由此，伴随第6帧摄像而从第2存储区域112B中擦除第2帧数字图像数据70B。并且，在第5帧输出的属性信息中还包含与第5帧数字图像数据70B的压缩图像数据有关的属性信息及与第6帧数字图像数据70B的压缩图像数据有关的属性信息。在图16B所示的例子中，作为与第6帧数字图像数据70B的压缩图像数据有关的属性信息，示出了能够确定第6存储区域112F的“0X00500000”的地址、图像尺寸、摄像时刻、摄像条件及压缩确定信息。

作为一例，如图16B所示，在第6帧输出的属性信息中包含与第6帧数字图像数据70B有关的属性信息。在图16B所示的例子中，作为与第6帧数字图像数据70B有关的属性信息，示出了能够确定第2存储区域112B的“0X01000000”的地址、图像尺寸、摄像时刻、摄像条件及擦除标志_关闭。并且，在第6帧输出的属性信息中包含的第3帧属性信息的擦除标志被开启。由此，伴随第7帧摄像而从第3存储区域112C中擦除第3帧数字图像数据70B。并且，在第5帧输出的属性信息中还包含与第5帧数字图像数据70B的压缩图像数据有关的属性信息、与第6帧数字图像数据70B的压缩图像数据有关的属性信息及与第6帧数字图像数据70B的压缩图像数据有关的属性信息。在图16B所示的例子中，作为与第7帧数字图像数据70B的压缩图像数据有关的属性信息，示出了“0X00540000”的地址、图像尺寸、摄像时刻、摄像条件及压缩确定信息。

如此，由控制电路110C将规定的帧数的数字图像数据70B存储于存储器112，由控制电路110C还将压缩图像数据存储于存储器112，且由控制电路110C将与压缩图像数据有关的属性信息和压缩确定信息建立对应关联(在图16A及图16B所示的例子中，属性信息中包含压缩确定信息)。因此，即使在存储器112中存储有数字图像数据70B和压缩图像数据的情况下，也能够可区分地确定数字图像数据70B和压缩图像数据。

在图16A及图16B所示的例子中，示出了与数字图像数据70B有关的属性信息中包含地址、图像尺寸、摄像时刻、摄像条件及擦除标志的方式例，但本发明的技术并不限定于此。例如，在压缩图像数据存储于存储器112的情况下，作为一例，如图17A及图17B所示，与数字图像数据70B有关的属性信息中除了地址、图像尺寸、摄像时刻、摄像条件及擦除标志以外，还可以包含表示是否预定在存储器112中存储压缩图像数据的压缩预定标志。被开启的压缩预定标志是本发明的技术所涉及的“压缩预定信息”的一例，表示预定伴随下一次摄像而在存储器112中存储压缩图像数据。被关闭的压缩预定标志表示没有预定伴随下一次摄像而在存储器112中存储压缩图像数据。

当压缩预定标志被开启时，与压缩预定标志被开启的属性信息有关的数字图像数据70B伴随下一次摄像而被图像处理电路110E压缩。例如，如图17A所示，与在第3帧输出的属性信息中包含的第1帧数字图像数据70B有关的属性信息中包含表示压缩预定标志被开启的状态的“压缩预定标志_开启”。在该情况下，伴随下一次摄像(第4帧摄像)而第1帧数字图像数据70B被图像处理电路110E压缩，通过压缩而得到的压缩图像数据存储于第5存储区域112E。与此相伴，在第4帧输出的属性信息中包含与存储于第5存储区域112E(“0X00400000”的地址的存储区域)中的压缩图像数据有关的属性信息。与存储于第5存储区域112E中的压缩图像数据有关的属性信息中包含压缩确定信息，由此，后级电路13能够确定第5存储区域112E中存储有压缩图像数据。

另外，擦除标志及压缩预定标志被开启的定时同步，作为一例，如图17A及图17B所示，当由控制电路110C开启擦除标志时，与此相伴，由控制电路110C也开启压缩预定标志。由此，即使从存储器112中擦除数字图像数据70B，通过压缩擦除前的数字图像数据70B而得到的压缩图像数据也由存储器112保持。

如此，在存储器112中存储压缩图像数据的情况下，在从输出I/F110D2输出的属性信息中包含开启的压缩预定标志，因此能够对压缩图像数据的输出目的地(例如，后级电路13)赋予压缩图像数据的接受的准备宽限。

另外，作为数字图像数据70B被压缩为压缩图像数据时的压缩形式，例如可举出MPEG、JPEG、TIFF、PNG、GIF及BMP等。在压缩图像数据存储于存储器112中的情况下，作为一例，如图18A及图18B所示，也可以在从输出I/F110D2输出的属性信息中包含能够确定压缩图像数据的压缩形式的压缩形式确定信息。在图18A及图18B所示的例子中，压缩形式确定信息与压缩确定信息一起包含在属性信息中。由此，能够使压缩图像数据的输出目的地(例如，后级电路13)根据压缩形式进行处理。

并且，在上述实施方式中，举出在存储器112中存储1帧量的数字图像数据70B之后由输出I/F110D2输出属性信息的方式例进行了说明，但本发明的技术并不限定于此。例如，如图19所示，可以在由接收I/F110D1接收到与属性信息有关的指示(例如，垂直同步信号)的定时由输出I/F110D2输出属性信息。由此，能够根据与属性信息有关的指示即时地将属性信息提供给后级电路13。

在上述实施方式中，举出在按每一帧输出的属性信息中包含多个帧量的属性信息的方式例进行了说明，但本发明的技术并不限定于此，例如，如图20所示，按每一帧输出的属性信息可以仅为与所对应的帧的数字图像数据70B有关的属性信息。在该情况下，与在按每一帧输出的属性信息中包含多个帧量的属性信息的情况相比，能够减少按每一帧输出到信号处理电路34的属性信息的信息量。

另外，在图20所示的例子中，在按每一帧输出的属性信息中包含擦除标志及压缩预告标志，但本发明的技术并不限定于此，例如，如图21所示，在按每一帧输出的属性信息中可以不包含擦除标志及压缩预告标志。并且，也可以在按每一帧输出的属性信息中不包含擦除标志而包含压缩预告标志。

并且，在上述实施方式中，举出由输出I/F110D2输出与全部帧的每一个有关的属性信息的方式例进行了说明，但本发明的技术并不限定于此，也可以从后级电路13侧向成像元件38指示使输出I/F110D2输出多少帧量的属性信息。

在该情况下，例如，代替图13所示的属性信息输出处理，作为一例，由成像元件38的处理电路110执行图22所示的属性信息输出处理。

图22所示的属性信息输出处理与图13所示的属性信息输出处理相比，不同点在于，具有步骤ST10A来代替步骤ST10，具有步骤ST18A来代替步骤ST18，及具有步骤ST20A来代替步骤ST20。控制器15经由输出I/F15D向成像元件38输出属性信息请求指示。属性信息请求指示包含垂直同步信号和输出量信息。输出量信息是指表示利用成像元件38的输出I/F110D2的属性信息的输出量的信息。这里所说的“输出量”例如由帧数规定。

在图22所示的属性信息输出处理中，在步骤ST10A中，控制电路110C判定是否由接收I/F110D1接收到从控制器15输出的属性信息请求指示。在步骤ST10A中，在接收I/F110D1未接收到属性信息请求指示的情况下判定为“否”，属性信息输出处理转移到步骤ST22。在步骤ST10A中，在由接收I/F110D1接收到属性信息请求指示的情况下判定为“是”，属性信息输出处理转移到步骤ST12。

在步骤ST18A中，控制电路110C按照由属性信息请求指示中包含的输出量信息表示的输出量选定在当前时刻保持的属性信息中使输出I/F110D2向信号处理电路34输出的属性信息。例如，若由输出量信息表示的输出量为1帧，则控制电路110C选择1帧量的与最新的数字图像数据70B有关的属性信息，若由输出量信息表示的输出量为2帧，则选择2帧量的与最新的数字图像数据70B有关的属性信息。

在步骤ST20A中，控制电路110C使输出I/F110D2向信号处理电路34输出在步骤ST18A中选定的属性信息。由此，能够避免从输出I/F110D2输出必要以上的较多的属性信息。并且，由于输出量由帧数规定，因此后级电路13能够以帧单位处理属性信息。

并且，在上述实施方式中，举出由输出I/F110D2向信号处理电路34输出属性信息及数字图像数据70B的方式例进行了说明，但本发明的技术并不限定于此。例如，如图23所示，可以由输出I/F110D2及输出I/F110D3向信号处理电路34输出属性信息及数字图像数据70B。在图23所示的例子中，处理电路110具有输出I/F110D2及输出I/F110D3。输出I/F110D3是本发明的技术所涉及的“第1输出部”的一例，输出I/F110D2是本发明的技术所涉及的“第2输出部”的一例。

输出I/F110D3与控制电路110C连接。并且，信号处理电路34具备接收I/F34C。输出I/F110D2将属性信息输出到信号处理电路34。由信号处理电路34的接收I/F34A接收由输出I/F110D2输出的属性信息。并且，输出I/F110D3在控制电路110C的控制下将数字图像数据70B输出到信号处理电路34。由信号处理电路34的接收I/F34C接收由输出I/F110D3输出的数字图像数据70B。

根据图23所示的结构，由输出I/F110D2输出属性信息，由输出I/F110D3输出数字图像数据70B，因此能够并行输出属性信息和数字图像数据70B。

在上述实施方式中，例示了镜头可换式摄像装置10，但本发明的技术并不限定于此。例如，如图24所示，也可以在智能器件200上搭载有摄像装置主体214，该摄像装置主体214具有与在上述实施方式中说明的摄像装置主体12相当的结构及功能。

作为示例，如图24所示，智能设备200具备框体212，并且摄像装置主体214容纳于框体212中。作为智能器件200的一例，可举出智能手机。在此，作为智能器件200，例如可举出作为带有摄像功能的电子设备的智能手机或平板终端等。

成像透镜216安装于框体212上。在图24所示的例子中，成像透镜216在使智能器件200处于垂直放置的状态时的框体212的背面212A的左上部从背面212A露出。成像透镜216的中心位于光轴L1上。在摄像装置主体214上内置有成像元件38。摄像装置主体214从成像透镜216取入被摄体光。取入到摄像装置主体214内的被摄体光在成像元件38上成像，如在上述实施方式中说明的那样进行摄像。

作为一例，如图25所示，在框体212的前表面212B设置有指示键222及触摸面板显示器224。在将智能器件200垂直放置的状态时的前表面212B的下部配置有指示键222，在指示键222的上方配置有触摸面板显示器224。触摸面板显示器224具备显示器226及触摸面板228，在显示器226上重叠有触摸面板228。触摸面板显示器224及指示键222具有与在上述实施方式中说明的UI系统器件17相同的功能。即，触摸面板显示器224及指示键222对用户提示信息，或接收来自用户的指示。来自用户的指示例如通过对显示于触摸面板显示器224上的软键(例如，与释放按钮20等相当的软键)进行触摸操作来实现。

另外，显示器226是本发明的技术所涉及的“显示部(显示器)”的一例。并且，智能器件200是本发明的技术所涉及的“摄像装置”的一例。并且，在图24所示的例子中，示出了仅摄像装置主体214内置于智能器件200中的方式例，但本发明的技术并不限定于此，可以在智能器件200内置有多台数码相机，在该情况下，只要在至少1台数码相机中搭载有摄像装置主体214即可。

并且，在上述实施方式中，作为成像元件38，例示了将光电转换元件42、处理电路110及存储器112单芯片化而成的成像元件，但本发明的技术并不限定于此。例如，只要将光电转换元件42、处理电路110及存储器112中的至少光电转换元件42及存储器112单芯片化即可。

并且，在上述实施方式中，例示了属性信息是包含地址、图像尺寸、摄像时刻及摄像条件的信息，但本发明的技术并不限定于此。例如，属性信息可以是包含地址、图像尺寸、摄像时刻及摄像条件中的地址的信息，也可以是包含地址、图像尺寸、摄像时刻和/或摄像条件的信息。

并且，在上述实施方式中，通信I/F之间按照PCI-e的连接标准连接，但本发明的技术并不限定于此。也可以采用LVDS、SATA、SLVS-EC或MIPI等其他连接标准来代替PCI-e连接标准。

并且，在上述实施方式中，成像元件38与信号处理电路34之间的通信、控制器15与成像元件38的通信、及信号处理电路34与控制器15的通信均为有线形式的通信。然而，本发明的技术并不限定于此。成像元件38与信号处理电路34之间的通信、控制器15与成像元件38的通信和/或信号处理电路34与控制器15的通信也可以是无线形式的通信。

并且，在上述实施方式中，举出UI系统器件17组装在摄像装置主体12中的方式例进行了说明，但UI系统器件17中包含的多个构成要件中的至少一部分可以外置在摄像装置主体12上。并且，UI系统器件17中包含的多个构成要件中的至少一部分也可以作为分体与外部I/F104连接来使用。

并且，在上述实施方式中，作为帧速率例示了120fps，但本发明的技术并不限定于此，也可以将摄像用帧速率(例如，在图9所示的摄像工序中适用的帧速率)和输出用帧速率(例如，在图9所示的输出工序中适用的帧速率和/或数字图像数据70B的输出用帧速率)设为不同的帧速率。摄像用帧速率和/或输出用帧速率可以是固定的帧速率，也可以是可变的帧速率。在可变的帧速率的情况下，例如可以在满足规定条件(例如，由接收器件84接收到变更帧速率的指示的条件和/或作为变更帧速率的定时而事先确定的定时到来的条件)的情况下变更帧速率。在可变的帧速率的情况下，帧速率的具体的数值例如可以根据由接收器件84接收到的指示来变更，也可以根据后级电路13和/或成像元件38的运转率来变更。

并且，在上述实施方式中，例示了信号处理电路34，但本发明的技术并不限定于此，除了信号处理电路34以外，还可以使用一个以上的信号处理电路。在该情况下，只要将成像元件38与多个信号处理电路分别直接连接即可。

并且，在上述实施方式中，举出处理电路110由包含ASIC及FPGA的器件来实现的方式例进行了说明，但本发明的技术并不限定于此。例如，也可以通过基于计算机的软件结构来实现处理电路110中包含的多个器件中的至少控制电路110C。

在该情况下，例如，如图26所示，在成像元件38中内置有计算机852，将用于使计算机852执行上述实施方式所涉及的属性信息输出处理的属性信息输出程序902和用于使计算机852执行上述实施方式所涉及的数据擦除处理的数据擦除程序904存储于存储介质900中。作为存储介质900的一例，可举出作为非临时存储介质的SSD或USB存储器等任意的便携式存储介质。以下，为了便于说明，在不需要区分说明属性信息输出处理及数据擦除处理的情况下，称为“成像元件侧处理”，在不需要区分说明属性信息输出程序902及数据擦除程序904的情况下，称为“成像元件侧程序”。

计算机852具备CPU852A、储存器852B及存储器852C。储存器852B是EEPROM等非易失性存储装置，存储器852C是RAM等易失性存储装置。存储于存储介质900中的成像元件侧程序安装于计算机852。CPU852A根据成像元件侧程序执行成像元件侧处理。

成像元件侧程序可以不存储于存储介质900中而存储于储存器852B中。在该情况下，CPU852A从储存器852B中读出成像元件侧程序，将所读出的成像元件侧程序扩展到存储器852C。并且，CPU852A根据扩展到存储器852C的成像元件侧程序来执行成像元件侧处理。

并且，在此，举出了属性信息输出程序902及数据擦除程序904存储于储存器852B中的方式例，但并不限于此，也可以将属性信息输出程序902及数据擦除程序904中的一者存储于储存器852B中，将另一者存储于存储介质900中。

并且，也可以在经由通信网络(省略图示)与计算机852连接的其他计算机或服务器装置等存储部中存储成像元件侧程序，根据上述摄像装置10或智能器件200的请求下载成像元件侧程序并安装于计算机852。

另外，不需要在与计算机852连接的其他计算机或服务器装置等存储部中存储全部成像元件侧程序，可以存储成像元件侧程序的一部分(例如，属性信息输出程序902或数据擦除程序904)。

在图26所示的例子中，例示了成像元件38中内置有计算机852的方式例，但本发明的技术并不限定于此，例如计算机852可以设置在成像元件38的外部。

在图26所示的例子中，CPU852A是单个CPU，但也可以是多个CPU。并且，也可以适用GPU来代替CPU852A。

在图26所示的例子中，例示了计算机852，但本发明的技术并不限定于此，也可以适用包含ASIC、FPGA和/或PLD的器件来代替计算机852。并且，也可以使用硬件结构及软件结构的组合来代替计算机852。

作为执行在上述实施方式中说明的成像元件侧处理的硬件资源，能够使用以下所示的各种处理器。作为处理器，例如可举出通用的处理器即CPU，如上所述，通过执行软件即程序，作为执行成像元件侧处理的硬件资源而发挥功能。并且，作为处理器，例如可举出作为处理器的专用电路，所述处理器具有FPGA、PLD、或ASIC等为了执行特定的处理而专门设计的电路结构。任何处理器中都内置或连接有存储器，通过任何处理器都使用存储器来执行信息处理装置侧处理。

执行成像元件侧处理的硬件资源可以由这些各种处理器中的一个构成，也可以由相同种类或不同种类的两个以上的处理器的组合(例如，多个FPGA的组合、或CPU与FPGA的组合)构成。并且，执行成像元件侧处理的硬件资源可以是一个处理器。

作为由一个处理器构成的例子，第一，存在如下方式：如以客户端及服务器等计算机为代表，由一个以上的CPU和软件的组合来构成一个处理器，该处理器作为执行成像元件侧处理的硬件资源而发挥功能。第二，存在如下方式：如以SoC等为代表，使用由一个IC芯片来实现包括执行成像元件侧处理的多个硬件资源的整个系统的功能的处理器。如此，成像元件侧处理通过使用一个以上上述各种处理器作为硬件资源来实现。

此外，作为这些各种处理器的硬件结构，更具体而言，能够使用将半导体元件等电路元件进行了组合的电路。

并且，在图1所示的例子中例示摄像装置10，在图24所示的例子中例示了智能器件200，但本发明的技术并不限定于此。即，本发明的技术也能够适用于内置有具有与在上述实施方式中说明的摄像装置主体12相当的结构及功能的摄像装置的各种电子设备(例如，镜头固定式相机、个人计算机或可穿戴终端装置等)，并且即使在这些电子设备中，也能够得到与摄像装置10及智能器件200相同的作用及效果。

并且，在上述各实施方式中，例示了显示器26及226，但本发明的技术并不限定于此。例如，可以将附接到摄像装置的单独的显示器用作本发明的技术所涉及的“显示部”。

并且，上述各种处理仅为一例。因此，在不脱离主旨的范围内，当然可以删除不必要的步骤，或者追加新的步骤，或者切换处理顺序。

以上所示的记载内容及图示内容是关于本发明的技术所涉及部分的详细说明，只是本发明的技术的一例。例如，与上述结构、功能、作用及效果有关的说明是与本发明的技术所涉及部分的结构、功能、作用及效果的一例有关的说明。因此，在不脱离本发明的技术的主旨的范围内，当然可以对以上所示的记载内容及图示内容删除不必要的部分，或者追加新的要素，或者进行替换。并且，为了避免复杂化，并且为了容易理解本发明的技术所涉及的部分，在以上所示的记载内容及图示内容中，省略了在能够实施本发明的技术的方面不需要特别说明的与技术常识等有关的说明。

在本说明书中，“A和/或B”与“A及B中的至少一个”的含义相同。即，“A和/或B”是指可以只是A，可以只是B，也可以是A及B的组合。并且，在本说明书中，附加“和/或”来表现3个以上的事项的情况下，也可以适用与“A和/或B”相同的概念。

本说明书中所记载的所有文献、专利申请及技术标准，以与具体且分别记载通过参考而援用各文献、专利申请及技术标准的情况相同程度，通过参考而援用于本说明书中。

关于以上实施方式，进一步公开以下附记。

(附记1)

一种成像元件，其内置有：

处理器；及

存储器，存储通过拍摄而得到的图像数据，且内置于上述成像元件中，

上述处理器进行如下：

控制上述图像数据向上述存储器的存储，

将上述图像数据的属性信息存储于上述存储器，

输出存储于上述存储器中的上述图像数据，

接收与上述属性信息有关的指示，

输出与所接收到的上述指示对应的上述属性信息。

Claims (21)

1.一种成像元件，其具备：

存储器，存储通过拍摄而得到的图像数据，且内置于所述成像元件中；

控制电路，控制所述图像数据向所述存储部的存储，将所述图像数据的属性信息存储于所述存储器，且内置于所述成像元件中；

输出接口，输出存储于所述存储器的所述图像数据，且内置于所述成像元件中；及

接收接口，接收与所述属性信息有关的指示，

所述输出接口输出与由所述接收接口接收到的所述指示对应的所述属性信息。

2.根据权利要求1所述的成像元件，其中，

所述输出接口在由所述接收接口接收到所述指示的定时输出所述属性信息。

3.根据权利要求1或2所述的成像元件，其中，

所述指示是来自外部的帧同步信号。

4.根据权利要求1至3中任一项所述的成像元件，其中，

所述输出接口输出与存储于所述存储器的所述图像数据中的最新的图像数据有关的所述属性信息。

5.根据权利要求4所述的成像元件，其中，

所述输出接口在由所述接收接口接收到所述指示的定时输出与所述最新的图像数据有关的所述属性信息。

6.根据权利要求1至5中任一项所述的成像元件，其中，

所述输出接口能够输出对应于多个所述图像数据的各个属性信息，

所述属性信息由所述输出接口按照摄像顺序输出。

7.根据权利要求1至6中任一项所述的成像元件，其中，

所述属性信息是包含地址、图像尺寸、摄像时刻及摄像条件中的至少一个的信息。

8.根据权利要求1至7中任一项所述的成像元件，其中，

在伴随下一次摄像而从所述存储器中擦除所述图像数据的情况下，从所述输出接口输出的所述属性信息是包含表示伴随下一次摄像而从所述存储器中擦除所述图像数据的擦除信息的信息。

9.根据权利要求8所述的成像元件，其中，

在从所述存储器中擦除所述图像数据的情况下，所述控制电路从所述存储器中擦除与作为所述存储器内的成为擦除对象的所述图像数据的擦除对象图像数据有关的所述属性信息，从所述存储器中擦除所述擦除对象图像数据。

10.根据权利要求1至9中任一项所述的成像元件，其具备压缩所述图像数据的压缩电路，

所述控制电路将规定的帧数的所述图像数据存储于所述存储器，将通过由所述压缩电路压缩所述图像数据而得到的压缩图像数据存储于所述存储器，且将与所述压缩图像数据有关的所述属性信息和能够确定所述图像数据被压缩的压缩确定信息与所述压缩图像数据建立对应关联。

11.根据权利要求10所述的成像元件，其中，

在所述存储器中存储所述压缩图像数据的情况下，从所述输出接口输出的所述属性信息是包含表示预定在所述存储器中存储所述压缩图像数据的压缩预定信息的信息。

12.根据权利要求10或11所述的成像元件，其中，

从所述输出接口输出的所述属性信息是包含能够确定所述压缩图像数据的压缩形式的信息的信息。

13.根据权利要求1至12中任一项所述的成像元件，其中，

所述指示包含基于所述输出接口的所述属性信息的输出量，

所述输出接口以所述输出量输出所述属性信息。

14.根据权利要求13所述的成像元件，其中，

所述输出量由所述图像数据的帧数规定。

15.根据权利要求1至14中任一项所述的成像元件，其还具备：

接收器，接收从位于所述成像元件的后级的后级电路发送的所述属性信息，

所述控制电路根据由所述接收器接收到的所述属性信息从所述存储器获取所述图像数据，并使所述输出接口向所述后级电路输出所获取的所述图像数据。

16.根据权利要求1至15中任一项所述的成像元件，其中，

所述输出接口具有第1输出接口及第2输出接口，

所述第1输出接口输出所述图像数据，

所述第2输出接口输出所述属性信息。

17.根据权利要求1至16中任一项所述的成像元件，其是至少将光电转换元件和所述存储器单芯片化而成的。

18.根据权利要求17所述的成像元件，其中，

所述成像元件是所述存储器层叠于所述光电转换元件上的层叠型成像元件。

19.一种摄像装置，其具备：

权利要求1至18中任一项所述的成像元件；及

控制装置，进行使显示器显示基于由所述输出接口输出的所述图像数据的图像的控制及将由所述输出接口输出的所述图像数据存储于存储装置的控制中的至少一者。

20.一种成像元件的工作方法，所述成像元件内置有存储通过拍摄而得到的图像数据的存储器，所述成像元件的工作方法包括：

控制所述图像数据向所述存储部的存储；

将所述图像数据的属性信息存储于所述存储器，

输出存储于所述存储器的所述图像数据；

接收与所述属性信息有关的指示；及

输出与接收到的所述指示对应的所述属性信息。

21.一种程序，该程序用于使计算机执行处理，所述计算机适用于内置有存储通过拍摄而得到的图像数据的存储器的成像元件，所述处理包括：

控制所述图像数据向所述存储部的存储；

将所述图像数据的属性信息存储于所述存储器，

输出存储于所述存储器的所述图像数据；

接收与所述属性信息有关的指示；及

输出与接收到的所述指示对应的所述属性信息。

Images