CN114201298A - 内存管理方法、装置、电子设备及存储介质 - Google Patents
内存管理方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN114201298A CN114201298A CN202111533366.1A CN202111533366A CN114201298A CN 114201298 A CN114201298 A CN 114201298A CN 202111533366 A CN202111533366 A CN 202111533366A CN 114201298 A CN114201298 A CN 114201298A
- Authority
- CN
- China
- Prior art keywords
- memory
- operator
- model
- allocated
- queue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 688
- 238000007726 management method Methods 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 claims description 36
- 238000004590 computer program Methods 0.000 claims description 10
- 238000009825 accumulation Methods 0.000 claims description 3
- 238000013473 artificial intelligence Methods 0.000 abstract description 4
- 238000004891 communication Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 230000003068 static effect Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000005291 magnetic effect Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000003062 neural network model Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000013136 deep learning model Methods 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5022—Mechanisms to release resources
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请提供一种内存管理方法、装置、电子设备及存储介质,涉及人工智能技术领域,通过根据预设的待执行模型,获取算子执行队列,算子执行队列中包括至少两个模型算子,模型算子用于在被执行时,实现待执行模型中的一个处理步骤;根据算子执行队列中各模型算子的执行次序,生成预分配内存信息,预分配内存信息表征各模型算子的目标内存区域,目标内存区域用于执行模型算子,至少两个模型算子对应的目标内存区域相同;根据预分配内存信息,生成内存分配信息,并基于内存分配信息运行待执行模型,内存分配信息用于表征执行算子执行队列中的各模型算子所需的内存地址。避免了内存动态分配和释放带来的效率损失问题,提高了模型的运行速度。
Description
技术领域
本申请涉及人工智能技术领域,尤其涉及一种内存管理方法、装置、电子设备及存储介质。
背景技术
当前,随着人工智能推理模型的日益复杂,加载推理模型所占用的内存空间也变得越来越大,同时,一个人工智能的应用往往需要多个推理模型才能完成,进一步加剧了内存压力。
现有技术中,为了降低运行推理模型的内存压力,一方面是通过增加硬件投入,提高运行模型的内存总量,另一方面,是在模型运行过程中对内存进行动态的分配和释放,从而提高内存的复用率。
然而,现有技术中的方案,除了造成成本上升的问题外,在模型运行过程中对内存进行动态分配和释放,会影响内存运行速度,从而导致模型运行效率降低的问题,影响模型的使用效果。
发明内容
本申请提供一种内存管理方法、装置、电子设备及存储介质,用以解决由于内存占用过大导致的模型运行效率降低的问题。
第一方面,本申请提供了一种内存管理方法,包括:
根据预设的待执行模型,获取算子执行队列,所述算子执行队列中包括至少两个模型算子,所述模型算子用于在被执行时,实现所述待执行模型中的一个处理步骤;根据所述算子执行队列中各模型算子的执行次序,生成预分配内存信息,所述预分配内存信息表征所述各模型算子的目标内存区域,所述目标内存区域用于执行模型算子,至少两个所述模型算子对应的目标内存区域相同;根据所述预分配内存信息,生成内存分配信息,并基于所述内存分配信息运行所述待执行模型,所述内存分配信息用于表征执行所述算子执行队列中的各模型算子所需的内存地址。
在一种可能的实现方式中,所述目标内存区域包括复用内存区域,所述复用内存区域对应至少两个相同的模型算子,根据所述算子执行队列中各模型算子的执行次序,生成预分配内存信息,包括:根据所述算子执行队列中各模型算子的执行次序,生成生命周期队列,所述生命周期队列中包括生命周期信息,所述生命周期信息与模型算子一一对应,所述生成周期信息用于表征模型算子在内存中的生命周期;根据所述生命周期队列中的各生命周期信息,以及对应的模型算子的内存需求,确定至少一个复用内存区域。
在一种可能的实现方式中,所述生命周期信息包括起始点标识和终止点标识;根据所述算子执行队列中各模型算子的执行次序,生成生命周期队列,包括:获取所述算子执行队列中各模型算子的执行次序标识;根据各所述模型算子的执行次序标识,确定所述生命周期队列中各生命周期信息的起始点标识;根据与各模型算子的输出连接的下游模型算子的起始点标识,确定所述生命周期队列中各生命周期信息的终止点标识,其中,所述算子执行队列中末位的模型算子的下位模型算子为所述末位的模型算子本身。
在一种可能的实现方式中,根据所述生命周期队列中的各生命周期信息,以及对应的模型算子的内存需求,确定至少一个复用内存区域,包括:根据所述算子执行队列中的各模型算子的执行次序,遍历各模型算子,并在各模型算子的遍历周期内执行以下步骤:基于预设的可用内存链表和所述生命周期队列中的各生命周期信息,获取预分配可用内存块,所述预分配可用内存块为前置模型算子的生命周期结束后释放的内存区域,所述前置模型算子为所述算子执行队列中排在当前的模型算子之前的模型算子;若所述预分配可用内存块能够容纳所述当前的模型算子的内存需求,则根据所述预分配可用内存块对应的内存区域,确定所述当前的模型算子对应的复用内存区域。
在一种可能的实现方式中,所述生命周期信息包括起始点标识和终止点标识,基于预设的可用内存链表和所述生命周期队列中的各生命周期信息,获取预分配可用内存块,包括:获取所述前置模型算子的终止点标识和所述当前的模型算子的起始点标识;若所述前置模型算子的终止点标识小于与所述当前的模型算子的起始点标识,且所述前置模型算子的终止点标识与所述当前的模型算子的起始点标识相邻,则将所述前置模型算子对应的预分配可用内存块,存入可用内存链表。
在一种可能的实现方式中,在将所述前置模型算子对应的预分配可用内存块,存入可用内存链表之后,所述方法还包括:将所述可用内存链表内连续的至少两个预分配可用内存块,合并为一个预分配可用内存块。
在一种可能的实现方式中,所述预分配可用内存块包括至少两个,所述根据所述预分配可用内存块对应的内存区域,确定所述当前的模型算子对应的复用内存区域,包括:将各所述预分配可用内存块中,内存空间最近接所述内存需求的预分配可用内存块,确定为目标内存块;根据所述目标内存块的内存区域,确定为所述当前的模型算子对应的复用内存区域。
在一种可能的实现方式中,在基于预设的可用内存链表和所述生命周期队列中的各生命周期信息,获取预分配可用内存块之后,所述方法还包括:若所述预分配可用内存块不能容纳所述当前的模型算子的内存需求,则基于所述内存需求,对各所述预分配可用内存块中内存空间最大的预分配可用内存块进行扩充,生成目标内存块;根据所述目标内存块的内存区域,确定为所述当前的模型算子对应的复用内存区域。
在一种可能的实现方式中,所述方法还包括:在每一所述模型算子的遍历周期结束后,获取累计内存空间,所述累计内存空间用于表征遍历至所述当前的模型算子时,各模型算子所对应的目标内存区域的累计占用的内存空间;在所有模型算子的遍历周期结束后,根据所述累计内存空间,生成内存偏移量,所述内存偏移量用于表征执行所述算子执行队列中各模型算子所需的总内存空间;所述根据所述算子执行队列中各模型算子的执行次序,生成预分配内存信息,包括:根据所述内存偏移量和各所述模型算子对应的目标内存区域,生成预分配内存信息。
在一种可能的实现方式中,所述预分配内存信息中包括各模型算子对应的内存起始地址和内存偏移量;根据所述预分配内存信息,生成内存分配信息,包括:根据各模型算子对应的内存起始地址和内存偏移量,生成内存分配信息。
在一种可能的实现方式中,所述根据预设的待执行模型,获取算子执行队列,包括:加载所述待执行模型,生成所述待执行模型的推理网络,所述推理网络用于表征各模型算子的执行次序;根据所述推理网络,生成所述算子执行队列。
第二方面,本申请提供了一种内存管理装置,包括:
获取模块,用于根据预设的待执行模型,获取算子执行队列,所述算子执行队列中包括至少两个模型算子,所述模型算子用于在被执行时,实现所述待执行模型中的一个处理步骤;
生成模块,用于根据所述算子执行队列中各模型算子的执行次序,生成预分配内存信息,所述预分配内存信息表征所述各模型算子的目标内存区域,所述目标内存区域用于执行模型算子,至少两个所述模型算子对应的目标内存区域相同;
分配模块,用于根据所述预分配内存信息,生成内存分配信息,并基于所述内存分配信息运行所述待执行模型,所述内存分配信息用于表征执行所述算子执行队列中的各模型算子所需的内存地址。
在一种可能的实现方式中,所述目标内存区域包括复用内存区域,所述复用内存区域对应至少两个相同的模型算子,所述生成模块,具体用于:根据所述算子执行队列中各模型算子的执行次序,生成生命周期队列,所述生命周期队列中包括生命周期信息,所述生命周期信息与模型算子一一对应,所述生成周期信息用于表征模型算子在内存中的生命周期;根据所述生命周期队列中的各生命周期信息,以及对应的模型算子的内存需求,确定至少一个复用内存区域。
在一种可能的实现方式中,所述生命周期信息包括起始点标识和终止点标识;所述生成模块在根据所述算子执行队列中各模型算子的执行次序,生成生命周期队列时,具体用于:获取所述算子执行队列中各模型算子的执行次序标识;根据各所述模型算子的执行次序标识,确定所述生命周期队列中各生命周期信息的起始点标识;根据与各模型算子的输出连接的下游模型算子的起始点标识,确定所述生命周期队列中各生命周期信息的终止点标识,其中,所述算子执行队列中末位的模型算子的下位模型算子为所述末位的模型算子本身。
在一种可能的实现方式中,所述生成模块在根据所述生命周期队列中的各生命周期信息,以及对应的模型算子的内存需求,确定至少一个复用内存区域时,具体用于:根据所述算子执行队列中的各模型算子的执行次序,遍历各模型算子,并在各模型算子的遍历周期内执行以下步骤:基于预设的可用内存链表和所述生命周期队列中的各生命周期信息,获取预分配可用内存块,所述预分配可用内存块为前置模型算子的生命周期结束后释放的内存区域,所述前置模型算子为所述算子执行队列中排在当前的模型算子之前的模型算子;若所述预分配可用内存块能够容纳所述当前的模型算子的内存需求,则根据所述预分配可用内存块对应的内存区域,确定所述当前的模型算子对应的复用内存区域。
在一种可能的实现方式中,所述生命周期信息包括起始点标识和终止点标识,所述生成模块在基于预设的可用内存链表和所述生命周期队列中的各生命周期信息,获取预分配可用内存块时,具体用于:获取所述前置模型算子的终止点标识和所述当前的模型算子的起始点标识;若所述前置模型算子的终止点标识小于与所述当前的模型算子的起始点标识,且所述前置模型算子的终止点标识与所述当前的模型算子的起始点标识相邻,则将所述前置模型算子对应的预分配可用内存块,存入可用内存链表。
在一种可能的实现方式中,在将所述前置模型算子对应的预分配可用内存块,存入可用内存链表之后,所述生成模块还用于:将所述可用内存链表内连续的至少两个预分配可用内存块,合并为一个预分配可用内存块。
在一种可能的实现方式中,所述预分配可用内存块包括至少两个,所述生成模块在在根据所述预分配可用内存块对应的内存区域,确定所述当前的模型算子对应的复用内存区域时,具体用于:将各所述预分配可用内存块中,内存空间最近接所述内存需求的预分配可用内存块,确定为目标内存块;根据所述目标内存块的内存区域,确定为所述当前的模型算子对应的复用内存区域。
在一种可能的实现方式中,所述生成模块在基于预设的可用内存链表和所述生命周期队列中的各生命周期信息,获取预分配可用内存块之后,还用于:若所述预分配可用内存块不能容纳所述当前的模型算子的内存需求,则基于所述内存需求,对各所述预分配可用内存块中内存空间最大的预分配可用内存块进行扩充,生成目标内存块;根据所述目标内存块的内存区域,确定为所述当前的模型算子对应的复用内存区域。
在一种可能的实现方式中,所述生成模块,还用于:在每一所述模型算子的遍历周期结束后,获取累计内存空间,所述累计内存空间用于表征遍历至所述当前的模型算子时,各模型算子所对应的目标内存区域的累计占用的内存空间;在所有模型算子的遍历周期结束后,根据所述累计内存空间,生成内存偏移量,所述内存偏移量用于表征执行所述算子执行队列中各模型算子所需的总内存空间;所述生成模块,具体用于:根据所述内存偏移量和各所述模型算子对应的目标内存区域,生成预分配内存信息。
在一种可能的实现方式中,所述预分配内存信息中包括各模型算子对应的内存起始地址和内存偏移量;所述分配模块,具体用于:根据各模型算子对应的内存起始地址和内存偏移量,生成内存分配信息。
在一种可能的实现方式中,所述获取模块,具体用于:加载所述待执行模型,生成所述待执行模型的推理网络,所述推理网络用于表征各模型算子的执行次序;根据所述推理网络,生成所述算子执行队列。
第三方面,本申请提供了一种电子设备,包括:处理器,以及与所述处理器通信连接的存储器;
所述存储器存储计算机执行指令;
所述处理器执行所述存储器存储的计算机执行指令,以实现如本申请实施例第一方面任一项所述的内存管理方法。
第四方面,本申请提供了一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机执行指令,所述计算机执行指令被处理器执行时用于实现如本申请实施例第一方面任一项所述的内存管理方法。
根据本申请实施例的第五方面,本申请提供了一种计算机程序产品,包括计算机程序,该计算机程序被处理器执行时实现如上第一方面任一项所述的内存管理方法。
本申请提供的内存管理方法、装置、电子设备及存储介质,通过根据预设的待执行模型,获取算子执行队列,所述算子执行队列中包括至少两个模型算子,所述模型算子用于在被执行时,实现所述待执行模型中的一个处理步骤;根据所述算子执行队列中各模型算子的执行次序,生成预分配内存信息,所述预分配内存信息表征所述各模型算子的目标内存区域,所述目标内存区域用于执行模型算子,至少两个所述模型算子对应的目标内存区域相同;根据所述预分配内存信息,生成内存分配信息,并基于所述内存分配信息运行所述待执行模型,所述内存分配信息用于表征执行所述算子执行队列中的各模型算子所需的内存地址。由于待执行模型对应的模型算子的内存通过预分配内存信息进行了预分配,是不同的模型算子共用一组目标内存区域,从而实现了内存复用,提高内存使用效率,同时避免了内存动态分配和释放带来的效率损失问题,提高了模型的运行速度。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1为本申请实施例提供的内存管理方法的一种应用场景图;
图2为本申请一个实施例提供的内存管理方法的流程图;
图3为图2所示实施例中步骤S102的具体实现步骤示意图;
图4为本申请实施例提供的一种各模型算子的逻辑关系示意图;
图5为本申请另一个实施例提供的内存管理方法的流程图;
图6为步骤S203中在各模型算子的遍历周期内执行步骤的流程图;
图7为本申请一个实施例提供的内存管理装置的结构示意图;
图8为本申请一个实施例提供的电子设备的示意图;
图9是本申请一个示例性实施例示出的一种终端设备的框图。
通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
首先对本申请所涉及的名词进行解释:
模型推理框架:运行在终端设备上的软件程序,主要用于读取模型,例如深度学习模型,并在内存中形成由各个算子组成的计算网络,其中包括一个算子队列,推理框架按照算子队列的先后顺序依次执行各个算子,最中得到推理结果。
模型算子:模型的最小组成单元,通常会有0个到多个输入以及最少一个输出,表示一次特征转换。
下面对本申请实施例的应用场景进行解释:
图1为本申请实施例提供的内存管理方法的一种应用场景图,本申请实施例提供的内存管理方法可以应用于运行大规模神经网络模型场景下,示例性地,本申请实施例提供的方法的执行主体可以为服务器或终端设备,如图1所示,本实施例以终端设备为例进行说明,当终端设备接收到待执行模型后,会基于本实施例提供的内存管理方法,对待执行模型所需的内存进行内存预分配,即在本地内存中开辟出一个细化至模型算子的内存池供模式使用,之后执行模型,在运行过程中,模型中的各模型算子(图中示为模型算子1-7)通过预分配的静态内存,而无需进行动态的内存分配,从而使模型能够高效运行。
现有技术中,为了降低运行推理模型的内存压力,除了通过增加硬件投入,提高运行模型的内存总量外,通常是在模型运行过程中对内存进行动态的分配和释放,从而提高内存的复用率。然而,在对内存进行动态的分配和释放过程中,需要预留一段内存,并通过内存拷贝的方式,实现内存的动态分配和释放,这会影响内存运行速度,从而导致模型运行效率降低的问题,影响模型的使用效果。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图,对本申请的实施例进行描述。
图2为本申请一个实施例提供的内存管理方法的流程图,如图2所示,本实施例提供的内存管理方法包括以下几个步骤:
步骤S101,根据预设的待执行模型,获取算子执行队列,算子执行队列中包括至少两个模型算子,模型算子用于在被执行时,实现待执行模型中的一个处理步骤。
示例性地,本实施例以终端设备为执行主体进行说明,其中,待执行模型为存储在终端设备内,等待执行的模型,可以为上述应用场景介绍中的大规模神经网络模型,通过模型推理框架,对待执行模型进行处理,即可获得算子执行队列,具体地,例如,加载待执行模型,生成待执行模型的推理网络,推理网络用于表征各模型算子的执行次序;根据推理网络,生成算子执行队列。其中,推理网络是用于表征各模型算子的执行逻辑的信息。模型推理框架为本领域技术人员知晓的现有技术,基于模型推理框架获取算子执行队列的具体实现方法此处不再赘述。
进一步地,算子执行队列中包括至少两个模型算子,分别对应待执行模型中的一个处理步骤,算子执行队列中的各模型算子是有序的,各模型算子之间的执行次序,即为模型运行各步骤的次序。
步骤S102,根据算子执行队列中各模型算子的执行次序,生成预分配内存信息,预分配内存信息表征各模型算子的目标内存区域,目标内存区域用于执行模型算子,至少两个模型算子对应的目标内存区域相同。
示例性地,算子执行队列中包括表征各模型算子的执行次序的信息,例如模型算子的标识。各模型算子对应一个目标内存区域,该目标内存区域用于执行模型算子。其中,由于各模型算子的执行次序的不同,一些模型算子先执行,先结束,而另一些模型算子后执行,后结束,因此,模型算子的执行在时间上存在不重叠的可能性。基于该原因,根据各模型算子的执行次序,可以确定两个对应的目标内存区域相同模型算子,也即,有两个以上的模型算子由于运行次序的差异,可以共用一组内存区域。进一步地,基于该共用的内存区间生成预分配内存信息,以静态设置的方式实现内存空间的复用。
其中,具体地,目标内存区域包括复用内存区域,复用内存区域对应至少两个相同的模型算子。如图3所示,步骤S102的具体实现步骤包括:
步骤S1021,根据算子执行队列中各模型算子的执行次序,生成生命周期队列,生命周期队列中包括生命周期信息,生命周期信息与模型算子一一对应,生成周期信息用于表征模型算子在内存中的生命周期。
步骤S1022,根据生命周期队列中的各生命周期信息,以及对应的模型算子的内存需求,确定至少一个复用内存区域。
示例性地,生命周期信息是表征模型算子在内存中的生命周期,声明周期信息包括起始节点和终止节点,用来表征模型算子在内存中的存续阶段。当不同的模型算子的生命周期不重叠时,则可以进行内存复用。在一种可能的实现方式中,根据算子执行队列中各模型算子的执行次序,生成生命周期队列的具体步骤包括:
获取算子执行队列中各模型算子的执行次序标识;根据各模型算子的执行次序标识,确定生命周期队列中各生命周期信息的起始点标识;根据与各模型算子的输出连接的下游模型算子的起始点标识,确定生命周期队列中各生命周期信息的终止点标识,其中,算子执行队列中末位的模型算子的下位模型算子为末位的模型算子本身。
具体地,例如,图4为本申请实施例提供的一种各模型算子的逻辑关系示意图,如图4所示,算子执行队列包括模型算子A、模型算子B、模型算子C、模型算子D、模型算子E。其中,模型算子A执行次序标识为1、模型算子B执行次序标识为2、模型算子C执行次序标识为3、模型算子C执行次序标识为4、模型算子C执行次序标识为5。模型算子A的输出连接的下游模型算子为模型算子B、模型算子C,将其中延续周期更长的模型算子C的起始点标识3,确定为模型算子A的终止点标识。同理,模型算子B的终止点标识为5,模型算子C的终止点标识4,模型算子D的终止点标识为5。
进一步地,在每一个模型算子的生命周期内,运行模型算子需要一部分内存,该内存的大小即模型算子的内存需求。当不重叠的至少两个生命周期对应的模型算子中,执行次序靠前的模型算子的内存需求大于执行次序靠后的模型算子的内存需求时,该至少两个模型算子可以进行内存复用,因此,根据生命周期队列中的各生命周期信息,以及对应的模型算子的内存需求,在满足条件时,可以确定至少一个复用内存区域。
进一步地,示例性地,根据确定复用内存区域,以及可能存在的非复用内存区域,即模型算子单独使用的内存区域,可以生成对应的预分配内存信息,用于在后续步骤中,对模型算子进行内存分配。
步骤S103,根据预分配内存信息,生成内存分配信息,并基于内存分配信息运行待执行模型,内存分配信息用于表征执行算子执行队列中的各模型算子所需的内存地址。
示例性地,在确定预分配内存信息后,基于该预分配内存信息所描述的各模型算子对应的目标内存空间的地址,对各模型算子所需要的内存进行静态分配,之后,根据该静态分配的结果,执行算子执行队列中的各模型算子,实现运行待执行模型的目的。
其中,示例性地,预分配内存信息中包括各模型算子对应的内存起始地址和内存偏移量;根据预分配内存信息,生成内存分配信息,包括:根据各模型算子对应的内存起始地址和内存偏移量,生成内存分配信息。其中,内存偏移量表征总共需要的内存空间大小,用于开辟一段连续的内存空间。而各模型算子对应的内存起始地址,用于确定各模型算子对应的内存地址,从而实现对各模型算子进行精确的静态内存分配。
本实施例中,通过根据预设的待执行模型,获取算子执行队列,算子执行队列中包括至少两个模型算子,模型算子用于在被执行时,实现待执行模型中的一个处理步骤;根据算子执行队列中各模型算子的执行次序,生成预分配内存信息,预分配内存信息表征各模型算子的目标内存区域,目标内存区域用于执行模型算子,至少两个模型算子对应的目标内存区域相同;根据预分配内存信息,生成内存分配信息,并基于内存分配信息运行待执行模型,内存分配信息用于表征执行算子执行队列中的各模型算子所需的内存地址。由于待执行模型对应的模型算子的内存通过预分配内存信息进行了预分配,是不同的模型算子共用一组目标内存区域,从而实现了内存复用,提高内存使用效率,同时避免了内存动态分配和释放带来的效率损失问题,提高了模型的运行速度。
图5为本申请另一个实施例提供的内存管理方法的流程图,如图5所示,本实施例提供的内存管理方法在图2所示实施例提供的内存管理方法的基础上,对步骤S102进一步细化,则本实施例提供的内存管理方法包括以下几个步骤:
步骤S201,根据预设的待执行模型,获取算子执行队列。
步骤S202,根据算子执行队列中各模型算子的执行次序,生成生命周期队列,生命周期队列中包括生命周期信息,生命周期信息与模型算子一一对应,生成周期信息用于表征模型算子在内存中的生命周期。
步骤S203,根据算子执行队列中的各模型算子的执行次序,遍历各模型算子,并确定各模型算子对应的目标内存区域。
具体地,如图6所示,在各模型算子的遍历周期内执行步骤包括:
步骤S2031,基于预设的可用内存链表和生命周期队列中的各生命周期信息,获取预分配可用内存块,预分配可用内存块为前置模型算子的生命周期结束后释放的内存区域,前置模型算子为算子执行队列中排在当前的模型算子之前的模型算子。
示例性地,可用内存链表为一种预设的链表,链表是一种物理存储单元上非连续、非顺序的存储结构,数据元素的逻辑顺序是通过链表中的指针链接次序实现的。链表由一系列结点(链表中每一个元素称为结点)组成,结点可以在运行时动态生成。每个结点包括两个部分:一个是存储数据元素的数据域,另一个是存储下一个结点地址的指针域。本实施例中预设的内存链表,用于存储预分配可用内存块,具体地,例如,内存链表包括{(0,2048)},其中(0,2048)表示一个预分配可用内存块(结点),其中,0表示预分配可用内存块的内存地址偏移量,2048表示预分配可用内存块大小。
其中,前置模型算子为算子执行队列中排在当前的模型算子之前的模型算子,预分配可用内存块是通过释放前置模型算子所占用的预分配可用内存块而得到的。
示例性地,生命周期信息包括起始点标识和终止点标识,基于预设的可用内存链表和生命周期队列中的各生命周期信息,获取预分配可用内存块的具体步骤,包括:
获取前置模型算子的终止点标识和当前的模型算子的起始点标识;若前置模型算子的终止点标识小于与当前的模型算子的起始点标识,且前置模型算子的终止点标识与当前的模型算子的起始点标识相邻,则将前置模型算子对应的预分配可用内存块,存入可用内存链表。
具体地,例如,前置模型算子的生命周期信息为(1,2),其中,起始点标识为1,终止点标识为2,当前的模型算子的生命周期信息为(3,5),其中,起始点标识为3,终止点标识为5。此种情况下,将前置模型算子对应的预分配可用内存块,存入可用内存链表。
示例性地,上述步骤可以基于预设的内存预分配队列实现。具体地,内存预分配队列用于记录模型算子的内存偏移量和内存需求,其中内存偏移量初始化为-1,内存需求初始化为该算子执行过程中所需内存的大小(可从模型算子类型和输入数据的维度中获得),例如,即内存预分配队列MemQueue={(-1,2048),(-1,2048),(-1,1024),(-1,2048),(-1,1024),(-1,4096)};其中,内存预分配队列中包括算子执行队列的6个模型算子对应的预分配可用内存块,分别为(-1,2048),(-1,2048),(-1,1024),(-1,2048),(-1,1024),(-1,4096)。之后,通过在遍历各模型算子的过程中,更新初始的内存偏移量(-1),确定该内存预分配队列。
可选地,在将前置模型算子对应的预分配可用内存块,存入可用内存链表之后,若可用内存链表内存在连续的预分配可用内存块,则将可用内存链表内连续的至少两个预分配可用内存块,合并为一个预分配可用内存块。本实施例中,通过合并多个预分配可用内存块,组成更大的内存块,从而可以承载更大的内存需求,避免扩展新的内存空间,提高内存的使用效率。
步骤S2032,若预分配可用内存块能够容纳当前的模型算子的内存需求,则根据预分配可用内存块对应的内存区域,确定当前的模型算子对应的复用内存区域。
具体地,若预分配可用内存块能够容纳当前的模型算子的内存需求,说明之前的前置模型算子所释放的预分配可用内存块,可以直接进行复用来运行当前的模型算子。根据当前的模型算子所对应的具体内存需求,在使用该预分配可用内存块后,可能会剩余部分的预分配可用内存块,或者被完全使用,根据具体的使用结果,相应的更改,
具体地,预分配可用内存块包括至少两个,确定当前的模型算子对应的复用内存区域的具体步骤包括:将各预分配可用内存块中,内存空间最近接内存需求的预分配可用内存块,确定为目标内存块;根据目标内存块的内存区域,确定为当前的模型算子对应的复用内存区域。本实施例中,通过将能够容纳当前的模型算子的内存需求,并最接近该内存需求的预分配可用内存块,使预分配可用内存块的利用率最大化,避免内存碎片。
可选地,步骤S203还包括:
步骤S2033,若预分配可用内存块不能容纳当前的模型算子的内存需求,则基于内存需求,对各预分配可用内存块中内存空间最大的预分配可用内存块进行扩充,生成目标内存块;根据目标内存块的内存区域,确定为当前的模型算子对应的复用内存区域。
示例性地,当预分配可用内存块不能容纳当前的模型算子的内存需求时,则对预分配可用内存块中内存空间最大的预分配可用内存块进行扩充,从而得到一个能够容纳当前的模型算子的内存需求的内存块,并且保证扩充量最小,提高内存的利用率。
可选地,步骤S203还包括:
步骤S2034,在每一模型算子的遍历周期结束后,获取累计内存空间,累计内存空间用于表征遍历至当前的模型算子时,各模型算子所对应的目标内存区域的累计占用的内存空间。
步骤S2035,在所有模型算子的遍历周期结束后,根据累计内存空间,生成内存偏移量,内存偏移量用于表征执行算子执行队列中各模型算子所需的总内存空间。
示例性地,在每次遍历周期结束后,根据上述步骤中不同的执行结果(扩充内存空间或确定复用内存区域),各模型算子所占用的总内存空间可以会发生变化,通过预设的变量值对累计内存空间进行统计,之后,在,在所有模型算子的遍历周期结束后,生成表征执行算子执行队列中各模型算子所需的总内存空间的内存偏移量,从而实现后续总内存空间的静态分配。
步骤S204,根据内存偏移量和各模型算子对应的目标内存区域,生成预分配内存信息。
示例性地,通过上述实施例步骤,可以得到表征执行算子执行队列中各模型算子所需的总内存空间的内存偏移量以及各模型算子对应的目标内存区域的内存地址,基于该内存偏移量和各模型算子对应的目标内存区域的内存地址,生成预分配内存信息,在后续的步骤中,基于该预分配内存信息进行内存分配,可以实现对待执行模型中的各模型算子所需内存的静态分配,从而在执行各模型算子时,可以通过预分配的内存运行各模型算子,提高内存利用率,并避免进行动态内存分配,提高内存的整体使用效率,提高待处理模型运行速度。
步骤S205,根据预分配内存信息,生成内存分配信息,并基于内存分配信息运行待执行模型。
本实施例中,步骤S201-步骤S202、步骤S205的实现方式与本申请图2所示实施例中的步骤S101-S103的具体实现方式中已进行过介绍,此处不再赘述。
下面以一个更具体的实施例对本实施例中生成预分配内存信息并进行分配的过程进行说明。
S1、推理框架读取网络模型,并在内存中生成由各个算子组成的推理网络;此时会形成一个算子执行队列,记为ExecQueue={算子0,算子1,算子2,算子3,算子4,算子5},推理过程将按照算子在队列中的顺序依次执行;
S2、创建算子生命周期队列LifeQueue,长度与ExecQueue相同,其中包含对应算子生命周期的开始点和结束点,其开始点和结束点初始化为为当前算子在ExecQueue中的下标,即为LifeQueue={(0,0),(1,1),(2,2),(3,3),(4,4),(5,5)}。遍历ExecQueue的每个算子,对其中的每个算子(记作算子B,其下标indxeB),将其对应的每个输入算子的生命周期的结束点更新为indexB。对于算子0,没有输入不需要处理;算子1的输入是算子0,因此将算子0的生命周期结束点更新为1;算子2的输入是算子0,将算子0的生命周期结束点更新为2;算子3的输入是算子2,将算子2的生命周期结束点更新为3;算子4的输入为算子1和算子3,将算子1和算子3的生命周期结束点更新为4。遍历结束时,得到各算子的最终生命周期为LifeQueue={(0,2),(1,4),(2,3),(3,4),(4,5),(5,5)};
S3、创建一个内存预分配队列MemQueue,记录每个算子内存偏移量和所需内存大小,其中内存偏移量初始化为-1,内存块大小初始化为该算子执行过程中所需内存的大小(可从算子类型和输入数据的维度中获得),即MemQueue={(-1,2048),(-1,2048),(-1,1024),(-1,2048),(-1,1024),(-1,4096)};
S4、创建一个可用内存链表availMemList,每个链表节点记录一个可用内存块的大小和偏移地址,初始值为空;
S5、创建一个变量nextOffset,记录下次预分配的内存块的地址偏移量,初始化为0;
S6、内存预分配。依次遍历ExecQueue的每个算子,(1)对于算子D之前的每个算子(记作算子C),如果其生命周期结束点等于算子D在ExecQueue中的下标减1,则认为其生命周期刚刚结束,将其在MemQueue中对应的内存块的大小及偏移量复制到availMemList中,并按照偏移量的从小到大进行排列,此时如果该内存块和其他内存块相邻,则进行内存块合并;(2)假定当前算子D所需要的内存块大小sizeD,从availMemList中找到一个容量大于sizeD的最小的内存块,从该内存块取出所需大小保存在MemQueue中算子D的位置;(3)如果找不到满足要求的可用内存块,则从availMemList中找一块最大的内存块并将其扩充到所需大小sizeD,分配给算子D,并在MemQueue中对应算子D的位置进行记录,同时nextOffset增加sizeD-原最大内存块的大小,同时更新MemQueue中已分配算子的内存块偏移量。当遍历结束时,nextOffset的大小即为整个网络所需的内存块的大小。首先算子0的需求为2048字节,此时availMemList为空,nextOffset为0,因此预分配(0,2048)的内存给算子0,nextOffset更新为2048;算子1需要的内存为2048字节,其执行时前面的算子0的生命周期并没有结束,也就不需要释放,此时availMemList为空,nextOffset=2048,预分配(2048,2048)的内存给算子1,nextOffset更新为4096;算子2运行时并没有算子的生命周期结束,此时nextOffset=4096,预分配(4096,1024)的内存给算子2,nextOffset更新为5120;算子3执行时,算子0的生命周期结束,相应的内存释放,availMemList中更新为{(0,2048)},算子3的内存需求为2048,算子3直接复用内存(0,2048),availMemList为空,nextOffset保持为5120不变;算子4执行时,算子2的生命周期结束,将(4096,1024)的内存释放availMemList中更新为{(4096,1024)},此时算子4需要1024的内存空间,直接复用(4096,1024)的内存空间,availMemList为空,nextOffset保持为5120不变;算子5执行时,算子1和算子3的生命周期结束,释放内存(2048,2048)、(0,2048)到availMemList,此时availMemList的内存池更新为{(0,2048),(2048,2048)},合并后变为{(0,4096)},算子5的内存需求4096,直接复用availMemList的内存,因此availMemList为空,nextOffset保持为5120不变。
S7、分配内存。从系统中分配大小为nextOffset的内存5120字节,记录内存地址为baseAddr,将baseAddr与MemQueue队列中每个算子的偏移量相加得到该算子实际分配的内存地址。此时,各个算子分配的内存块分别为{(baseAddr+0,2048),(baseAddr+2048,2048),(baseAddr+4096,1024),(baseAddr+0,2048),(baseAddr+4096,1024),(baseAddr+0,4096)}。
图7为本申请一个实施例提供的内存管理装置的结构示意图,如图7所示,本实施例提供的内存管理装置3包括:
获取模块31,用于根据预设的待执行模型,获取算子执行队列,算子执行队列中包括至少两个模型算子,模型算子用于在被执行时,实现待执行模型中的一个处理步骤;
生成模块32,用于根据算子执行队列中各模型算子的执行次序,生成预分配内存信息,预分配内存信息表征各模型算子的目标内存区域,目标内存区域用于执行模型算子,至少两个模型算子对应的目标内存区域相同;
分配模块33,用于根据预分配内存信息,生成内存分配信息,并基于内存分配信息运行待执行模型,内存分配信息用于表征执行算子执行队列中的各模型算子所需的内存地址。
在一种可能的实现方式中,目标内存区域包括复用内存区域,复用内存区域对应至少两个相同的模型算子,生成模块32,具体用于:根据算子执行队列中各模型算子的执行次序,生成生命周期队列,生命周期队列中包括生命周期信息,生命周期信息与模型算子一一对应,生成周期信息用于表征模型算子在内存中的生命周期;根据生命周期队列中的各生命周期信息,以及对应的模型算子的内存需求,确定至少一个复用内存区域。
在一种可能的实现方式中,生命周期信息包括起始点标识和终止点标识;生成模块32在根据算子执行队列中各模型算子的执行次序,生成生命周期队列时,具体用于:获取算子执行队列中各模型算子的执行次序标识;根据各模型算子的执行次序标识,确定生命周期队列中各生命周期信息的起始点标识;根据与各模型算子的输出连接的下游模型算子的起始点标识,确定生命周期队列中各生命周期信息的终止点标识,其中,算子执行队列中末位的模型算子的下位模型算子为末位的模型算子本身。
在一种可能的实现方式中,生成模块32在根据生命周期队列中的各生命周期信息,以及对应的模型算子的内存需求,确定至少一个复用内存区域时,具体用于:根据算子执行队列中的各模型算子的执行次序,遍历各模型算子,并在各模型算子的遍历周期内执行以下步骤:基于预设的可用内存链表和生命周期队列中的各生命周期信息,获取预分配可用内存块,预分配可用内存块为前置模型算子的生命周期结束后释放的内存区域,前置模型算子为算子执行队列中排在当前的模型算子之前的模型算子;若预分配可用内存块能够容纳当前的模型算子的内存需求,则根据预分配可用内存块对应的内存区域,确定当前的模型算子对应的复用内存区域。
在一种可能的实现方式中,生命周期信息包括起始点标识和终止点标识,生成模块32在基于预设的可用内存链表和生命周期队列中的各生命周期信息,获取预分配可用内存块时,具体用于:获取前置模型算子的终止点标识和当前的模型算子的起始点标识;若前置模型算子的终止点标识小于与当前的模型算子的起始点标识,且前置模型算子的终止点标识与当前的模型算子的起始点标识相邻,则将前置模型算子对应的预分配可用内存块,存入可用内存链表。
在一种可能的实现方式中,在将前置模型算子对应的预分配可用内存块,存入可用内存链表之后,生成模块32还用于:将可用内存链表内连续的至少两个预分配可用内存块,合并为一个预分配可用内存块。
在一种可能的实现方式中,预分配可用内存块包括至少两个,生成模块32在在根据预分配可用内存块对应的内存区域,确定当前的模型算子对应的复用内存区域时,具体用于:将各预分配可用内存块中,内存空间最近接内存需求的预分配可用内存块,确定为目标内存块;根据目标内存块的内存区域,确定为当前的模型算子对应的复用内存区域。
在一种可能的实现方式中,生成模块32在基于预设的可用内存链表和生命周期队列中的各生命周期信息,获取预分配可用内存块之后,还用于:若预分配可用内存块不能容纳当前的模型算子的内存需求,则基于内存需求,对各预分配可用内存块中内存空间最大的预分配可用内存块进行扩充,生成目标内存块;根据目标内存块的内存区域,确定为当前的模型算子对应的复用内存区域。
在一种可能的实现方式中,生成模块32,还用于:在每一模型算子的遍历周期结束后,获取累计内存空间,累计内存空间用于表征遍历至当前的模型算子时,各模型算子所对应的目标内存区域的累计占用的内存空间;在所有模型算子的遍历周期结束后,根据累计内存空间,生成内存偏移量,内存偏移量用于表征执行算子执行队列中各模型算子所需的总内存空间;生成模块32,具体用于:根据内存偏移量和各模型算子对应的目标内存区域,生成预分配内存信息。
在一种可能的实现方式中,预分配内存信息中包括各模型算子对应的内存起始地址和内存偏移量;分配模块32,具体用于:根据各模型算子对应的内存起始地址和内存偏移量,生成内存分配信息。
在一种可能的实现方式中,获取模块32,具体用于:加载待执行模型,生成待执行模型的推理网络,推理网络用于表征各模型算子的执行次序;根据推理网络,生成算子执行队列。
其中,获取模块31、生成模块32和分配模块33依次连接。本实施例提供的内存管理装置可以执行如图2-图6任一所示的方法实施例的技术方案,其实现原理和技术效果类似,此处不再赘述。
图8为本申请一个实施例提供的电子设备的示意图,如图8所示,本实施例提供的电子设备4包括:处理器41,以及与处理器41通信连接的存储器42。
其中,存储器42存储计算机执行指令;
处理器41执行存储器42存储的计算机执行指令,以实现本申请图2-图6所对应的实施例中任一实施例提供的内存管理方法。
其中,存储器41和处理器42通过总线43连接。
相关说明可以对应参见图2-图6所对应的实施例中的步骤所对应的相关描述和效果进行理解,此处不做过多赘述。
本申请一个实施例提供一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行以实现本申请图2-图6所对应的实施例中任一实施例提供的内存管理方法。
其中,计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。
本申请一个实施例提供一种计算机程序产品,包括计算机程序,该计算机程序被处理器执行时实现本申请图2-图6所对应的实施例中任一实施例提供的内存管理方法。
图9是本申请一个示例性实施例示出的一种终端设备的框图,该终端设备800可以是移动电话,计算机,数字广播终端,消息收发设备,游戏控制台,平板设备,医疗设备,健身设备,个人数字助理等。
终端设备800可以包括以下一个或多个组件:处理组件802,存储器804,电源组件806,多媒体组件808,音频组件810,输入/输出(I/O)接口812,传感器组件814,以及通信组件816。
处理组件802通常控制终端设备800的整体操作,诸如与显示,电话呼叫,数据通信,相机操作和记录操作相关联的操作。处理组件802可以包括一个或多个处理器820来执行指令,以完成上述的方法的全部或部分步骤。此外,处理组件802可以包括一个或多个模块,便于处理组件802和其他组件之间的交互。例如,处理组件802可以包括多媒体模块,以方便多媒体组件808和处理组件802之间的交互。
存储器804被配置为存储各种类型的数据以支持在终端设备800的操作。这些数据的示例包括用于在终端设备800上操作的任何应用程序或方法的指令,联系人数据,电话簿数据,消息,图片,视频等。存储器804可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器(SRAM),电可擦除可编程只读存储器(EEPROM),可擦除可编程只读存储器(EPROM),可编程只读存储器(PROM),只读存储器(ROM),磁存储器,快闪存储器,磁盘或光盘。
电源组件806为终端设备800的各种组件提供电力。电源组件806可以包括电源管理系统,一个或多个电源,及其他与为终端设备800生成、管理和分配电力相关联的组件。
多媒体组件808包括在终端设备800和用户之间的提供一个输出接口的屏幕。在一些实施例中,屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板,屏幕可以被实现为触摸屏,以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。触摸传感器可以不仅感测触摸或滑动动作的边界,而且还检测与触摸或滑动操作相关的持续时间和压力。在一些实施例中,多媒体组件808包括一个前置摄像头和/或后置摄像头。当终端设备800处于操作模式,如拍摄模式或视频模式时,前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。
音频组件810被配置为输出和/或输入音频信号。例如,音频组件810包括一个麦克风(MIC),当终端设备800处于操作模式,如呼叫模式、记录模式和语音识别模式时,麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器804或经由通信组件816发送。在一些实施例中,音频组件810还包括一个扬声器,用于输出音频信号。
I/O接口812为处理组件802和外围接口模块之间提供接口,上述外围接口模块可以是键盘,点击轮,按钮等。这些按钮可包括但不限于:主页按钮、音量按钮、启动按钮和锁定按钮。
传感器组件814包括一个或多个传感器,用于为终端设备800提供各个方面的状态评估。例如,传感器组件814可以检测到终端设备800的打开/关闭状态,组件的相对定位,例如组件为终端设备800的显示器和小键盘,传感器组件814还可以检测终端设备800或终端设备800一个组件的位置改变,用户与终端设备800接触的存在或不存在,终端设备800方位或加速/减速和终端设备800的温度变化。传感器组件814可以包括接近传感器,被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件814还可以包括光传感器,如CMOS或CCD图像传感器,用于在成像应用中使用。在一些实施例中,该传感器组件814还可以包括加速度传感器,陀螺仪传感器,磁传感器,压力传感器或温度传感器。
通信组件816被配置为便于终端设备800和其他设备之间有线或无线方式的通信。终端设备800可以接入基于通信标准的无线网络,如WiFi,3G、4G、5G或其他标准通信网络,或它们的组合。在一个示例性实施例中,通信组件816经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中,通信组件816还包括近场通信(NFC)模块,以促进短程通信。例如,在NFC模块可基于射频识别(RFID)技术,红外数据协会(IrDA)技术,超宽带(UWB)技术,蓝牙(BT)技术和其他技术来实现。
在示例性实施例中,终端设备800可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现,用于执行上述本申请图2-图6所对应的实施例中任一实施例提供的方法。
在示例性实施例中,还提供了一种包括指令的非临时性计算机可读存储介质,例如包括指令的存储器804,上述指令可由终端设备800的处理器820执行以完成上述方法。例如,非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。
本申请实施例还提供了一种非临时性计算机可读存储介质,当该存储介质中的指令由终端设备的处理器执行时,使得终端设备800能够执行上述本申请图2-图6所对应的实施例中任一实施例提供的方法。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个模块或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或模块的间接耦合或通信连接,可以是电性,机械或其它的形式。
本领域技术人员在考虑说明书及实践这里公开的申请后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
Claims (15)
1.一种内存管理方法,其特征在于,所述方法包括:
根据预设的待执行模型,获取算子执行队列,所述算子执行队列中包括至少两个模型算子,所述模型算子用于在被执行时,实现所述待执行模型中的一个处理步骤;
根据所述算子执行队列中各模型算子的执行次序,生成预分配内存信息,所述预分配内存信息表征所述各模型算子的目标内存区域,所述目标内存区域用于执行模型算子,至少两个所述模型算子对应的目标内存区域相同;
根据所述预分配内存信息,生成内存分配信息,并基于所述内存分配信息运行所述待执行模型,所述内存分配信息用于表征执行所述算子执行队列中的各模型算子所需的内存地址。
2.根据权利要求1所述的方法,其特征在于,所述目标内存区域包括复用内存区域,所述复用内存区域对应至少两个相同的模型算子,根据所述算子执行队列中各模型算子的执行次序,生成预分配内存信息,包括:
根据所述算子执行队列中各模型算子的执行次序,生成生命周期队列,所述生命周期队列中包括生命周期信息,所述生命周期信息与模型算子一一对应,所述生成周期信息用于表征模型算子在内存中的生命周期;
根据所述生命周期队列中的各生命周期信息,以及对应的模型算子的内存需求,确定至少一个复用内存区域。
3.根据权利要求2所述的方法,其特征在于,所述生命周期信息包括起始点标识和终止点标识;
根据所述算子执行队列中各模型算子的执行次序,生成生命周期队列,包括:
获取所述算子执行队列中各模型算子的执行次序标识;
根据各所述模型算子的执行次序标识,确定所述生命周期队列中各生命周期信息的起始点标识;
根据与各模型算子的输出连接的下游模型算子的起始点标识,确定所述生命周期队列中各生命周期信息的终止点标识,其中,所述算子执行队列中末位的模型算子的下位模型算子为所述末位的模型算子本身。
4.根据权利要求2所述的方法,其特征在于,根据所述生命周期队列中的各生命周期信息,以及对应的模型算子的内存需求,确定至少一个复用内存区域,包括:
根据所述算子执行队列中的各模型算子的执行次序,遍历各模型算子,并在各模型算子的遍历周期内执行以下步骤:
基于预设的可用内存链表和所述生命周期队列中的各生命周期信息,获取预分配可用内存块,所述预分配可用内存块为前置模型算子的生命周期结束后释放的内存区域,所述前置模型算子为所述算子执行队列中排在当前的模型算子之前的模型算子;
若所述预分配可用内存块能够容纳所述当前的模型算子的内存需求,则根据所述预分配可用内存块对应的内存区域,确定所述当前的模型算子对应的复用内存区域。
5.根据权利要求4所述的方法,其特征在于,所述生命周期信息包括起始点标识和终止点标识,基于预设的可用内存链表和所述生命周期队列中的各生命周期信息,获取预分配可用内存块,包括:
获取所述前置模型算子的终止点标识和所述当前的模型算子的起始点标识;
若所述前置模型算子的终止点标识小于与所述当前的模型算子的起始点标识,且所述前置模型算子的终止点标识与所述当前的模型算子的起始点标识相邻,则将所述前置模型算子对应的预分配可用内存块,存入可用内存链表。
6.根据权利要求5所述的方法,其特征在于,在将所述前置模型算子对应的预分配可用内存块,存入可用内存链表之后,所述方法还包括:
将所述可用内存链表内连续的至少两个预分配可用内存块,合并为一个预分配可用内存块。
7.根据权利要求4所述的方法,其特征在于,所述预分配可用内存块包括至少两个,所述根据所述预分配可用内存块对应的内存区域,确定所述当前的模型算子对应的复用内存区域,包括:
将各所述预分配可用内存块中,内存空间最近接所述内存需求的预分配可用内存块,确定为目标内存块;
根据所述目标内存块的内存区域,确定为所述当前的模型算子对应的复用内存区域。
8.根据权利要求4所述的方法,其特征在于,在基于预设的可用内存链表和所述生命周期队列中的各生命周期信息,获取预分配可用内存块之后,所述方法还包括:
若所述预分配可用内存块不能容纳所述当前的模型算子的内存需求,则基于所述内存需求,对各所述预分配可用内存块中内存空间最大的预分配可用内存块进行扩充,生成目标内存块;
根据所述目标内存块的内存区域,确定为所述当前的模型算子对应的复用内存区域。
9.根据权利要求4所述的方法,其特征在于,所述方法还包括:
在每一所述模型算子的遍历周期结束后,获取累计内存空间,所述累计内存空间用于表征遍历至所述当前的模型算子时,各模型算子所对应的目标内存区域的累计占用的内存空间;
在所有模型算子的遍历周期结束后,根据所述累计内存空间,生成内存偏移量,所述内存偏移量用于表征执行所述算子执行队列中各模型算子所需的总内存空间;
所述根据所述算子执行队列中各模型算子的执行次序,生成预分配内存信息,包括:
根据所述内存偏移量和各所述模型算子对应的目标内存区域,生成预分配内存信息。
10.根据权利要求1-9任一项所述的方法,其特征在于,所述预分配内存信息中包括各模型算子对应的内存起始地址和内存偏移量;
根据所述预分配内存信息,生成内存分配信息,包括:
根据各模型算子对应的内存起始地址和内存偏移量,生成内存分配信息。
11.根据权利要求1-8任一项所述的方法,其特征在于,所述根据预设的待执行模型,获取算子执行队列,包括:
加载所述待执行模型,生成所述待执行模型的推理网络,所述推理网络用于表征各模型算子的执行次序;
根据所述推理网络,生成所述算子执行队列。
12.一种内存管理装置,其特征在于,包括:
获取模块,用于根据预设的待执行模型,获取算子执行队列,所述算子执行队列中包括至少两个模型算子,所述模型算子用于在被执行时,实现所述待执行模型中的一个处理步骤;
生成模块,用于根据所述算子执行队列中各模型算子的执行次序,生成预分配内存信息,所述预分配内存信息表征所述各模型算子的目标内存区域,所述目标内存区域用于执行模型算子,至少两个所述模型算子对应的目标内存区域相同;
分配模块,用于根据所述预分配内存信息,生成内存分配信息,并基于所述内存分配信息运行所述待执行模型,所述内存分配信息用于表征执行所述算子执行队列中的各模型算子所需的内存地址。
13.一种电子设备,包括:处理器,以及与所述处理器通信连接的存储器;
所述存储器存储计算机执行指令;
所述处理器执行所述存储器存储的计算机执行指令,以实现如权利要求1至11中任一项所述的内存管理方法。
14.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有计算机执行指令,所述计算机执行指令被处理器执行时用于实现如权利要求1至11中任一项所述的内存管理方法。
15.一种计算机程序产品,包括计算机程序,该计算机程序被处理器执行时实现权利要求1至11中任一项所述的内存管理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111533366.1A CN114201298B (zh) | 2021-12-15 | 2021-12-15 | 内存管理方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111533366.1A CN114201298B (zh) | 2021-12-15 | 2021-12-15 | 内存管理方法、装置、电子设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114201298A true CN114201298A (zh) | 2022-03-18 |
CN114201298B CN114201298B (zh) | 2024-08-09 |
Family
ID=80653897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111533366.1A Active CN114201298B (zh) | 2021-12-15 | 2021-12-15 | 内存管理方法、装置、电子设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114201298B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116757284A (zh) * | 2022-09-26 | 2023-09-15 | 荣耀终端有限公司 | 模型推理方法、设备、存储介质和程序产品 |
CN116775274A (zh) * | 2023-03-24 | 2023-09-19 | 美的集团(上海)有限公司 | 内存优化方法、装置、设备、产品、存储介质和芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112199190A (zh) * | 2020-07-31 | 2021-01-08 | 厦门星宸科技有限公司 | 内存分配方法、装置、存储介质及电子设备 |
WO2021052460A1 (zh) * | 2019-09-18 | 2021-03-25 | 华为技术有限公司 | 数据处理方法、模型优化装置和模型执行装置 |
CN113608881A (zh) * | 2021-10-09 | 2021-11-05 | 腾讯科技(深圳)有限公司 | 内存分配方法、装置、设备、可读存储介质及程序产品 |
WO2021232183A1 (zh) * | 2020-05-18 | 2021-11-25 | 华为技术有限公司 | 一种内存排布优化方法以及装置 |
-
2021
- 2021-12-15 CN CN202111533366.1A patent/CN114201298B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021052460A1 (zh) * | 2019-09-18 | 2021-03-25 | 华为技术有限公司 | 数据处理方法、模型优化装置和模型执行装置 |
WO2021232183A1 (zh) * | 2020-05-18 | 2021-11-25 | 华为技术有限公司 | 一种内存排布优化方法以及装置 |
CN112199190A (zh) * | 2020-07-31 | 2021-01-08 | 厦门星宸科技有限公司 | 内存分配方法、装置、存储介质及电子设备 |
CN113608881A (zh) * | 2021-10-09 | 2021-11-05 | 腾讯科技(深圳)有限公司 | 内存分配方法、装置、设备、可读存储介质及程序产品 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116757284A (zh) * | 2022-09-26 | 2023-09-15 | 荣耀终端有限公司 | 模型推理方法、设备、存储介质和程序产品 |
CN116775274A (zh) * | 2023-03-24 | 2023-09-19 | 美的集团(上海)有限公司 | 内存优化方法、装置、设备、产品、存储介质和芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN114201298B (zh) | 2024-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105955765B (zh) | 应用预加载方法及装置 | |
CN114201298B (zh) | 内存管理方法、装置、电子设备及存储介质 | |
CN110162338B (zh) | 运算方法、装置及相关产品 | |
CN107590534B (zh) | 训练深度卷积神经网络模型的方法、装置及存储介质 | |
JP6993739B2 (ja) | 予めメモリを割り当てる方法及び装置、電子回路、電子機器並びに記憶媒体 | |
CN114090289A (zh) | 共享内存数据调用方法、装置、电子设备及存储介质 | |
CN114428589A (zh) | 一种数据处理方法、装置、电子设备及存储介质 | |
US11494117B2 (en) | Method and system for data processing | |
CN112486658A (zh) | 一种任务调度方法、装置和用于任务调度的装置 | |
CN114492775A (zh) | 一种数据处理方法、装置、神经网络加速器及存储介质 | |
CN109857478B (zh) | 目标应用程序的运行方法、装置及可读存储介质 | |
CN115145690B (zh) | 集群资源伸缩方法、装置及容器集群管理系统 | |
CN111221613A (zh) | 程序调用方法及装置、存储介质 | |
CN111104183A (zh) | 应用程序运行方法、装置、电子设备及存储介质 | |
CN111984423B (zh) | 一种运行深度学习模型的方法、装置及介质 | |
CN115640059A (zh) | 自动驾驶操作系统、电子设备及存储介质 | |
CN115016944A (zh) | 一种进程访问方法、装置及电子设备 | |
CN111259675B (zh) | 基于神经网络计算的方法和装置 | |
CN105302734A (zh) | 内存管理系统和方法 | |
CN114047885A (zh) | 多类型数据的写入方法、装置、设备及介质 | |
CN115658297A (zh) | 一种内存分配方法、装置、电子设备及存储介质 | |
CN112580064A (zh) | 一种数据处理方法、装置和用于数据处理的装置 | |
CN118535348B (zh) | 一种内存分配方法、装置、设备以及存储介质 | |
CN114116590B (zh) | 数据获取方法、装置、车辆、存储介质和电子设备 | |
CN118211437B (zh) | 数字孪生模型构建方法、装置、设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |