CN114172473A - 亚微米cmos高功率共源共栅rf功率放大器 - Google Patents

亚微米cmos高功率共源共栅rf功率放大器 Download PDF

Info

Publication number
CN114172473A
CN114172473A CN202111064297.4A CN202111064297A CN114172473A CN 114172473 A CN114172473 A CN 114172473A CN 202111064297 A CN202111064297 A CN 202111064297A CN 114172473 A CN114172473 A CN 114172473A
Authority
CN
China
Prior art keywords
transistor
gate
metal strip
circuit
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111064297.4A
Other languages
English (en)
Inventor
摩尔特萨·阿巴西
塔梅·卡纳尔
纳文·克里什纳·彦杜鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics America Inc
Original Assignee
Renesas Electronics America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics America Inc filed Critical Renesas Electronics America Inc
Publication of CN114172473A publication Critical patent/CN114172473A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
    • H01Q3/36—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means with variable phase-shifters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及亚微米CMOS高功率共源共栅RF功率放大器。一种装置包括放大器电路，该放大器电路包括第一晶体管和第二晶体管。第一晶体管通常包括具有第一厚度的栅极氧化物和第一栅极长度的栅极。第二晶体管通常包括具有第二厚度的栅极氧化物和第二栅极长度的栅极。第一晶体管和第二晶体管以共源共栅配置连接，并且第二厚度和第二栅极长度分别大于第一厚度和第一栅极长度。

Description

亚微米CMOS高功率共源共栅RF功率放大器
相关申请的交叉引用
本申请要求于2020年9月11日提交的美国临时申请号63/076,980的权益。美国临时申请号63/076,980的全部内容通过引用并入本文。
背景技术
本公开总体上涉及功率放大器，并且更具体地涉及一种用于实现亚微米互补金属氧化物半导体(CMOS)高功率共源共栅射频(RF)功率放大器的方法和/或装置。
在无线通信应用中，对使用亚微米CMOS技术来设计RF功率放大器以在集成收发器芯片中提供高功率、线性和高效功率放大的兴趣日益增大。使用亚微米CMOS的功率放大器的设计中的一个问题是氧化物击穿。氧化物击穿是一种灾难性的影响，并且限制了最大信号电压摆幅。电压限制的一个严重后果是需要增加驱动电流以实现高输出功率。在给定最佳电流密度的情况下，驱动电流由器件的总栅极宽度决定。然而，使用亚微米CMOS的功率放大器的设计中的另一问题是单位栅极宽度的限制。增加单位栅极宽度会导致栅极电阻过大，并且增加栅极指的数目会导致栅极之间的相位差过大，这两者都会降低器件的功率增益。
需要实现如下的亚微米CMOS高功率共源共栅RF功率放大器，其得益于短栅极长度CMOS技术，同时跨具有更厚氧化物的更长沟道消耗大电压摆幅。还希望能够在不增加栅极电阻的情况下增加单位栅极指的宽度。
发明内容
在一些示例中，总体上描述了一种用于功率放大的装置。该装置可以包括第一晶体管，第一晶体管包括具有第一厚度的栅极氧化物和第一栅极长度的栅极。第一晶体管可以被配置为共源放大器级。该装置还可以包括第二晶体管，第二晶体管包括具有第二厚度的栅极氧化物和第二栅极长度的栅极。第二晶体管可以被配置为共栅放大器级。第一晶体管和第二晶体管可以以共源共栅配置连接。第二厚度可以大于第一厚度，并且第二栅极长度可以大于第一栅极长度。
在一些示例中，总体上描述了一种用于功率放大的装置。该装置可以包括被配置为输出第一偏置电压的第一偏置电路。该装置还可以包括被配置为输出第二偏置电压的第二偏置电路。该装置还可以包括第一放大器电路和第二放大器电路。第一放大器电路和第二放大器电路中的每个放大器电路可以包括第一晶体管，第一晶体管包括具有第一厚度的栅极氧化物和第一栅极长度的栅极。第一晶体管可以被配置为共源放大器级。第一放大器电路和第二放大器电路中的每个放大器电路还可以包括第二晶体管，第二晶体管包括具有第二厚度的栅极氧化物和第二栅极长度的栅极，第二晶体管被配置为共栅极放大器级。第一晶体管和第二晶体管可以以共源共栅配置连接。第二厚度可以大于第一厚度，并且第二栅极长度可以大于第一栅极长度。第一放大器电路和第二放大器电路中的每个放大器电路可以被配置为接收由第一偏置电压偏置的输入信号，接收第二偏置电压以驱动第二晶体管的栅极，并且输出作为输入信号的放大版本的输出信号。
在一些示例中，总体上描述了一种用于功率放大的装置。该装置可以包括相控天线阵列和连接到相控天线阵列的通信电路。通信电路的功率放大器级可以包括被配置为输出第一偏置电压的第一偏置电路。功率放大器级还可以包括被配置为输出第二偏置电压的第二偏置电路。功率放大器级还可以包括第一放大器电路和第二放大器电路。第一放大器电路和第二放大器电路中的每个放大器电路可以包括第一晶体管，第一晶体管包括具有第一厚度的栅极氧化物和第一栅极长度的栅极。第一晶体管可以被配置为共源放大器级。第一放大器电路和第二放大器电路中的每个放大器电路可以包括第二晶体管，第二晶体管包括具有第二厚度的栅极氧化物和第二栅极长度的栅极。第二晶体管可以被配置为共栅放大器级。第一晶体管和第二晶体管可以以共源共栅配置连接。第二厚度可以大于第一厚度，并且第二栅极长度可以大于第一栅极长度。第一放大器电路和第二放大器电路中的每个放大器电路可以被配置为接收由第一偏置电压偏置的输入信号，接收第二偏置电压以驱动第二晶体管的栅极，并且向相控天线阵列输出输出信号。输出信号可以是输入信号的放大版本。
下面参考附图详细描述各种实施例的其他特征以及结构和操作。在附图中，相同的附图标记表示相同或功能相似的元素。
附图说明
图1是示出本发明的示例上下文的图；
图2是示出根据本发明的示例实施例的单极化相控阵天线面板的示例实现的图；
图3是根据本发明的示例实施例的单极化波束形成器电路的图；
图4是示出根据本发明的示例实施例的通用2×2四元件单极化收发器波束形成器电路的示例实现的图；
图5是示出根据本发明的示例实施例的具有输出放大器的收发器信道的示例实现的图；
图6是示出根据单端实施例的差分RF放大器的示例实现的图；
图7是示出根据单端实施例的单端RF放大器的示例实现的图；
图8是示出根据单端实施例的亚微米CMOS技术共源共栅放大器的示例实现的图；
图9是示出用于克服亚微米CMOS技术中的最大单位栅极宽度的示例布局技术的图；
图10A是示出根据实施例的电路的示例布局的图；
图10B是示出图10A所示的电路的一部分的示例截面图的图；以及
图11是示出根据本发明的示例实施例的另一设备的示例布局的图
具体实施方式
本公开涉及一种包括放大器电路的装置，该放大器电路包括第一晶体管和第二晶体管。第一晶体管通常包括具有第一厚度的栅极氧化物和第一栅极长度的栅极。第二晶体管通常包括具有第二厚度的栅极氧化物和第二栅极长度的栅极。第一晶体管和第二晶体管以共源共栅配置连接，并且第二厚度和第二栅极长度分别大于第一厚度和第一栅极长度。
本文中描述的实施例可以提供用于实现亚微米互补金属氧化物半导体(CMOS)高功率共源共栅射频(RF)功率放大器的方法和技术，该方法和技术可以(i)克服亚微米CMOS技术中的电压摆幅限制，(ii)克服亚微米CMOS技术中的最大单位栅极宽度，(iii)将薄氧化物器件的高增益与厚氧化物器件的大电压摆幅相结合，(iv)用厚氧化层器件补偿薄氧化层器件的失真(例如，AM-AM失真、AM-PM失真)以提高放大器的整体线性度，(v)非常适合具有体接触的绝缘体上硅(SOI)技术，(vi)避免跨漏极到体的结施加过大电压，和/或(vii)被被实现为一个或多个集成电路。
参考图1，示出了系统80的框图。根据示例实施例，系统(或模块或电路或装置)80可以实现射频(RF)收发器系统。RF收发器系统80可以被配置为以通常的无线电频率、毫米波频率和/或微波频率进行操作。在一个示例中，RF收发器系统80促进与多个通信设备(或终端)90a-90n和/或多个通信设备(或终端)90a-90n之间的通信。在一个示例中，通信设备90a-90n可以包括但不限于蜂窝电话、移动设备、平板电脑、物联网(IoT)设备等。在各种实施例中，RF收发器系统80和通信设备90a-90n可以使用至少一个相控阵天线面板92被耦合。相控阵天线面板92可以包括多个天线元件和多个波束形成器电路(或芯片)(下面结合图2-图5描述)。根据示例实施例，波束形成器电路可以包括功率放大器100。
在一个示例中，RF收发器系统80可以形成通信链路的一部分。在一些实施例中，通信链路可以是第五代(5G)无线通信系统(例如，下一代移动网络(NGMN)联盟当前正在为其开发标准)的一部分。在其他实施例中，通信链路可以是包括但不限于以下各项的系统的一部分：第四代(4G)无线通信系统(例如，由国际电信单位无线电通信部门(ITU-R)发布的高级国际移动电信(IMT-A)标准)、卫星通信(SATCOM)系统和点对点通信系统(诸如公共数据链路(CDL))。然而，可以实现其他通信标准以满足特定应用的设计标准。
在一个示例中，RF收发器系统80可以包括块(或电路)82、块(或电路)84、块(或电路)86和块(或电路)88。在各种实施例中，块82-88可以利用硬件和/或硬件和软件的组合来实现。可以在电路82与电路84之间交换信号(例如，IF)。信号IF可以实现中频信号。在一个示例中，信号IF可以被配置(例如，使用各种调制方案)为携带从RF收发器系统80待被发射和/或待由RF收发器系统80接收的信息。在一个示例中，可以向电路84呈现信号(例如，LO)。信号LO可以实现本地振荡器信号。可以在电路84与相控阵天线面板92之间交换信号(例如，RF)。信号RF可以是毫米波频率或微波，并且相控阵可以是如下的射频信号，该射频信号传送也在中频信号IF中找到的信息。
在发射模式下，射频信号RF可以传送从相控阵天线面板92待被广播到设备90a-90n的信息。在接收模式下，射频信号RF可以传送经由相控阵天线面板92从设备90a-90n接收的信息。信号(例如，FSW)和一个或多个信号(例如，CTRL)可以在电路86与相控阵天线板92之间被交换。信号FSW可以将相控阵天线板92在发射模式与接收模式之间切换。(多个)信号CTRL可以传送数据、时钟和控制元素。在一个示例中，信号FSW和CTRL可以是相控阵天线面板92的数字接口的一部分。在一个示例中，(多个)信号CTRL可以被实现为串行链路，该串行链路传送用于配置和/或确定相控阵天线面板92的天线元件的相位和/或增益设置的信息。在一个示例中，(多个)信号CTRL可以符合一个或多个串行通信协议或接口(例如，串行外围接口(SPI)、集成电路间通信(I2C)、菊花链等)。一个或多个信号(例如，PG)可以从电路88传输到电路86。在一个示例中，(多个)信号PG可以传送由电路86使用的、用以使用相控阵天线面板92来实现(控制)波束转向的相位信息和增益信息。在一个示例中，(多个)信号PG可以传送多个相位和增益值，这些相位和增益值可以经由(多个)信号CTRL被编程到相控阵天线面板92的多个波束形成器电路中。
相控阵天线面板92通常实现硬连线地址方案。硬连线地址方案可以被用于唯一地标识旨在用于相控阵天线面板92的元件(例如，波束形成器电路)的串行通信。在各种实施例中，多个相控阵天线面板92可以组合以形成可以提供更多传输信道的较大天线阵列。多个相控阵天线面板92可以共享串行通信信道、链路或总线。组成较大天线阵列的相控阵天线面板92中的每个可以使用相应硬连线地址被唯一地寻址。
相控阵天线面板92可以生成一个或多个场(或波束)102a-102n。场102a-102n可以表示由相控阵天线面板92的波束形成器电路、基于经由(多个)信号CTRL所接收的相位和增益信息(值)而创建的场图(或射频波束图)。相控阵天线面板92可以被配置为产生用于与通信设备90a-90n的通信的定向波束102a-102n。在一个示例中，相控阵天线面板92的波束形成器电路可以被控制为基于经由(多个)信号CTRL所接收的相位和增益信息来转向波束102a-102n，以跟踪通信设备90a-90n的移动和/或在通信设备90a-90n之间切换。
电路82可以实现基带处理器电路。电路82可以操作为用于处理由中频信号IF发送和/或在中频信号IF中接收的信息。电路82可以在RF收发器系统80内处理该信息。该处理可以包括但不限于调制/解调包含该信息的信号、以及管理RF收发器系统80与多个远程终端90a-90n之间的同时通信。
电路84可以实现一个或多个混频器电路。电路84通常操作为在用于信号IF的中频与用于信号RF的射频、毫米波频率或微波频率之间进行频率转换(例如，上变频、下变频等)。频率转换可以基于由信号LO提供的一个或多个本地振荡器频率。在各种实施例中，射频信号RF可以在约以28吉赫兹(GHz)或39GHz(例如，24GHz至30GHz或37GHz至44GHz)的中心频率为中心的频率范围内。在实现多个中频的实施例中，每个中频可以覆盖从约2GHz至约6GHz的频带(例如，约4GHz带宽)。在一个示例中，当信号RF约以28GHz为中心时，每个本地振荡器频率的范围可以从约22GHz至26GHz。在另一示例中，当信号RF约以39GHz为中心时，每个本地振荡器频率的范围可以从约33GHz至37GHz。然而，可以实现其他频率范围以满足特定应用的设计标准。
电路86可以实现控制电路。在各种实施例中，电路86可以使用专用集成电路(ASIC)、控制器、微处理器或相应配置的电路系统中的一个或多个来实现。电路86通常操作为控制相控阵天线面板92的操作。在一些实施例中，电路86可以确定在相控阵天线面板92的波束形成器电路内、被用于每个收发器信道的设置值。设置值可以建立(多个)场或(多个)波束102a-102n的几何形状。在各种实施例中，电路86可以被实现为一个或多个集成电路。
在一个示例中，电路88可以实现值表(例如，体现在存储器电路中)。在一个示例中，体现在电路88中的值表可以被配置为存储多个增益(G)值和多个相位(P)值。相位和增益值可以由相控阵天线面板92的波束形成器电路中的收发器信道使用，以建立场102a-102b。相位值和增益值可以经由信号PG从电路88取回并且被电路86编程到与相控阵天线面板92的波束形成器电路相关联的缓冲器中。在各种实施例中，电路86和88可以在同一集成电路上或在不同(单独)集成电路上实现。
在一个示例中，相控阵天线面板92可以被实现为包括单极化(或单极)天线元件或双极化(或双极)天线元件。相控阵天线面板92可以操作为向设备(或终端)90a-90n发射无线信号和从设备(或终端)90n接收无线信号。设备(或终端)90a-90n可以远离RF收发器系统80。可以由相控阵天线面板92产生的场102a-102n确定对无线信号的灵敏度。相控阵天线面板92可以包括多个天线元件和多个波束形成器电路。每个波束形成器电路可以实现多个收发器信道。每个收发器信道通常包括发射信道(或链)和接收信道(或链)。根据本发明的实施例，发射信道中的每个通常包括利用亚微米CMOS共源共栅功率放大器的功率放大器电路。收发器信道可以通过相应匹配网络和发射接收(TRX)开关耦合到天线元件，以便交换对应双向射频信号。收发器信道和天线元件通常形成二维天线网络。
参考图2，示出了图示根据本发明的实施例的相控阵天线面板92的单极化版本的示例实现的图。在一个示例中，相控阵天线面板92可以包括多个天线元件110、多个波束形成器电路112a-112m和多个块(或电路)114a-114k。在实现单极化相控阵天线面板的实施例中，天线元件110通常被被实现为单极化(或单极)天线元件。电路112a-112m中的每个可以实现单极化波束形成器电路。电路114a-114k中的每个可以实现组合器/分离器电路。电路112a-112m和114a-114k可以利用硬件、硬件和软件的组合来实现，和/或用软件模拟。在一个示例中，信号RF可以与电路114a-114k中的一个交换。信号FSW和CTRL可以与电路112a-112m交换。
相控阵天线面板92中的天线元件110可以用于发射和接收两者。天线元件110的物理定位通常提供对场102a-102n的二维(例如，水平和垂直)控制。在一个示例中，天线元件110可以以二维(例如，N×N)网格图案布置，其中N是可以被2整除的整数值。然而，可以相应地实现网格图案的其他尺寸以满足特定实现的设计标准。
电路112a-112m通常操作为将信号RF与多个天线元件110复用/解复用。在各种实施例中，电路112a-112m中的每个可以与多个(或一组)天线元件110相邻(例如，居中)地安装在相控阵天线面板92的基板上。在一个示例中，每个电路112a-112m通常包括耦合到相应天线元件110的多个收发器信道。在一个示例中，每个电路112a-112m可以耦合到四个相邻天线元件110(例如，围绕每个电路112a-112m布置成2×2网格)。然而，可以实现其他数目(例如，1、2、4、18等)的相邻天线元件110以满足特定实现的设计标准。
电路112a-112m可以被配置为响应于信号FSW在发射模式与接收模式之间切换。在发射模式下，电路112a-112m可以操作为快速改变如下的设置值(例如，相位值、增益值等)，该设置值由收发器信道使用以便将由相控阵天线面板92形成的波束(或场)102a-102n和/或104a-104n转向。在各种实施例中，电路112a-112m中的每个可以包括存储器、寄存器存储库和/或查找表(LUT)，它们可以被用于针对与预定波束空间中的多个波束相对应的电路112a-112m的每个信道存储多个相位和增益值。在一个示例中，每个信道的多个相位和增益值可以和与波束空间的每个波束相对应的索引相关联。在各种实施例中，电路112a-112m中的每个可以被被实现为一个或多个集成电路(例如，在封装或多芯片模块(MCM)中)。
在各种实施例中，电路114a-114k中的每个可以被实现为组合器/分离器电路。在一个示例中，电路114a-114k可以被实现为威尔金森组合器/分离器。在各种实施例中，电路114a-114k可以耦合在一起以形成如下的网络，该网络将电路112a-112m耦合到被配置为呈现/接收信号RF的相控阵天线面板92的输入/输出。在发射模式下，电路114a-114k通常操作为在电路112a-112m之间分配信号RF中的功率。在接收模式下，电路114a-114k可以操作为将来自电路112a-112m的信号中的所接收的功率组合成信号RF。电路112a-112n和114a-114k通常被配置为在相控阵天线面板92的RF输入/输出、与电路112a-112m中的每个之间提供基本相等的路径长度。
参考图3，示出了图示根据本发明的示例实施例的单极化波束形成器电路112i的示例实现的图。在一个示例中，单极化波束形成器电路112i可以表示图2的单极化波束形成器电路112a-112m。在一个示例中，单极化波束形成器电路112i可以具有被配置为接收信号FSW和(多个)信号CTRL的数字接口、公共RF输入/输出端口(RFC)和多个天线输入/输出端口(RF1-RFN)。通常，可以相应地实现任何数目(例如，N个)天线输入/输出端口(或信道)以满足特定实现的设计标准。在各种实施例中，由公共RF输入/输出RFC呈现/接收的信号RF可以、以及天线输入/输出端口RF1-RFN可以耦合到相应天线元件110。单极化波束形成器电路112i通常实现与天线输入/输出端口RF1-RFN的数目相对应的多个收发器信道。在各种实施例中，每个收发器信道可以包括相应发射信道和相应接收信道。收发器信道通常被配置为基于信号FSW在发射或接收之间切换。
单极化波束形成器电路112i通常实现发射模式和接收模式。在一个示例中，信号FSW的状态可以确定是发射模式是活动的还是接收模式是活动的。在发射模式下，单极化波束形成器电路112i通常被配置为在公共输入/输出端口RFC处接收射频信号RF、并且在天线输入/输出端口RF1-RFN处呈现射频信号。在天线输入/输出端口RF1-RFN中的每个处呈现的信号通过以下而生成：单极化波束形成器电路112i响应于在公共输入/输出端口RFC处接收的射频信号RF、以及与天线输入/输出端口RF1-RFN中的每个相对应的每个收发器信道的相应数目的设置值(例如，增益、相位等)。在接收模式下，单极化波束形成器电路112i通常被配置为组合在天线输入/输出端口RF1-RFN处接收的射频信号，以在公共输入/输出端口RFC处作为信号RF来呈现。
单极化波束形成器电路112i可以包括块(或电路)302、块(或电路)304、多个块(或电路)306a-306n和块(或电路)308。电路302可以实现接口电路。在各种实施例中，电路302可以实现数字接口。电路304可以实现用于波束形成器电路112i的硬连线地址(例如，芯片ID)。电路306a-306n可以实现收发器(TRX)信道。电路308可以实现1对N组合器/分离器网络。在一个示例中，信号FSW和CTRL与电路302交换。在一个示例中，电路302可以包括串行接口。电路302可以被配置为符合一个或多个串行接口标准，包括但不限于串行外围接口(SPI)、内部集成电路(I2C)、菊花链等。在一个示例中，电路302可以被配置为允许使用串行通信链路(或总线)对单极化波束形成器电路112i进行编程和控制。在一个示例中，电路302可以被配置为响应于信号CTRL和FSW而对电路306a-306n进行编程和控制。在一个示例中，电路302可以响应于信号FSW而控制电路306a-306n是以发射模式还是以接收模式操作。
在一个示例中，电路302可以实现4线嵌入式SPI核。在一个示例中，电路302可以具有可以接收第一信号(例如，MOSI)的第一引脚、可以呈现第二信号(例如，MISO)的第二引脚、可以接收时钟信号(例如，MISO)的时钟输入引脚(例如，SCLK)、以及可以接收信号(例如，SS/CS)的芯片使能(或芯片选择)引脚。在一个示例中，信号MOSI、MISO、SCLK和SS/CS可以是(多个)信号CTRL的分量。在一个示例中，电路302可以包括可以接收信号FSW的发射/接收功能切换引脚。在一个示例中，信号MOSI、MISO、SCLK和SS/CS可以被配置为实现4线SPI协议接口，如下表1所示：
信号 功能
MOSI 主出从入
MISO 主入从出
SCLK 串行时钟
SS/CS 从选择/芯片选择
表1
在一个示例中，电路304可以基于硬件编码的地址位(或引脚)来设置波束形成器电路112i的物理地址。在各种实施例中，硬连线地址可以被实现为具有多个(例如，X个)输入位(例如，ADD1、ADD2、……、ADD(X))。在一个示例中，地址可以被实现为具有六位(或引脚)。在一些实施例中，可以通过将多个地址引脚连接到预定电源电压(例如，GND、vss或VDD)，来将硬连线地址设置为预定逻辑电平(例如，0或1)。在一些实施例中，硬连线地址位可以在实现波束形成器112i的芯片内被硬编码。在一些实施例中，硬连线地址位可以在制造期间在实现波束形成器112i的芯片内可编程。在一个示例中，硬连线地址位可以使用熔丝、反熔丝或其他常规技术来编程。
参考图4，示出了图示根据本发明的示例实施例的通用2×2四元件单极化收发器波束形成器电路112i的示例实现的图。在各种实施例中，波束形成器电路可以实现多个收发器信道。每个收发器信道通常包括发射信道和接收信道。根据本发明的实施例，发射信道中的每个通常包括体现亚微米CMOS共源共栅功率放大器的功率放大器电路。在一个示例中，2×2四元件单极化收发器波束形成器电路112i可以实现四个收发器信道306a-306d。四个收发器信道(或电路)306a-306d可以通过对应双向射频信号(例如，RF1-RF4)耦合到一组相邻天线元件中的相应天线元件。收发器信道和天线元件通常形成二维天线网络。
在一个示例中，电路308可以被实现为1-4组合器/分离器网络。在一个示例中，电路308可以包括多个组合器/分离器。在一个示例中，组合器/分离器可以被实现为威尔金森组合器/分离器。在各种实施例中，组合器/分离器可以耦合在一起以形成如下的网络，该网络将电路306a-306d耦合到波束形成器电路112i的公共RF输入/输出端口RFC。在发射模式下，电路308通常用于在电路306a-306d之间分配公共RF输入/输出端口RFC处的信号中的功率。在接收模式下，电路308可以操作为将来自电路306a-306d的信号中所接收的功率组合成在公共RF输入/输出端口RFC处呈现的信号。电路306a-306d和308通常被配置为在公共RF输入/输出端口RFC与电路306a-306d中的每个之间提供基本相等的路径长度。波束形成器电路112i的拓扑结构可以被缩放以提供其他数目的收发器信道以满足特定实现的设计标准。
在实现双极化相控阵天线面板的实施例中，2×2四元件双极化收发器波束形成器电路可以类似于收发器波束形成器电路112i来实现，不同之处在于四个收发器信道306a-306d和网络308的两个实例：针对水平收发信道所配置的第一实例；以及针对垂直信道所配置的第二实例。
参考图5，示出了图示根据本发明的实施例的示例射频(RF)放大器应用的收发器电路306i的框图。在一个示例中，收发器电路306i可以表示图4的单极化波束形成器收发器电路(或信道)306a-306d。在另一示例中，收发器电路306i可以表示双极化波束形成器电路(或芯片)的水平或垂直波束形成器收发器电路(或信道)。在示例实施例中，电路306i可以包括块(或电路)310、块(或电路)312和块(或电路)314。在示例实施例中，电路310可以实现收发器电路。块312和314可以实现发射接收(T/R)开关。收发器电路通常能够发射和接收通信信道的信号。在各种实施例中，电路310能够发射和接收射频(RF)、微波和/或毫米波信号。
在各种实施例中，电路310可以表示在包括但不限于以下各项的应用中使用的收发器电路：蜂窝基站(例如，2G、3G、4G、5G等)、无线通信系统、无线局域网(WLAN)、无线回程信道、宽带中继器、社区天线电视(CATV)网络、宏小区、微小区、微微小区、毫微微小区、移动设备(MD)和/或便携式手持设备(UE)。在一些实施例中，电路310可以表示雷达应用，包括但不限于目标检测、测距和/或穿墙成像。在一个示例中，收发器电路310通常包括发射器链和接收器链两者。发射器链和接收器链都可以包括射频(RF)5放大器。
在一个示例中，发射器链可以包括输入放大器320、可变(可编程)移相器322、可变(可编程)衰减器324和一个或多个输出放大器级326。在一个示例中，输入放大器320可以被实现为低噪声放大器(LNA)。输出放大器级326可以包括驱动器、前置放大器和/或功率放大器。在各种实施例中，功率放大器通常包括利用根据本发明的实施例的亚微米CMOS共源共栅功率放大器的功率放大器电路。在一个示例中，接收器链可以包括匹配网络(MN)电路328、低噪声放大器(LNA)330、可变(可编程)移相器332和可变(可编程)衰减器334。在一个示例中，发射器链的输入和接收器链的输出可以通过RF开关312耦合到传输线或RF收发器系统。在一个示例中，发射器链的输出和接收器链的输入可以通过RF开关314耦合到传输线或天线。在各种实施例中，可变移相器322、可变衰减器324、可变移相器332和可变衰减器334可以使用传统技术来实现。
参考图6，示出了电路500的图，该图图示了根据本发明的示例实施例的、包括用亚微米CMOS技术实现的高功率共源共栅RF功率放大器的差分放大器的示例实现。在各种实施例中，电路500可以被用于利用毫米波、微波和/或波束形成器芯片组来实现各种放大器。在一个示例中，电路500可以包括块(或电路)502和块(或电路)506。在一个示例中，块502可以实现差分功率放大器(PA)。在一个示例中，块506可以实现偏置电路。在一个示例中，PA 502可以实现单级PA。在一个示例中，电路500可以在图5所示的收发器310的功率放大器级326中实现。
在一个示例中，放大器502可以具有包括正输入(+)和负输入(-)的差分输入、以及包括正输出和负输出的差分输出。在一个示例中，信号IN_P可以被呈现给正输入，信号IN_N可以被呈现给负输入，信号OUT_P可以被呈现在正输出处，并且信号OUT_N可以被呈现在负输出处。信号IN_P和IN_N可以是差分输入信号的分量。信号OUT_P和OUT_N可以是差分输出信号的分量。放大器502可以被配置为响应于信号IN_P和IN_N而生成信号OUT_P和OUT_N。在一个示例中，信号IN_P和IN_N可以是由图5所示的可变衰减器324输出的差分输入信号的分量。在一个示例中，信号OUT_P和OUT_N可以是从功率放大器级326传输到图5所示的块或开关314的差分输出信号的分量。
在一个示例中，电阻器R1和电阻器R2可以用于偏置放大器502的输入。在一个示例中，电阻器R1可以具有连接到放大器502的正输入的第一端子和被配置为接收偏置电压(例如，VB1)或电路地电位的第二端子。在一个示例中，电阻器R2可以具有连接到放大器502的负输入的第一端子、以及被配置为接收偏置电压(例如，VB1)或电路地电位的第二端子。在一个示例中，电阻器R1和R2可以具有范围从例如约100至约2000欧姆的值。
在一个示例中，电路506可以被配置为响应于偏置信号(例如，BIAS)而生成偏置电压VB1。在一个示例中，电路506可以包括金属氧化物半导体场效应晶体管(MOSFET)M1、MOSFET M2、电阻器R3和电容器C1。晶体管M1的漏极端子可以连接到电源电压(例如，VDD)。信号BIAS可以被呈现给由晶体管M1的栅极端子和晶体管M2的漏极端子的连接形成的节点。晶体管M2的源极端子可以连接到电路地电位。晶体管M2的栅极端子可以通过电阻器R3耦合到晶体管M1的源极端子。晶体管M1的源极端子可以通过电容器C1耦合到电路地电位。偏置电压VB1可以呈现在由晶体管M1的源极端子、电阻器R3的端子和电容器C1的端子的连接形成的节点处。在一个示例中，电路506可以利用NMOS技术实现。然而，晶体管M1和M2可以使用其他类型的晶体管(例如，类似于用于实现功率放大器502的晶体管的晶体管类型)来实现。在一个示例中，晶体管M1和M2可以使用异质结双极晶体管(HBT)技术来实现。
参考图7，示出了图示根据本发明的示例实施例的功率放大器的另一示例实现的电路600的图。在一个示例中，电路600可以被实现为包括具有第一共源共栅放大器电路606和第二共源共栅放大器电路608的单级共源共栅功率放大器、第一偏置电路602和第二偏置电路604。偏置电路602可以被配置为响应于偏置信号BIAS和电源电压(例如，VDD)的施加而生成偏置电压(例如，VB1)。偏置电路604可以被配置为响应于电源电压(例如，VDD)的施加而生成另一偏置电压(例如，VB2)。在一个示例中，电路600可以在图5所示的收发器310的功率放大器级326中实现。在一个示例中，偏置电路602可以是图6所示的偏置电路506，并且偏置电路604可以是图6示的放大器502的一部分。
在一个示例中，单级共源共栅功率放大器可以包括第一共源共栅放大器电路606、第二共源共栅放大器电路606、电阻器R1、电阻器R2、电容器C3，以及平衡-不平衡变换器(balun)B10。在一个示例中，共源共栅放大器电路606和608可以被实现为亚微米CMOS共源共栅功率放大器电路。共源共栅放大器电路606的第一端子可以连接到电路地电位。共源共栅放大器电路608的第一端子可以连接到电路地电位。电阻器R1可以具有连接到共源共栅放大器电路606的第二端子的第一端子、以及被配置为接收偏置电压VB1的第二端子。电阻器R2可以具有连接到共源共栅放大器电路608的第二端子的第一端子、以及被配置为接收偏置电压VB1的第二端子。偏置电压VB2可以被呈现给共源共栅放大器电路606的第三端子、以及共源共栅放大器电路608的第三端子。
输入信号IN_P可以被呈现给共源共栅放大器电路606的第二端子。IN_N的输入信号可以被呈现给共源共栅放大器电路608的第二端子。信号IN_P和IN_N可以是差分输入信号的分量。在一个示例中，电阻器R1和电阻器R2可以分别被用于偏置共源共栅放大器电路606和608的输入。放大器的第一输出信号可以呈现在共源共栅放大器电路606的第四端子处。放大器的第二输出信号可以呈现在共源共栅放大器电路608的第四端子处。在一个示例中，放大器电路的输出可以连接到平衡-不平衡变换器B10以实现单端输出，而输入是差分的。
在一个示例中，电路602可以包括金属氧化物半导体场效应晶体管(MOSFET)Ml、MOSFET M2、电阻器R3和电容器C1。晶体管M1的漏极端子可以连接到电源电压VDD。信号BIAS可以被呈现给由晶体管M1的栅极端子和晶体管M2的漏极端子的连接形成的节点。晶体管M2的源极端子可以连接到电路地电位。晶体管M2的栅极端子可以通过电阻器R3耦合到晶体管M1的源极端子。晶体管M1的源极端子可以通过电容器C1耦合到电路地电位。偏置电压VB1可以呈现在由晶体管M1的源极端子、电阻器R3的端子和电容器C1的端子的连接形成的节点处。然而，晶体管M1通常使用与放大器电路606和608相似类型的晶体管来实现。在一个示例中，晶体管M2可以被实现为异质结双极晶体管。
在一个示例中，电路604可以包括电阻器R4、电阻器R5和电容器C2。在各种实施例中，电路604可以为功率放大器核心606和608的共源共栅节点提供偏置(例如，信号VB2)。电阻器R4的第一端子可以连接到电源电压VDD。电阻器R4的第二端子可以连接到电阻器R5的第一端子和电容器C2的第一端子。电阻器R5的第二端子可以连接到电路地电位。电容器C2的第二端子可以连接到电路地电位。信号VB2可以呈现在由电阻器R4、电阻器R5和电容器C2的连接形成的节点处。
参考图8，示出了图示根据本发明的示例实施例的实现共源共栅射频(RF)功率放大器核心的、亚微米CMOS共源共栅晶体管结构的电路100的示意图。在一个示例中，共源共栅RF功率放大器核心或电路100可以包括第一体接触器件102和第二体接触器件104。在另一示例中，共源共栅RF功率放大器核心100的器件102和104可以包括利用绝缘体上硅(SOI)技术而实现的金属氧化物半导体(MOS)器件。在一个示例中，共源共栅放大器电路606和608中的每个放大器电路可以包括电路100的副本。
在各种实施例中，器件102和器件104可以具有不同特性。例如，器件102可以被实现为具有第一栅极氧化物厚度和第一栅极长度。器件104可以被实现为具有第二栅极氧化物厚度和第二栅极长度。第二栅极氧化物厚度和第二栅极长度可以分别大于第一栅极氧化物厚度和第一栅极长度。在一个示例中，器件102可以用薄栅极氧化物和例如约40纳米(nm)至56nm的栅极长度来实现，并且器件104可以用厚栅极氧化物和例如约112nm至240nm的栅极长度来实现。
在一个示例中，器件102和104的栅极氧化物厚度和栅极长度可以是任意的、并且可以基于各种设计选择和制造约束。在一个示例中，电路100的增益可以是器件102的栅极长度和/或栅极氧化物厚度的函数。例如，电路100的增益可以随着器件102的栅极长度和/或栅极氧化物厚度的减小而增加。在一个示例中，电路100的电压摆幅可以是器件104的栅极长度和/或栅极氧化物厚度的函数。例如，电路100的电压摆幅可以随着器件104的栅极长度和/或栅极氧化厚度的增加而增加。因此，器件102和/或104的栅极长度和栅极厚度可以取决于电路100的目标性能，诸如电路100的期望增益、期望电压摆幅、期望失真补偿等。响应于所限定的目标性能，器件102和/或104的栅极氧化物厚度和/或栅极长度的函数可以被优化以限定器件102和/或104的栅极氧化物厚度和/或栅极长度。在一个示例中，器件102和/或104的栅极长度和不同栅极氧化物厚度的不同组合，可能导致电路100的不同性能，并且在一些示例中，对于具有相同栅极长度和栅极氧化物厚度组合的器件，不同电路可以具有不同表现。
共源共栅RF放大器结构或电路100可以包括被配置为共源极放大器级的器件102和被配置为共栅极放大器级的器件104。在各种实施例中，由于器件104具有相对较大的栅极长度和较厚的栅极氧化物，器件104使得共源共栅RF放大器结构100能够承受相对较大的电压摆幅，而由于器件102具有相对较小的栅极长度和较薄的栅极氧化物，器件102可以在电路100的工作电压范围内提供相对较高的增益。
在一个示例中，输入信号IN可以被呈现给器件102的栅极端子。在一个示例中，如果电路100是共源共栅放大器电路606的一部分，则输入信号IN可以是IN_P的偏置版本(由VB1通过电阻器R1偏置)，如图7所示。在另一示例中，如果电路100是共源共栅放大器电路608的一部分，则输入信号IN可以是IN_N的偏置版本(由VB1通过电阻器R2偏置)，如图7所示。器件102的源极端子可以连接到电路地电位。器件102的漏极端子可以连接到器件104的源极端子。器件104的栅极端子可以连接到电容器C10的第一端子和电阻器R10的第一端子。电容器C10的第二端子可以连接到电路地电位。电阻器R10的第二端子可以接收偏置电压VB2。器件104的漏极端子可以呈现输出信号。在各种实施例中，器件102和104可以使用亚微米互补金属氧化物半导体(CMOS)技术来制造。
参考图9，示出了图示根据本发明的示例实施例的示例布局技术的布局800的平面图。布局800可以是诸如图8示的器件102或器件104等晶体管器件的布局。在一个示例中，三个有源区域(扩散)802、804和806可以设置在半导体衬底上。源极金属条808和漏极金属条810可以形成在三个有源区域802、804和806之上。源极金属条808可以形成为与栅极条812的第一侧相邻。栅极条812可以由例如多晶硅材料组成或制成。漏极金属条810可以形成为与栅极多晶硅材料812的第二侧相邻。源极金属条808可以使用过孔816连接到有源区域802、804和806的源极区域。漏极金属条810可以使用过孔818连接到有源区域802、804和806的漏极区域。
在一个示例中，由于用于器件的栅极的高电阻材料(例如，多晶硅)，器件的总栅极电阻可以随着栅极宽度的增加而增加。因此，随着器件的沟道宽度增加以允许更大电流驱动，器件的总栅极电阻也增加。增加的电阻会降低功率增益并且增加器件的非线性，而增加的非线性会导致失真，诸如AM-AM或AM-PM失真。在一个示例中，用于解决由增加的栅极宽度引入的增加的电阻的传统方法，可以包括添加与现有栅极并联的栅极指。然而，并联栅极指可能需要通过使用其他布线层彼此连接，从而增加了复杂性并且随后减小了器件的可用频率范围。
在一个示例中，可以增加器件102和104中的每个的单位栅极宽度以增加功率单元的驱动电流能力，从而增加功率并且改善线性度。金属条814可以设置在每个单位栅极条812之上，使得栅极电流由多晶硅条812(高电阻)和金属条814(低电阻)承载，从而导致器件的每单位宽度的有效整体栅极电阻更低。与仅多晶硅相比，因此可以在总栅极电阻对RF性能产生负面影响之前增加条的长度(与器件单位栅极宽度相同)。由于金属条814和多晶硅条812被某种绝缘体材料隔开，因此金属条814需要在有源区域802、804和806之外的点处连接到栅极条812。注意，将过孔放置在有源区域内部存在损坏多晶硅下方的栅极氧化物的风险。在一个示例中，金属条814可以由电阻相对较低的金属(诸如铜)制成。在图9所示的示例中，多个过孔820可以与金属条814串联放置以分接栅极条812的多晶硅材料。在一个示例中，器件102和104的增加的有效单位栅极宽度可以大于亚微米互补金属氧化物半导体(CMOS)技术中推荐的最大单位栅极宽度。通过沿着金属带814放置过孔820，可以增加器件102和/或104的有效单位栅极宽度而无需增加栅极指并且不会显著增加器件102和/或104的总电阻。此外，对于相对较薄的栅极氧化物器件，诸如器件102，在有源区域之外分接过孔820可以避免穿通薄栅极氧化物以损坏器件的风险。因此，金属条814和过孔820的放置可以防止总电阻的显著增加并且改善器件102和104所在的功率放大器(例如，PA 502)的线性度。改进的线性度可以减少跨栅极条812的相位差和电阻损耗，导致诸如AM-AM和/或AM-PM失真等失真的补偿(例如，增加消除)。
参考图10A，示出了根据本发明的示例实施例的电路1000的示例布局。电路1000的一部分的示例截面图在图10B中示出。在一个示例中，多个有源区域或扩散区域(诸如有源区域1002、1004和1006)可以设置在半导体衬底1001上(参见图10B)。漏极金属带1008、用于共享两个器件的漏极和源极的金属带1009、以及源极金属带1010可以形成在有源区域1002、1004和1006之上。漏极金属带1008可以被形成为与第一栅极条1012的第一侧相邻。共享金属条1009可以被形成为与第一栅极条1012的第二侧相邻。第一栅极条1012可以由例如多晶硅材料制成。源极金属条1010可以被形成为与第二栅极条1022的第一侧相邻。共享金属条1009可以被形成为与第二栅极条1022的第二侧相邻。第二栅极条1022可以由例如多晶硅材料制成。漏极金属条1008可以使用过孔1016连接到有源区域1002、1004和1006的漏极区域。源极金属条1010可以使用过孔1018连接到有源区域802、804和806的源极区域。
在一个示例中，第一金属条1014可以设置在第一栅极条1012之上，并且第二金属条1024可以设置在第一栅极条1022之上。在一个示例中，第一金属条1014和第二金属条1024可以由电阻相对较低的金属(诸如铜)组成或制成。第一栅极条1012可以具有第一栅极长度(例如，在L方向上)和第一栅极氧化物厚度1013(参见图10B)，并且第二栅极条1022可以具有第二栅极长度和第二栅极氧化物厚度1023(参见图10B)。第一栅极长度可以大于第二栅极长度，并且第一栅极氧化物厚度可以大于第二栅极氧化物厚度。在一个示例中，第一栅极条1012可以是图8所示的器件104的栅极，并且第二栅极条1022可以是图8所示的器件102的栅极。偏置电压输入1030可以是图8所示的偏置电压输入VB2。电压输入1038可以是图8所示的电压输入IN。电压输出1032可以是图8所示的电压输出OUT。电阻器1034可以是图8所示的电阻器R10，其中电阻器1034可以连接在偏置电压输入1030与第一金属条1014之间。电容器1036可以是图8所示的电容器C10，其中电容器1036可以连接在第一金属条1014与源极金属条1010之间。
器件104的有效单位栅极宽度(例如，在W方向上)可以通过以下来增加：使金属条1014在有源区域1002、1004和1006之外的点处分接第一栅极条1012。在图10A和图10B所示的示例中，多个过孔1020可以与金属条1014串联放置，以分接第一栅极条1012的多晶硅材料。器件104的增加的有效单位栅极宽度可以大于亚微米互补金属氧化物半导体(CMOS)技术中的最大单位栅极宽度。通过沿着金属条1014放置过孔1020，可以增加器件104的有效单位栅极宽度而不显著增加器件102的整体电阻，并且不需要添加栅极指。
器件102的有效单位栅极宽度(例如，在W方向上)可以通过以下来增加：使金属条1024在有源区域1002、1004和1006之外的点处分接第一栅极条1022。在图10A和图10B所示的示例中，多个过孔1028可以与金属条1024串联放置，以分接第二栅极条1022的多晶硅材料。器件102的增加的有效单位栅极宽度可以大于亚微米互补金属氧化物半导体(CMOS)技术中的最大单位栅极宽度。通过沿着金属条1024放置过孔1028，可以增加器件102的有效单位栅极宽度而不会显著增加器件102的总电阻，并且不需要添加栅极指。
参考图11，示出了根据本发明的示例实施例的电路1100的示例布局。电路1110可以包括部分1101和部分1102。部分1101可以包括具有相对较短的栅极长度和较薄的栅极氧化物的晶体管器件。部分1102可以包括具有相对较长栅极长度和厚度的栅极氧化物的晶体管器件。部分1101和部分1102的栅极宽度不必相同，而是可以针对优化的RF性能而选择。部分1101中的器件可以包括在多晶硅栅极材料之上的金属条，其中过孔在有源区域之外分接多晶硅材料。例如，在部分1101中，多晶硅栅极可以跨越三个有源区域1110、1112、1114，并且金属条1120可以设置在多晶硅栅极之上。一个或多个过孔1124可以被插入三个有源区域1110、1112、1114之外的点中，以利用多晶硅栅极分接金属条1120。部分1102中的器件可以包括多晶硅栅极，诸如多晶硅栅极1130，而无需从金属条和过孔分接。因此，在多晶硅栅极和过孔上放置金属条以增加栅极宽度，可以被用于电路的特定部分，诸如利用可能不需要增加栅极宽度的其他晶体管器件来实现。
虽然本发明的实施例在RF应用的上下文中描述，但是本发明不限于RF应用，而是还可以应用在其他高数据速率无线和有线通信应用中，其中可能存在不同快速切换、多个信道和多个用户问题。本发明解决了与高速无线通信、移动和固定收发器、以及点对点链路相关的问题。使用射频(RF)、微波和毫米波链路的未来各代无线通信应用有望提供更高的速度、更高的灵活性以及更多的互连和层。本发明还可以适用于按照现有(传统、2G、3G、4G、5G)规范或未来规范而实现的无线通信系统。
术语“可以(may)”、“可以(can)”和“通常(generally)”在本文中与“是(is)(是(are))”和动词相结合使用时意在传送以下意图：描述是示例性的并且被认为足够广泛以涵盖公开内容中呈现的具体示例以及可以基于公开内容而导出的替代示例。本文中使用的术语“可以(may)”和“通常(generally)”不应当被解释为必然暗示省略对应元素的可取性或可能性。
虽然已经参考本发明的实施例具体地示出和描述了本发明，但是本领域技术人员将理解，在不脱离本发明的范围的情况下，可以进行形式和细节的各种改变。
本文中使用的术语仅用于描述特定实施例的目的，而不旨在限制本发明。如本文中使用的，单数形式“一个(a)”、“一个(an)”和“该(the)”也旨在包括复数形式，除非上下文另有明确指示。将进一步理解，术语“包括(comprises)”和/或“包括(comprising)”当在本说明书中使用时指定所述特征、整体、步骤、操作、元素和/或组件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或其组的存在或添加。
以下权利要求中所有装置或步骤加功能元素的对应结构、材料、动作和等效物(如果有的话)旨在包括用于与其他要求保护的元素相组合执行功能的任何结构、材料或动作，正如特别要求保护的。本发明的描述是为了说明和描述的目的而呈现的，而非旨在穷举或限制所公开的形式的本发明。在不脱离本发明的范围和精神的情况下，很多修改和变化对于本领域的普通技术人员来说将是很清楚的。实施例被选择和描述是为了最好地解释本发明的原理和实际应用，并且使得本领域普通技术人员能够理解适合预期特定用途的本发明的各种实施例的各种修改。

Claims (20)

1.一种装置，包括：
第一晶体管，包括具有第一厚度的栅极氧化物和第一栅极长度的栅极，所述第一晶体管被配置为共源极放大器级；以及
第二晶体管，包括具有第二厚度的栅极氧化物和第二栅极长度的栅极，所述第二晶体管被配置为共栅极放大器级，
其中所述第一晶体管和所述第二晶体管以共源共栅配置连接，
其中所述第二厚度大于所述第一厚度，并且
其中所述第二栅极长度大于所述第一栅极长度。
2.根据权利要求1所述的装置，其中所述第一晶体管包括：
金属条，设置在所述第一晶体管的栅极之上；以及
一组过孔，被放置在所述金属条上以分接所述第一晶体管的所述栅极，所述一组过孔被放置在沿着所述金属条并且在所述第一晶体管的有源区域之外的点处。
3.根据权利要求2所述的装置，其中所述第一晶体管的所述栅极由多晶硅组成。
4.根据权利要求2所述的装置，其中所述金属条是第一金属条并且所述一组过孔是第一组过孔，并且所述第二晶体管包括：
第二金属条，设置在所述第二晶体管的栅极之上；以及
第二组过孔，被放置在所述第二金属条上以分接所述第二晶体管的所述栅极，所述第二组过孔被放置在沿着所述第二金属条并且在所述第二晶体管的有源区域之外的点处。
5.根据权利要求2所述的装置，其中所述第一晶体管的有效栅极宽度超过针对所述第一晶体管所限定的最大单位栅极宽度。
6.根据权利要求2所述的装置，其中所述金属条由铜组成。
7.根据权利要求1所述的装置，其中所述第一晶体管和所述第二晶体管是功率放大器的一部分。
8.一种装置，包括：
第一偏置电路，被配置为输出第一偏置电压；
第二偏置电路，被配置为输出第二偏置电压；以及
第一放大器电路和第二放大器电路，所述第一放大器电路和所述第二放大器电路中的每个放大器电路包括：
第一晶体管，包括具有第一厚度的栅极氧化物和第一栅极长度的栅极，所述第一晶体管被配置为共源极放大器级；以及
第二晶体管，包括具有第二厚度的栅极氧化物和第二栅极长度的栅极，所述第二晶体管被配置为共栅极放大器级，
其中所述第一晶体管和所述第二晶体管以共源共栅配置连接，
其中所述第二厚度大于所述第一厚度，并且
其中所述第二栅极长度大于所述第一栅极长度，
其中所述第一放大器电路和所述第二放大器电路中的每个放大器电路被配置为：
接收由所述第一偏置电压偏置的输入信号；
接收所述第二偏置电压以驱动所述第二晶体管的栅极；以及
输出作为所述输入信号的放大版本的输出信号。
9.根据权利要求8所述的装置，其中所述第一晶体管包括：
金属条，设置在所述第一晶体管的栅极之上；以及
一组过孔，被放置在所述金属条上以分接所述第一晶体管的所述栅极，所述一组过孔被放置在沿着所述金属条并且在所述第一晶体管的有源区域之外的点处。
10.根据权利要求9所述的装置，其中所述第一晶体管的所述栅极由多晶硅组成。
11.根据权利要求9所述的装置，其中所述金属条是第一金属条并且所述一组过孔是第一组过孔，并且所述第二晶体管包括：
第二金属条，设置在所述第二晶体管的所述栅极之上；以及
第二组过孔，放置在所述第二金属条上以分接所述第二晶体管的所述栅极，所述第二组过孔被放置在沿着所述第二金属条并且在所述第二晶体管的有源区域之外的点处。
12.根据权利要求9所述的装置，其中所述第一晶体管的有效栅极宽度超过针对所述第一晶体管所限定的最大单位栅极宽度。
13.根据权利要求9所述的装置，其中所述金属条由铜组成。
14.根据权利要求8所述的装置，其中所述输入信号是差分输入信号，所述输出信号是差分输出信号，由所述第一放大器电路接收的所述输入信号是所述差分输入信号的第一分量，并且由所述第二放大器电路接收的所述输入信号是所述差分输入信号的第二分量。
15.根据权利要求14所述的装置，其中所述第一放大器电路和所述第二放大器电路中的每个放大器电路包括平衡-不平衡变换器，所述平衡-不平衡变换器被配置为将所述差分输出信号的所述第一分量和所述第二分量转换为单端输出信号。
16.一种装置，包括：
相控天线阵列；以及
通信电路，连接到所述相控天线阵列，其中所述通信电路的功率放大器级包括：
第一偏置电路，被配置为输出第一偏置电压；
第二偏置电路，被配置为输出第二偏置电压；以及
第一放大器电路和第二放大器电路，所述第一放大器电路和所述第二放大器电路中的每个放大器电路包括：
第一晶体管，包括具有第一厚度的栅极氧化物和第一栅极长度的栅极，所述第一晶体管被配置为共源极放大器级；以及
第二晶体管，包括具有第二厚度的栅极氧化物和第二栅极长度的栅极，所述第二晶体管被配置为共栅极放大器级，
其中所述第一晶体管和所述第二晶体管以共源共栅配置连接，
其中所述第二厚度大于所述第一厚度，并且
其中所述第二栅极长度大于所述第一栅极长度，
其中所述第一放大器电路和所述第二放大器电路中的每个放大器电路被配置为：
接收由所述第一偏置电压偏置的输入信号；
接收所述第二偏置电压以驱动所述第二晶体管的栅极；以及
将输出信号输出给所述相控天线阵列，其中所述输出信号是所述输入信号的放大版本。
17.根据权利要求16所述的装置，其中所述第一晶体管包括：
金属条，设置在所述第一晶体管的栅极之上；以及
一组过孔，被放置在所述金属条上以分接所述第一晶体管的所述栅极，所述一组过孔被放置在沿着所述金属条并且在所述第一晶体管的有源区域之外的点处。
18.根据权利要求17所述的装置，其中所述第一晶体管的所述栅极由多晶硅组成。
19.根据权利要求17所述的装置，其中所述金属条是第一金属条并且所述一组过孔是第一组过孔，并且所述第二晶体管包括：
第二金属条，设置在所述第二晶体管的栅极之上；以及
第二组过孔，被放置在所述第二金属条上以分接所述第二晶体管的所述栅极，所述第二组过孔被放置在沿着所述第二金属条并且在所述第二晶体管的有源区域之外的点处。
20.根据权利要求17所述的装置，其中所述第一晶体管的有效栅极宽度超过针对所述第一晶体管所限定的最大单位栅极宽度。
CN202111064297.4A 2020-09-11 2021-09-10 亚微米cmos高功率共源共栅rf功率放大器 Pending CN114172473A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063076980P 2020-09-11 2020-09-11
US63/076,980 2020-09-11

Publications (1)

Publication Number Publication Date
CN114172473A true CN114172473A (zh) 2022-03-11

Family

ID=80476660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111064297.4A Pending CN114172473A (zh) 2020-09-11 2021-09-10 亚微米cmos高功率共源共栅rf功率放大器

Country Status (3)

Country Link
US (1) US20220085767A1 (zh)
JP (1) JP2022047519A (zh)
CN (1) CN114172473A (zh)

Also Published As

Publication number Publication date
JP2022047519A (ja) 2022-03-24
US20220085767A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US10879623B2 (en) Method to improve power amplifier output return loss and back-off performance with RC feedback network
EP3457577B1 (en) Method to build asymmetrical transmit/receive switch with 90 degrees impedance transformation section
US6972637B2 (en) Transmit/receive combiner using shunt admittance elements for isolation
US11128327B2 (en) Principle and techniques for integrated TRX switch
US20050090287A1 (en) RF antenna coupling structure
Lee et al. 28 GHz RF front-end structure using CG LNA as a switch
CN103095331A (zh) 具有 esd 保护的发送/接收开关及其使用方法
US10998931B2 (en) Transmit-receive switch with integrated power detection
Tang et al. Design and analysis of a 140-GHz T/R front-end module in 22-nm FD-SOI CMOS
Yu et al. A 60GHz digitally controlled RF-beamforming receiver front-end in 65nm CMOS
US20220085767A1 (en) Sub-micron cmos high-power cascode rf power amplifier
US10804858B2 (en) Power amplifier bias network implementation for improving linearity for wideband modulated signals
US20230100894A1 (en) True time phase shifter for mm-wave radio
US11380988B2 (en) Antenna switching scheme
WO2022072638A1 (en) Power splitter-combiner circuits in 5g mm-wave beamformer architectures
Liu et al. A 39 GHz broadband high-isolation CMOS mixer using magnetic-coupling CG Gm stage for 5G applications
CN213783275U (zh) 单刀双掷开关、信号处理电路以及电子设备
US20240007060A1 (en) Wideband Coupled Input Impedance Matching LNA Architecture
US20210151878A1 (en) Minimizing impedance variation during passive phase shifting
Hajimiri Fully integrated millimeter-wave CMOS phased arrays
Eltaliawy CMOS Front-End Circuits in 45-nm SOI Suitable for Modular Phased-Array 60-GHz Radios
WO2022106925A1 (en) A transformer-based current-reuse amplifier with embedded iq generation for compact image rejection architecture in multi-band millimeter-wave 5g communication
CN112564683A (zh) 单刀双掷开关、信号处理电路以及电子设备
Lai et al. mm-Wave power-combining architectures: Hybrid combining

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination