CN114168393B - 一种服务器测试方法、系统、设备以及介质 - Google Patents
一种服务器测试方法、系统、设备以及介质 Download PDFInfo
- Publication number
- CN114168393B CN114168393B CN202111280708.3A CN202111280708A CN114168393B CN 114168393 B CN114168393 B CN 114168393B CN 202111280708 A CN202111280708 A CN 202111280708A CN 114168393 B CN114168393 B CN 114168393B
- Authority
- CN
- China
- Prior art keywords
- signal
- power
- bmc
- cpu
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 19
- 230000004044 response Effects 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 37
- 238000004590 computer program Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000007246 mechanism Effects 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 27
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 108010028984 3-isopropylmalate dehydratase Proteins 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
本发明公开了一种服务器测试方法，包括以下步骤：响应于BMC接收到下电指令，生成下电信号并发送到CPU；所述CPU根据所述下电信号生成低电平的SLP信号并发送给CPLD；所述CPLD根据所述低电平的SLP信号控制多个电源依次下电；所述BMC接收最后一个电源下电生成的信号；响应于最后一个电源下电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送下电命令。本发明还公开了一种系统、计算机设备以及可读存储介质。本发明提出的方案通过power good来判断是否关机成功，当一个流程失败后，增加retry机制，确保每个流程均正常后再进入下一流程，在本就开关机失效概率较低的场景，有效的避免了开关机失败造成宕机的现象。
Description
技术领域
本发明涉及测试领域，具体涉及一种服务器测试方法、系统、设备以及存储介质。
背景技术
DC reboot测试是服务器可靠性测试中一个非常重要的测试项，是反映服务器可用性的一项重要指标，当前DC reboot测试原理是OS下发IPMI关机后，不管后续是否走正常关机流程，过一段时间后执行开机指令，这样的弊端是CPU可能由于某种异常没有发出正常掉电信号，就会导致此次的开机失败，造成服务器黑屏的现象。
发明内容
有鉴于此，为了克服上述问题的至少一个方面，本发明实施例提出一种服务器测试方法，包括以下步骤：
响应于BMC接收到下电指令，生成下电信号并发送到CPU；
所述CPU根据所述下电信号生成低电平的SLP信号并发送给CPLD；
所述CPLD根据所述低电平的SLP信号控制多个电源依次下电；
所述BMC接收最后一个电源下电生成的信号；
响应于最后一个电源下电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送下电命令。
在一些实施例中，还包括：
响应于所述最后一个电源下电生成的信号的电平为预设电平，向所述BMC发送上电指令；
响应于BMC接收到上电指令，生成上电信号并发送到CPU；
所述CPU根据所述上电信号生成高电平的SLP信号并发送给CPLD；
所述CPLD根据所述高电平的SLP信号控制多个电源依次上电；
所述BMC接收最后一个电源上电生成的信号；
响应于最后一个电源上电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送上电命令。
在一些实施例中，响应于BMC接收到下电指令，生成下电信号并发送到CPU，进一步包括：
所述BMC将所述下电信号发送给CPLD；
所述CPLD将所述下电信号透传给所述CPU。
在一些实施例中，响应于BMC接收到上电指令，生成上电信号并发送到CPU，进一步包括：
所述BMC将所述上电信号发送给CPLD；
所述CPLD将所述上电信号透传给所述CPU。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种服务器测试系统，包括：
第一发送模块，配置为响应于BMC接收到下电指令，生成下电信号并发送到CPU；
第二发送模块，配置为所述CPU根据所述下电信号生成低电平的SLP信号并发送给CPLD；
控制模块，配置为使所述CPLD根据所述低电平的SLP信号控制多个电源依次下电；
接收模块，配置为所述BMC接收最后一个电源下电生成的信号；
响应模块，配置为响应于最后一个电源下电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送下电命令。
在一些实施例中，还包括上电模块，配置为：
响应于所述最后一个电源下电生成的信号的电平为预设电平，向所述BMC发送上电指令；
响应于BMC接收到上电指令，生成上电信号并发送到CPU；
所述CPU根据所述上电信号生成高电平的SLP信号并发送给CPLD；
所述CPLD根据所述高电平的SLP信号控制多个电源依次上电；
所述BMC接收最后一个电源上电生成的信号；
响应于最后一个电源上电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送上电命令。
在一些实施例中，第一发送模块还配置为：
所述BMC将所述下电信号发送给CPLD；
所述CPLD将所述下电信号透传给所述CPU。
在一些实施例中，上电模块还配置为：
所述BMC将所述上电信号发送给CPLD；
所述CPLD将所述上电信号透传给所述CPU。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机设备，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行以下步骤：
响应于BMC接收到下电指令，生成下电信号并发送到CPU；
所述CPU根据所述下电信号生成低电平的SLP信号并发送给CPLD；
所述CPLD根据所述低电平的SLP信号控制多个电源依次下电；
所述BMC接收最后一个电源下电生成的信号；
响应于最后一个电源下电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送下电命令。
在一些实施例中，还包括：
响应于所述最后一个电源下电生成的信号的电平为预设电平，向所述BMC发送上电指令；
响应于BMC接收到上电指令，生成上电信号并发送到CPU；
所述CPU根据所述上电信号生成高电平的SLP信号并发送给CPLD；
所述CPLD根据所述高电平的SLP信号控制多个电源依次上电；
所述BMC接收最后一个电源上电生成的信号；
响应于最后一个电源上电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送上电命令。
在一些实施例中，响应于BMC接收到下电指令，生成下电信号并发送到CPU，进一步包括：
所述BMC将所述下电信号发送给CPLD；
所述CPLD将所述下电信号透传给所述CPU。
在一些实施例中，响应于BMC接收到上电指令，生成上电信号并发送到CPU，进一步包括：
所述BMC将所述上电信号发送给CPLD；
所述CPLD将所述上电信号透传给所述CPU。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时执行以下步骤：
响应于BMC接收到下电指令，生成下电信号并发送到CPU；
所述CPU根据所述下电信号生成低电平的SLP信号并发送给CPLD；
所述CPLD根据所述低电平的SLP信号控制多个电源依次下电；
所述BMC接收最后一个电源下电生成的信号；
响应于最后一个电源下电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送下电命令。
在一些实施例中，还包括：
响应于所述最后一个电源下电生成的信号的电平为预设电平，向所述BMC发送上电指令；
响应于BMC接收到上电指令，生成上电信号并发送到CPU；
所述CPU根据所述上电信号生成高电平的SLP信号并发送给CPLD；
所述CPLD根据所述高电平的SLP信号控制多个电源依次上电；
所述BMC接收最后一个电源上电生成的信号；
响应于最后一个电源上电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送上电命令。
在一些实施例中，响应于BMC接收到下电指令，生成下电信号并发送到CPU，进一步包括：
所述BMC将所述下电信号发送给CPLD；
所述CPLD将所述下电信号透传给所述CPU。
在一些实施例中，响应于BMC接收到上电指令，生成上电信号并发送到CPU，进一步包括：
所述BMC将所述上电信号发送给CPLD；
所述CPLD将所述上电信号透传给所述CPU。
本发明具有以下有益技术效果之一：本发明提出的方案通过在服务器在开机和关机两个流程中，均通过power good来判断是否开关机成功，当一个流程失败后，增加retry机制，确保每个流程均正常后再进入下一流程，在本就开关机失效概率较低的场景，有效的避免了开关机失败造成宕机的现象。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明的实施例提供的服务器测试方法的流程示意图；
图2为本发明的实施例提供的服务器测试方法的流程框图；
图3为本发明的实施例提供的服务器测试系统的结构示意图；
图4为本发明的实施例提供的计算机设备的结构示意图；
图5为本发明的实施例提供的计算机可读存储介质的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
根据本发明的一个方面，本发明的实施例提出一种服务器测试方法，如图1所示，其可以包括步骤：
S1，响应于BMC接收到下电指令，生成下电信号并发送到CPU；
S2，所述CPU根据所述下电信号生成低电平的SLP信号并发送给CPLD；
S3，所述CPLD根据所述低电平的SLP信号控制多个电源依次下电；
S4，所述BMC接收最后一个电源下电生成的信号；
S5，响应于最后一个电源下电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送下电命令。
在一些实施例中，响应于BMC接收到下电指令，生成下电信号并发送到CPU，进一步包括：
所述BMC将所述下电信号发送给CPLD；
所述CPLD将所述下电信号透传给所述CPU。
在一些实施例中，如图2所示，当服务器关机时，执行过程1-4：OS下发power Cycle关机指令至BMC，BMC发出power button 6s下电指令至CPLD，CPLD将power button 6s透传至CPU侧，CPU拉低SLP_S3&SLP_S5信号并传递给CPLD，CPLD开始控制主板电压走下电流程。为了避免机器在做power cycle可靠性测试时掉电异常并没有正常掉电就进入了上电流程，造成机器宕机黑屏的现象，在下电流程过程中，可能由于一些故障原因造成CPU收到power button 6s信号后短暂拉低 SLP_S3&SLP_S5信号又重新置为高电平，造成主板没有正常下电（部分电压已掉电）。通过如图2所示的5：power good掉电，当bmc发出powerbutton 6s信号后，一段时间后检测power good掉电是否正常，若正常继续走上电流程，如掉电异常继续重复发出power button 6s信号。
在一些实施例中，可以通过检测最后一个下电的电源模块确定是否下电成功，若最后一个电源下电成功，则生成的power good的信号的电平会发生变化。
在一些实施例中，还包括：
响应于所述最后一个电源下电生成的信号的电平为预设电平，向所述BMC发送上电指令；
响应于BMC接收到上电指令，生成上电信号并发送到CPU；
所述CPU根据所述上电信号生成高电平的SLP信号并发送给CPLD；
所述CPLD根据所述高电平的SLP信号控制多个电源依次上电；
所述BMC接收最后一个电源上电生成的信号；
响应于最后一个电源上电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送上电命令。
在一些实施例中，响应于BMC接收到上电指令，生成上电信号并发送到CPU，进一步包括：
所述BMC将所述上电信号发送给CPLD；
所述CPLD将所述上电信号透传给所述CPU。
具体的，如图2所示，当服务器开机时，开机流程（1，6--8）：OS下发power Cycle开机指令至BMC，BMC发出power button 上电指令至CPLD，CPLD将power button 上电透传至CPU侧，CPU拉高SLP_S3&SLP_S5信号并传递给CPLD，CPLD开始控制主板电压走上电流程。在正常上电后，进入正常的开机流程在增加如图2所示的9：power good掉电上电的反馈设计，当bmc发出power button 开机信号后，一段时间后检测power good上电是否正常，若正常继续走上电流程，如掉电异常继续重复发出power button 开机信号。
在一些实施例中，可以通过检测最后一个上电的电源模块确定是否上电成功，若最后一个电源上电成功，则生成的power good的信号的电平会发生变化。
本发明提出的方案通过在服务器在开机和关机两个流程中，均通过power good来判断是否开关机成功，当一个流程失败后，增加retry机制，确保每个流程均正常后再进入下一流程，在本就开关机失效概率较低的场景，有效的避免了开关机失败造成宕机的现象。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种服务器测试系统400，如图3所示，包括：
第一发送模块401，配置为响应于BMC接收到下电指令，生成下电信号并发送到CPU；
第二发送模块402，配置为所述CPU根据所述下电信号生成低电平的SLP信号并发送给CPLD；
控制模块403，配置为使所述CPLD根据所述低电平的SLP信号控制多个电源依次下电；
接收模块404，配置为所述BMC接收最后一个电源下电生成的信号；
响应模块405，配置为响应于最后一个电源下电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送下电命令。
在一些实施例中，还包括上电模块，配置为：
响应于所述最后一个电源下电生成的信号的电平为预设电平，向所述BMC发送上电指令；
响应于BMC接收到上电指令，生成上电信号并发送到CPU；
所述CPU根据所述上电信号生成高电平的SLP信号并发送给CPLD；
所述CPLD根据所述高电平的SLP信号控制多个电源依次上电；
所述BMC接收最后一个电源上电生成的信号；
响应于最后一个电源上电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送上电命令。
在一些实施例中，第一发送模块401还配置为：
所述BMC将所述下电信号发送给CPLD；
所述CPLD将所述下电信号透传给所述CPU。
在一些实施例中，上电模块还配置为：
所述BMC将所述上电信号发送给CPLD；
所述CPLD将所述上电信号透传给所述CPU。
本发明提出的方案通过在服务器在开机和关机两个流程中，均通过power good来判断是否开关机成功，当一个流程失败后，增加retry机制，确保每个流程均正常后再进入下一流程，在本就开关机失效概率较低的场景，有效的避免了开关机失败造成宕机的现象。
基于同一发明构思，根据本发明的另一个方面，如图4所示，本发明的实施例还提供了一种计算机设备501，包括：
至少一个处理器520；以及
存储器510，存储器510存储有可在处理器上运行的计算机程序511，处理器520执行程序时执行以下步骤；
S1，响应于BMC接收到下电指令，生成下电信号并发送到CPU；
S2，所述CPU根据所述下电信号生成低电平的SLP信号并发送给CPLD；
S3，所述CPLD根据所述低电平的SLP信号控制多个电源依次下电；
S4，所述BMC接收最后一个电源下电生成的信号；
S5，响应于最后一个电源下电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送下电命令。
在一些实施例中，还包括：
响应于所述最后一个电源下电生成的信号的电平为预设电平，向所述BMC发送上电指令；
响应于BMC接收到上电指令，生成上电信号并发送到CPU；
所述CPU根据所述上电信号生成高电平的SLP信号并发送给CPLD；
所述CPLD根据所述高电平的SLP信号控制多个电源依次上电；
所述BMC接收最后一个电源上电生成的信号；
响应于最后一个电源上电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送上电命令。
在一些实施例中，响应于BMC接收到下电指令，生成下电信号并发送到CPU，进一步包括：
所述BMC将所述下电信号发送给CPLD；
所述CPLD将所述下电信号透传给所述CPU。
在一些实施例中，响应于BMC接收到上电指令，生成上电信号并发送到CPU，进一步包括：
所述BMC将所述上电信号发送给CPLD；
所述CPLD将所述上电信号透传给所述CPU。
本发明提出的方案通过在服务器在开机和关机两个流程中，均通过power good来判断是否开关机成功，当一个流程失败后，增加retry机制，确保每个流程均正常后再进入下一流程，在本就开关机失效概率较低的场景，有效的避免了开关机失败造成宕机的现象。
基于同一发明构思，根据本发明的另一个方面，如图5所示，本发明的实施例还提供了一种计算机可读存储介质601，计算机可读存储介质601存储有计算机程序指令610，计算机程序指令610被处理器执行时执行以下步骤：
S1，响应于BMC接收到下电指令，生成下电信号并发送到CPU；
S2，所述CPU根据所述下电信号生成低电平的SLP信号并发送给CPLD；
S3，所述CPLD根据所述低电平的SLP信号控制多个电源依次下电；
S4，所述BMC接收最后一个电源下电生成的信号；
S5，响应于最后一个电源下电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送下电命令。
在一些实施例中，还包括：
响应于所述最后一个电源下电生成的信号的电平为预设电平，向所述BMC发送上电指令；
响应于BMC接收到上电指令，生成上电信号并发送到CPU；
所述CPU根据所述上电信号生成高电平的SLP信号并发送给CPLD；
所述CPLD根据所述高电平的SLP信号控制多个电源依次上电；
所述BMC接收最后一个电源上电生成的信号；
响应于最后一个电源上电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送上电命令。
在一些实施例中，响应于BMC接收到下电指令，生成下电信号并发送到CPU，进一步包括：
所述BMC将所述下电信号发送给CPLD；
所述CPLD将所述下电信号透传给所述CPU。
在一些实施例中，响应于BMC接收到上电指令，生成上电信号并发送到CPU，进一步包括：
所述BMC将所述上电信号发送给CPLD；
所述CPLD将所述上电信号透传给所述CPU。
本发明提出的方案通过在服务器在开机和关机两个流程中，均通过power good来判断是否开关机成功，当一个流程失败后，增加retry机制，确保每个流程均正常后再进入下一流程，在本就开关机失效概率较低的场景，有效的避免了开关机失败造成宕机的现象。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。
此外，应该明白的是，本文的计算机可读存储介质（例如，存储器）可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围（包括权利要求）被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (8)
1.一种服务器测试方法，其特征在于，包括以下步骤：
响应于BMC接收到下电指令，生成下电信号并发送到CPU；
所述CPU根据所述下电信号生成低电平的SLP信号并发送给CPLD；
所述CPLD根据所述低电平的SLP信号控制多个电源依次下电；
所述BMC接收最后一个电源下电生成的信号；
响应于最后一个电源下电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送下电命令；
响应于所述最后一个电源下电生成的信号的电平为预设电平，向所述BMC发送上电指令；
响应于BMC接收到上电指令，生成上电信号并发送到CPU；
所述CPU根据所述上电信号生成高电平的SLP信号并发送给CPLD；
所述CPLD根据所述高电平的SLP信号控制多个电源依次上电；
所述BMC接收最后一个电源上电生成的信号；
响应于最后一个电源上电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送上电命令。
2.如权利要求1所述的方法，其特征在于，响应于BMC接收到下电指令，生成下电信号并发送到CPU，进一步包括：
所述BMC将所述下电信号发送给CPLD；
所述CPLD将所述下电信号透传给所述CPU。
3.如权利要求1所述的方法，其特征在于，响应于BMC接收到上电指令，生成上电信号并发送到CPU，进一步包括：
所述BMC将所述上电信号发送给CPLD；
所述CPLD将所述上电信号透传给所述CPU。
4.一种服务器测试系统，其特征在于，包括：
第一发送模块，配置为响应于BMC接收到下电指令，生成下电信号并发送到CPU；
第二发送模块，配置为所述CPU根据所述下电信号生成低电平的SLP信号并发送给CPLD；
控制模块，配置为使所述CPLD根据所述低电平的SLP信号控制多个电源依次下电；
接收模块，配置为所述BMC接收最后一个电源下电生成的信号；
响应模块，配置为响应于最后一个电源下电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送下电命令；
上电模块，配置为：
响应于所述最后一个电源下电生成的信号的电平为预设电平，向所述BMC发送上电指令；
响应于BMC接收到上电指令，生成上电信号并发送到CPU；
所述CPU根据所述上电信号生成高电平的SLP信号并发送给CPLD；
所述CPLD根据所述高电平的SLP信号控制多个电源依次上电；
所述BMC接收最后一个电源上电生成的信号；
响应于最后一个电源上电生成的信号的电平不为预设电平，所述BMC继续向所述CPU发送上电命令。
5.如权利要求4所述的系统，其特征在于，第一发送模块还配置为：
所述BMC将所述下电信号发送给CPLD；
所述CPLD将所述下电信号透传给所述CPU。
6.如权利要求4所述的系统，其特征在于，上电模块还配置为：
所述BMC将所述上电信号发送给CPLD；
所述CPLD将所述上电信号透传给所述CPU。
7.一种计算机设备，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求1-3任意一项所述的方法的步骤。
8.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行如权利要求1-3任意一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111280708.3A CN114168393B (zh) | 2021-10-31 | 2021-10-31 | 一种服务器测试方法、系统、设备以及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111280708.3A CN114168393B (zh) | 2021-10-31 | 2021-10-31 | 一种服务器测试方法、系统、设备以及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114168393A CN114168393A (zh) | 2022-03-11 |
| CN114168393B true CN114168393B (zh) | 2023-11-21 |
Family
ID=80477611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111280708.3A Active CN114168393B (zh) | 2021-10-31 | 2021-10-31 | 一种服务器测试方法、系统、设备以及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114168393B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005071531A1 (fr) * | 2004-01-15 | 2005-08-04 | Lenovo (Beijing) Limited | Procede et dispositif permettant de demarrer un ordinateur |
| CN109491491A (zh) * | 2018-11-01 | 2019-03-19 | 郑州云海信息技术有限公司 | 一种服务器时序控制与信号监控板卡 |
| CN110647435A (zh) * | 2019-10-09 | 2020-01-03 | 西安易朴通讯技术有限公司 | 服务器、硬盘远程控制方法及控制组件 |
| CN110879768A (zh) * | 2019-11-29 | 2020-03-13 | 苏州浪潮智能科技有限公司 | 一种多系统服务器的上下电测试方法和装置 |
| CN111767174A (zh) * | 2020-06-30 | 2020-10-13 | 西安易朴通讯技术有限公司 | 一种bios刷新控制方法及服务器、存储介质 |
| CN111831498A (zh) * | 2020-07-17 | 2020-10-27 | 浪潮商用机器有限公司 | 一种断电测试方法、装置及设备 |
| CN112462920A (zh) * | 2020-11-30 | 2021-03-09 | 苏州浪潮智能科技有限公司 | 一种电源控制的方法、装置、服务器及存储介质 |
-
2021
- 2021-10-31 CN CN202111280708.3A patent/CN114168393B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005071531A1 (fr) * | 2004-01-15 | 2005-08-04 | Lenovo (Beijing) Limited | Procede et dispositif permettant de demarrer un ordinateur |
| CN109491491A (zh) * | 2018-11-01 | 2019-03-19 | 郑州云海信息技术有限公司 | 一种服务器时序控制与信号监控板卡 |
| CN110647435A (zh) * | 2019-10-09 | 2020-01-03 | 西安易朴通讯技术有限公司 | 服务器、硬盘远程控制方法及控制组件 |
| CN110879768A (zh) * | 2019-11-29 | 2020-03-13 | 苏州浪潮智能科技有限公司 | 一种多系统服务器的上下电测试方法和装置 |
| CN111767174A (zh) * | 2020-06-30 | 2020-10-13 | 西安易朴通讯技术有限公司 | 一种bios刷新控制方法及服务器、存储介质 |
| CN111831498A (zh) * | 2020-07-17 | 2020-10-27 | 浪潮商用机器有限公司 | 一种断电测试方法、装置及设备 |
| CN112462920A (zh) * | 2020-11-30 | 2021-03-09 | 苏州浪潮智能科技有限公司 | 一种电源控制的方法、装置、服务器及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114168393A (zh) | 2022-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108038019B (zh) | 一种基板管理控制器的故障自动恢复方法及系统 | |
| CN109188247B (zh) | 一种电子系统异常状态检测系统及方法 | |
| CN110109782B (zh) | 一种故障PCIe设备的更换方法、装置及系统 | |
| CN109471670A (zh) | 设备启动方法及电子设备 | |
| CN112231162B (zh) | 开机测试系统及开机测试方法 | |
| CN112035285A (zh) | 基于高通平台的硬件看门狗电路系统及其监控方法 | |
| CN104156289A (zh) | 基于检测电路的同步控制方法及系统 | |
| JP6711933B2 (ja) | 電源ユニットのファン復旧プロセス | |
| US20200341526A1 (en) | System and method for managing power to server | |
| CN111176897A (zh) | 一种封闭式bios自修复方法、系统、终端及存储介质 | |
| CN114168393B (zh) | 一种服务器测试方法、系统、设备以及介质 | |
| JP2003150279A (ja) | コンピュータ・システムにおける管理システム及びバックアップ管理方法 | |
| CN111488246A (zh) | 一种cpld升级方法、装置、电子设备和可读存储介质 | |
| CN116449800A (zh) | 一种控制逻辑切换方法、装置、设备及介质 | |
| JP2603805Y2 (ja) | 複数の機能要素を有するシステムのための監視回路 | |
| CN111078454A (zh) | 一种云平台配置恢复方法及装置 | |
| CN114860322A (zh) | 一种基板管理控制器、控制方法及电子设备 | |
| CN113312214B (zh) | 操作计算机的方法、装置、电子设备和存储介质 | |
| CN112732486B (zh) | 一种冗余固件切换方法、装置、设备及存储介质 | |
| CN110928213A (zh) | 异常处理方法、装置、设备和异常处理器 | |
| US20220206823A1 (en) | Information processing method and electronic apparatus | |
| CN112084085B (zh) | 系统断电记录方法 | |
| CN113220358B (zh) | 一种多平台bios信息存储方法、系统及介质 | |
| CN111913551A (zh) | 重置基板管理控制器的控制方法 | |
| CN111274075B (zh) | 一种自动化测试box主机随机掉电的方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |