CN114124723A

CN114124723A - 一种磁共振谱仪的组网方法和磁共振谱仪

Info

Publication number: CN114124723A
Application number: CN202111392252.XA
Authority: CN
Inventors: 邓军强; 张涛; 程欣欣; 王燕燕; 邱胜顺
Original assignee: Shanghai Electric Group Corp Zhihui Medical Equipment Branch
Current assignee: Shanghai Electric Group Corp Zhihui Medical Equipment Branch
Priority date: 2021-11-19
Filing date: 2021-11-19
Publication date: 2022-03-01

Abstract

本发明提供了一种磁共振谱仪的组网方法和磁共振谱仪，其中，该方法包括所述扫描控制计算机将所述扫描序列编译成硬件参数序列，发送给所述组网单元；所述组网单元根据所述数字磁共振数据的数据类型将所述数字磁共振数据发送给所述扫描控制计算机；所述扫描控制计算机和图像重建计算机根据所述数字磁共振数据重建图像数据，并发送给所述扫描主机呈现在用户界面上。通过本发明实施例提供的磁共振谱仪的组网方法和磁共振谱仪，大大提高了数据传输效率，增大了数据传输带宽，满足了随着接收通道和发射通道的增加，对磁共振谱仪的数据传输速率要求越来越高的需求，也满足了对磁共振谱仪数据传输带宽越来越宽的需求。

Description

一种磁共振谱仪的组网方法和磁共振谱仪

技术领域

本发明涉及医疗设备技术领域，具体而言，涉及一种磁共振谱仪的组网方法、磁共振谱仪及计算机可读存储介质。

背景技术

MRI(magnetic resonance imaging，磁共振成像)技术是一种利用磁体产生的恒定磁场，通过射频系统和梯度系统对样品的激发产生磁共振信号，然后通过接收采集系统对信号进行采集和重建，从而获得样品图像的方法。磁共振成像系统由许多子部件组成，具体包括：磁共振谱仪、磁体、床体、梯度功放、水冷、接收线圈和扫描操作台等。

根据磁场强度的不同，磁共振成像系统可以分为低场、高场和超高场系统。一般认为，低场磁共振成像系统是指主磁场强度小于1.0T的系统，例如0.2T、0.3T、0.35T等；高场磁共振成像系统是指主磁场强度大于或等于1.0T、小于或等于3T的磁共振成像系统，例如1.5T、3T等；超高场磁共振成像系统是指大于3T的磁共振成像系统，例如5T、7T、9.4T等。

在磁共振成像系统主磁场的作用下，受测体的核子产生塞曼分裂形成不同的能级，此种能级不是随意的，而是受到量子行为的约束呈现出量子化状态。能级态的数量取决于核子的磁量子数，例如，₁ ¹H，因为磁量子数是1/2,所以只能形成两个能级态，+1/2和-1/2，我们分别称之为高能级态和低能级态。处于该两个能级态的核子呈现玻尔兹曼分布，高能级态和低能级态的核子数量相差很小，对于每百万个核子，只有个位数的差异，所以磁共振信号很微弱。但该差异会随着磁共振成像系统磁场强度的增加而增加，所以高场和超高场磁共振成像系统能够带来磁共振信号强度的增加，从而提高磁共振信号的信噪比，进而提高磁共振图像的分辨率。随着磁共振成像系统磁场强度的增加，共振频率随之提高，磁共振信号的频谱也相应提高。

拉莫尔进动频率W＝KB，K取决于核子的类型，磁共振成像系统的磁场强度B是主磁场和梯度磁场的叠加，故对于高场或超高场的磁共振成像系统，需要提高接收线圈的带宽或单元面积的线圈通道的数量来接收磁共振信号。通用的做法是以提高单位面积的接收通道数量为主，提高每个接收通道的带宽为辅。另外，随着主磁场强度的增加，受测体吸收的能量越大，故需要增加射频系统的能量。通用的做法是采用多通道从不同方向并行激发，增加射频能量的同时也可以解决受测体的磁场均匀性。故随着磁共振成像系统磁场强度的增加，磁共振成像系统的发射链的数据带宽也越大。另外，高端磁共振成像系统具有全身成像的功能，这会大幅增加共振系统的通道数，同时大幅增加了磁共振成像系统的数据带宽。

假设磁共振成像系统为128通道，磁共振信号带宽为1MHz，采样系数为1.6，每个采样点的数据带宽为32位，其中实部16位，虚部16位，那么接收链路的带宽为1MHz*1.6*32*128＝6.5536Gbps。假设发射机更新数据的时间间隔为1us，每次更新32位频率控制字、16位幅度控制字、16位相位控制字。在多层激发的应用时，每个射频通道支持同时激发4层，对于支持4个射频功放的系统，磁共振成像系统的射频发射带宽为1Gbps。对于接收和发射链路的总带宽大约为7.55Gbps的磁共振成像系统，如果加上梯度系统带宽、序列数据带宽和同步数据带宽，磁共振成像系统的总带宽肯定更高。由于磁共振成像系统需要能够满足实时反馈序列的要求，实时反馈意味着低延时。综上，高端的高场或超高场的磁共振成像系统应该是一个高数据带宽和低延时的系统。

磁共振谱仪是磁共振成像系统的核心部件，用于根据用户的输入产生相应的射频波形和梯度波形，根据采集的磁共振信号重建图像并呈现给用户。一个典型的磁共振谱仪通常包括扫描主机、图像重建计算机、控制计算机、序列计算机、射频发射单元、射频接收单元、梯度波形产生单元以及监控和门控单元，如图1所示。现有的磁共振成像系统连接各组成部件的方法包括：磁共振成像系统包含一个控制计算机的工控机组件，工控机的主板能够提供一系列PCIE或PCI插槽，各组成部件通过PCIE或PCI接口卡连接到工控机，所以磁共振成像系统的数据带宽取决于工控机的性能。

发明内容

为解决现有存在的技术问题，本发明实施例提供一种磁共振谱仪的组网方法、磁共振谱仪及计算机可读存储介质。

第一方面，本发明实施例提供了一种磁共振谱仪的组网方法，包括扫描主机、组网单元、扫描控制计算机、图像重建计算机：

所述扫描主机将接收的用户输入生成扫描序列，发送给所述扫描控制计算机；

所述扫描控制计算机将所述扫描序列编译成硬件参数序列，发送给所述组网单元；

所述组网单元根据所述硬件参数序列的数据类型将所述硬件参数序列交换到所述射频接收单元、射频发射单元和梯度波形产生单元；

所述射频发射单元根据所述硬件参数序列生成射频波形，所述梯度波形产生单元根据所述硬件参数序列生成梯度波形，所述射频接收单元根据所述硬件参数序列的指示将接收的模拟磁共振信号转换成数字磁共振数据并发送给所述组网单元；

所述组网单元根据所述数字磁共振数据的数据类型将所述数字磁共振数据发送给所述扫描控制计算机；

所述组网单元包括FPGA固件，所述FPGA固件包括数据交换子单元，所述数据交换子单元将输入的多个数据通过拓宽位宽的方式合并成新的数据包执行本单元内部的传输，并恢复成原数据格式向外输出；

所述扫描控制计算机和图像重建计算机根据所述数字磁共振数据重建图像数据，并发送给所述扫描主机呈现在用户界面上。

第二方面，本发明实施例提供了一种磁共振谱仪，包括扫描主机、组网单元、扫描控制计算机、图像重建计算机，所述组网单元包括FPGA固件，所述FPGA固件包括数据交换子单元：

所述扫描主机，用于将接收的用户输入生成扫描序列，发送给所述扫描控制计算机；

所述扫描控制计算机，用于将所述扫描序列编译成硬件参数序列，发送给所述组网单元；和图像重建计算机根据所述数字磁共振数据重建图像数据，并发送给所述扫描主机呈现在用户界面上；

所述组网单元，用于根据所述硬件参数序列的数据类型将所述硬件参数序列交换到所述射频接收单元、射频发射单元和梯度波形产生单元；根据所述数字磁共振数据的数据类型将所述数字磁共振数据发送给所述扫描控制计算机；

所述射频发射单元，用于根据所述硬件参数序列生成射频波形；

所述梯度波形产生单元，用于根据所述硬件参数序列生成梯度波形；

所述射频接收单元，用于根据所述硬件参数序列的指示将接收的模拟磁共振信号转换成数字磁共振数据并发送给所述组网单元；

所述数据交换子单元，用于将输入的多个数据通过拓宽位宽的方式合并成新的数据包执行本单元内部的传输，并恢复成原数据格式向外输出。

第三方面，本发明实施例提供了一种磁共振谱仪，包括总线、收发器、存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述收发器、所述存储器和所述处理器通过所述总线相连，所述计算机程序被所述处理器执行时实现如上所述的磁共振谱仪的组网方法中的步骤。

第四方面，本发明实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的磁共振谱仪的组网方法中的步骤。

本发明实施例提供的方法、磁共振谱仪及计算机可读存储介质，本发明实施例的磁共振谱仪的组网方法，通过组网单元将输入的多个数据拓宽位宽合并成新的数据包，大大提高了数据传输效率，增大了数据传输带宽，满足了随着接收通道和发射通道的增加，对磁共振谱仪的数据传输速率要求越来越高的需求，也满足了对磁共振谱仪数据传输带宽越来越宽的需求。

附图说明

为了更清楚地说明本发明实施例或背景技术中的技术方案，下面将对本发明实施例或背景技术中所需要使用的附图进行说明。

图1示出了现有磁共振谱仪的结构示意图；

图2示出了本发明实施例磁共振谱仪的结构示意图；

图3示出了本发明实施例磁共振谱仪的组网单元的结构示意图；

图4示出了本发明实施例组网单元的FPGA固件内部结构示意图；

图5示出了本发明实施例所提供的一种磁共振谱仪的组网方法的流程图；

图6示出了本发明实施例组网单元的FPGA固件内存块结构示意图；

图7示出了本发明实施例FPGA固件内的数据交换子单元结构示意图；

图8示出了本发明实施例接收总线(receivebus)模块拓宽数据位宽的变换过程示意图；

图9示出了本发明实施例接收总线(receivebus)模块通过拓宽位宽的方式合并成新的数据包的流程图；

图10示出了本发明实施例的内存资源分配方法的流程图；

图11示出了本发明实施例的发送总线(sendbus)模块恢复成原数据格式的流程图；

图12示出了本发明实施例发送总线(sendbus)模块恢复成原数据格式的变换过程示意图；

图13示出了本发明实施例的磁共振谱仪的第二结构示意图。

具体实施方式

下面将参照本发明实施例的方法、装置、磁共振谱仪及计算机可读存储介质的流程图和/或方框图描述本发明实施例。

应当理解，流程图和/或方框图的每个方框以及流程图和/或方框图中各方框的组合，都可以由计算机可读程序指令实现。这些计算机可读程序指令可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，从而生产出一种机器，这些计算机可读程序指令通过计算机或其他可编程数据处理装置执行，产生了实现流程图和/或方框图中的方框规定的功能/操作的装置。

也可以将这些计算机可读程序指令存储在能使得计算机或其他可编程数据处理装置以特定方式工作的计算机可读存储介质中。这样，存储在计算机可读存储介质中的指令就产生出一个包括实现流程图和/或方框图中的方框规定的功能/操作的指令装置产品。

也可以将计算机可读程序指令加载到计算机、其他可编程数据处理装置或其他设备上，使得在计算机、其他可编程数据处理装置或其他设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机或其他可编程数据处理装置上执行的指令能够提供实现流程图和/或方框图中的方框规定的功能/操作的过程。

下面结合本发明实施例中的附图对本发明实施例进行描述。

如图2所示，本发明实施例的磁共振谱仪包括：扫描主机、以太网交换机、图像重建计算机、扫描控制计算机、组网单元、射频发射单元、梯度波形产生单元、射频接收单元和其他设备。组网单元通过高速数据接口与扫描控制计算机、射频发射单元、梯度波形产生单元、射频接收单元相连，扫描主机通过以太网交换机与扫描控制计算机相连。扫描控制计算机通过PCIE通信卡与组网单元相连。

射频接收单元可以为1个或多个，每个射频接收单元的接收通道数量可以根据实际需要为8个、16个、20个、24个、32个等。磁共振谱仪的总接收通道数可以根据高场或超高场磁共振谱仪的实际用途选择。例如，对于医用1.5T磁共振谱仪，实际的接收通道数可以设计为16个、32个或64个；对于医用3T的磁共振谱仪，实际的接收通道数可以设计为64个或128个；对于医用5T磁共振谱仪，实际的接收通道数可以设计为128个或256个等。为了获得更高信噪比的磁共振信号，射频接收单元可以选择布局在磁体间。

射频发射单元可以为1个或多个，每个射频发射单元可以设计为1个、2个或4个通道。为了支持多层激发，每个通道需要设计为基频、中频和射频。如果磁共振谱仪的总发射通道数可以根据高场或超高场磁共振谱仪的实际用途选择，对于医用1.5T磁共振谱仪，实际的发射通道数可以设计为1个；对于医用3T的磁共振系统，实际的发射通道数可以设计为2个；对于医用5T磁共振谱仪，实际的发射通道数可以设计为4个。为了减小射频信号的路径损耗，射频发射单元可以选择布局在磁体间。

如图3所示，本发明实施例的组网单元包括FPGA固件、高速数据接口和高精密时钟，该高精密时钟即为系统工作时钟，其相位稳定、频率精准，通过时钟接口将时钟信号输送到各组成部件，作为各组成部件的时钟源，各组成部件也因该高精密时钟而能够较好的同步。例如，本发明实施例的系统工作时钟为100M。

如图4所示，组网单元的FPGA固件主要包括数据交换子单元、FIFO(First InputFirst Output，先进先出)存储器，数据交换子单元用于根据业务数据的不同类别，交换来自不同端口的业务数据到指定端口。

FIFO存储器是系统的缓冲环节，主要有以下功能：

(1)对连续的数据流进行缓存，防止在进机和存储操作时丢失数据；

(2)数据集中起来进行进机和存储，可避免频繁的总线操作，减轻CPU的负担；

(3)允许系统进行DMA(direct memory access，直接存储器访问)操作，提高数据的传输速度。

从设计需求看，数据交换子单元为高速交换机，高速交换机需要大量缓存来缓存数据。现有技术中，磁共振谱仪的市场容量特点决定了其不会采用ASIC设计，只会采用FPGA设计。

磁共振谱仪的数据负载非常不均衡，例如从射频接收单元接收到的业务数据量较大，发送给射频接收单元的控制数据量较小；发送给射频发射单元的业务数据量较大，射频发射单元将接收的业务数据(硬件参数序列)转换成射频波形发射出去，射频发射单元传来的控制数据量较小。

在上述情况下，为了高效利用FPGA固件内部的内存块资源，实现磁共振谱仪的高带宽性能，本发明实施例提供一种磁共振谱仪的组网方法，如图5所示，包括：

步骤S501：扫描主机接收用户的输入，生成扫描序列，发送给扫描控制计算机；

步骤S503：扫描控制计算机收到扫描序列之后，将该扫描序列编译成硬件参数序列，然后发送给组网单元；

步骤S505：组网单元根据硬件参数序列的数据类型将硬件参数序列交换到射频接收单元、射频发射单元和梯度波形产生单元等设备中；

在步骤S505中，硬件参数序列主要用于控制射频接收单元上传数据的时间、上传的通道序号、上传数据的数据量大小、本振频率的多少等。

步骤S507：收到硬件参数序列之后，射频发射单元根据硬件参数序列生成射频波形，梯度波形产生单元根据硬件参数序列生成梯度波形，射频接收单元根据硬件参数序列的指示采集模拟磁共振数据，将该模拟磁共振数据转换成数字磁共振数据并发送给组网单元；

步骤S509：组网单元根据数字磁共振数据的数据类型将数字磁共振数据发送给扫描控制计算机，通过PCIE通信卡将数字磁共振数据上传给重建应用程序；

在本发明实施例中，PCIE通信卡内置于扫描控制计算机内，用于连接扫描控制计算机与组网单元，PCIE通信卡用于序列数据的下发、磁共振数据的上传以及扫描控制计算机与磁共振谱仪其他部件(包括组网单元、射频发射单元、梯度波形产生单元、射频接收单元)的同步，共同构成一个磁共振谱仪整体。

步骤S511：运行于扫描控制计算机和图像重建计算机的重建程序通过以太网交换机的网络进行通信，重建出图像数据；

步骤S513：将重建的图像数据发送到扫描主机上，由扫描主机将该图像数据呈现在扫描主机的用户界面上。

组网单元包括FPGA固件，所述FPGA固件包括数据交换子单元和FIFO存储器。如图6所示，FPGA固件的每个高速数据接口对应一个头指针和尾指针，头指针和尾指针均包含有内存块编号寄存器和地址偏移量寄存器，用于指示内存块的位置信息和偏移量信息。头指针用于写操作，尾指针用于读操作。

在图6中，Latency0 FIFO，即0延时FIFO，就是在读控制信号的当前时钟周期读取FIFO的输出数据。本领域技术人员应该知道，FIFO一般是通过内存块来实现的，当读控制信号发出后，FIFO至少要一个时钟才能输出需要读取的数据，因此一般的FIFO会牺牲系统带宽。故在高带宽的磁共振谱仪设计过程中，经常会使用0延时FIFO。其实现就是在FIFO的输出增加一个输出寄存器，然后始终预读取一个数据到该输出寄存器中。因此，由于寄存器是可以输出当前数据的，就可以实现在读控制信号的当前周期内获取FIFO的数据。

LLM(Link List Memory，链接列表缓存)，其可以实现资源的按需动态分配。对每一个内存块分配一个地址，该地址可以叫块地址或页地址。图6中的page.LLM即为动态分配该页地址，使需要内存块资源的端口能够获得内存块资源，以便有足够的内存块资源存储数据。

磁共振谱仪上电初始化后，头指针和尾指针的内存块编号均为空，代表每个高速数据接口在上电初始化时均未分配任何内存块。FPGA固件内的所有内存块都是空闲的，所有的空闲内存块的指针都全部被压入一个名为高速缓存区(cache)的FIFO存储器。

本发明实施例还披露了数据交换子单元拓宽传输数据位宽的方法，包括：

(1)拓宽位宽：将若干个数据合并成一个新数据，例如将两个32位的数据合并成一个64位的数据，或者将三个32位数据合并成一个96位的数据，或者将四个32位的数据合并成一个128位的数据，使数据交换子单元在每个时钟单元能够处理的数据位更多；

(2)提高时钟频率：例如，将系统工作时钟100M切换到数据交换子单元的内核时钟250M。

如图7所示，数据交换子单元包括n个接收总线(receivebus)模块、n个发送总线(sendbus)模块、1个高速缓存区的输入接口(encache)模块、1个LLM模块、1个高速缓存区的输出接口(decache)模块，上述模块之间的连接关系如图8所示。每个高速数据接口包括1个receivebus模块和1个sendbus模块。

如图8和图9所示，receivebus模块通过拓宽位宽的方式合并成新的数据包的步骤包括：

步骤S901：receivebus模块将接收到的数据在数据包的位置信息(包头、包尾或中间数据)合并成新的数据包位置信息便于缓存；

以图8为例，位置信息包括第0个数据的0101，第1个数据的0100，第2个数据的0100，第3个数据的0100，……，第8个数据的0100，第9个数据的0110。由此可以看出，图8中的10个数据的位置信息的第0个数据为0101，第9个数据为0110，其他的中间数据为0100，换句话说，这10个数据的位置信息只区分包头、包尾，其他中间数据的位置信息保持一致。

步骤S903：receivebus模块将接收的若干个数据从位宽方向上拓宽合并成新的数据包；

需要说明的是，为了LLM能够快速的发现完整的数据包，可以将数据包中的第一个数据放置于新生成的数据包的低位。这里假设拓宽合并数据的过程是自低位到高位填充数据包，如果自高位到低位填充数据包，第一个数据应放置于新生成的数据包的高位。

步骤S905：如果在填充数据包的过程中，数据包的结尾尚有空余的数据填充位置，将空余的位置填0；

步骤S907：将新生成的数据包的时钟由系统工作时钟切换到数据交换子单元的内核时钟；

步骤S909：工作在数据交换子单元内核时钟的encache模块，依次轮询n个receivebus模块，将receivebus模块新生成的数据包缓存到相应的动态FIFO存储器中；

步骤S911：LLM模块实现动态FIFO存储器的管理；

如图10所示，本发明实施例的内存资源分配方法包括：

步骤S1001：将FPGA固件的空闲内存块指针压入空闲内存块指针的FIFO存储器；

步骤S1003：当某个高速数据接口在收到数据时，如果该高速数据接口无可用缓存时，该高速数据接口会申请内存块资源；

步骤S1005：申请到内存块之后，收到的数据将被写入到该内存块；

步骤S1007：如果某个高速数据接口收到一个完整的数据包，该数据包会被数据交换子单元读取并发送到相应的目的高速数据接口；

步骤S1009：如果某个内存块的数据被读空后，该内存块会被释放，内存块的指针会被压入空闲内存块指针FIFO存储器。

步骤S913：decache模块根据动态FIFO存储器中的数据包完整情况，以及sendbus模块的状态，将相应的数据包调出并发送给相应的sendbus模块。

在步骤S913中，sendbus模块的状态包括sendbus模块是否处于可接收数据的状态(以T1AF信号显示)，例如sendbus模块是否有空闲的FIFO存储器。因此，decache模块在确定sendbus模块处于可接收数据状态下，将动态FIFO存储器中完整的数据包发送给相应的sendbus模块。

如图11和图12所示，sendbus模块恢复成原数据格式的步骤包括：

步骤S1101：sendbus模块将新生成的数据包的时钟由数据交换子单元的内核时钟切换到系统工作时钟；

步骤S1103：sendbus模块将新生成的数据包沿与其位宽垂直的方向拆分成带数据包位置信息的单个数据；

步骤S1105：sendbus模块删除单个数据的数据包位置信息，将单个数据恢复成原数据格式。

需要说明的是，图8显示经过receivebus模块处理后，数据合并成数据包的变换过程，图12显示经过sendbus模块处理后，数据包恢复成数据的变换过程。在图8和图12中，假设输入的数据为32位，数据个数为10个，生成的数据包为144位，其中128位为数据负载(playload)，另16位为控制信息(head)。

因此，本发明实施例的磁共振谱仪的组网方法，因为存在专门起交换设备作用的组网单元，故磁共振谱仪系统更加稳定；通过组网单元将输入的多个数据拓宽位宽合并成新的数据包，大大提高了数据传输效率，增大了数据传输带宽，满足了随着接收通道和发射通道的增加，对磁共振谱仪的数据传输速率要求越来越高的需求，也满足了对磁共振谱仪数据传输带宽越来越宽的需求。

因此，本发明实施例的磁共振谱仪的组网方法，通过对组网单元中FPGA固件内存块的动态分配管理，保证了所有内存块的有效利用，对读空数据的内存块资源进行及时释放，解决了现有磁共振谱仪数据传输延时的问题，保证了组网单元对各种传输数据的及时处理。

上文结合图2至图12，详细描述了根据本发明实施例的磁共振谱仪的组网方法，下面将结合图2和图13，详细描述根据本发明实施例的磁共振谱仪。

图2示出了本发明实施例所提供的一种磁共振谱仪的结构示意图。如图2所示，该磁共振谱仪包括扫描主机、组网单元、扫描控制计算机、图像重建计算机，所述组网单元包括FPGA固件，所述FPGA固件包括数据交换子单元：

其中，所述数据交换子单元包括receivebus模块，所述receivebus模块包括：

位置生成子模块，用于根据接收的所述数据在数据包的位置信息合并生成新的数据包位置信息；

数据包合并子模块，用于根据所述数据包位置信息将接收的所述数据从位宽方向上拓宽合并成新的数据包，将所述数据中的第一个数据置于所述数据包中的低位或高位；

系统时钟切换子模块，用于将所述数据包的时钟由系统工作时钟切换到所述数据交换子单元的内核时钟。

其中，所述数据交换子单元包括sendbus模块，所述sendbus模块包括：

内核时钟切换子模块，用于将所述数据包的时钟由所述数据交换子单元的内核时钟切换到所述系统工作时钟；

数据包拆分子模块，用于将所述数据包沿与位宽垂直的方向拆分成带数据包位置信息的单个数据；

数据格式恢复子模块，用于删除每个所述数据的数据包位置信息，将所述单个数据恢复成原数据格式。

其中，磁共振谱仪还包括：

内存块压入模块，用于将所述FPGA固件的空闲内存块指针压入空闲内存块指针FIFO存储器；

调用接收模块，用于当所述组网单元接到数据的高速数据接口无可用缓存时，接收该高速数据接口发出的内存块调用申请；

数据写入模块，用于将所述接到的数据写入调用的所述内存块；

指针压入模块，用于如果所述内存块的数据被读空后，所述内存块会被释放，将所述空闲块的指针会被压入空闲内存块指针FIFO存储器。

因此，本发明实施例的磁共振谱仪，通过组网单元将输入的多个数据拓宽位宽合并成新的数据包，大大提高了数据传输效率，增大了数据传输带宽，满足了随着接收通道和发射通道的增加，对磁共振谱仪的数据传输速率要求越来越高的需求，也满足了对磁共振谱仪数据传输带宽越来越宽的需求。

因此，本发明实施例的磁共振谱仪，通过对组网单元中FPGA固件内存块的动态分配管理，保证了所有内存块的有效利用，对读空数据的内存块资源进行及时释放，解决了现有磁共振谱仪数据传输延时的问题，保证了组网单元对各种传输数据的及时处理。

此外，本发明实施例还提供了一种磁共振谱仪，包括总线、收发器、存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，该收发器、该存储器和处理器分别通过总线相连，计算机程序被处理器执行时实现上述磁共振谱仪的组网方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。

具体的，参见图13所示，本发明实施例还提供了一种电子设备，该电子设备包括总线131、处理器132、收发器133、总线接口134、存储器135和用户接口136。

在本发明实施例中，该电子设备还包括：存储在存储器135上并可在处理器132上运行的计算机程序，计算机程序被处理器132执行时实现以下步骤：

可选地，计算机程序被处理器132执行时还可实现以下步骤：

根据接收的所述数据在数据包的位置信息合并生成新的数据包位置信息；

根据所述数据包位置信息将接收的所述数据从位宽方向上拓宽合并成新的数据包，将所述数据中的第一个数据置于所述数据包中的低位或高位；

将所述数据包的时钟由系统工作时钟切换到所述数据交换子单元的内核时钟。

可选地，计算机程序被处理器132执行时还可实现以下步骤：

将所述数据包的时钟由所述数据交换子单元的内核时钟切换到所述系统工作时钟；

将所述数据包沿与位宽垂直的方向拆分成带数据包位置信息的单个数据；

删除每个所述数据的数据包位置信息，将所述单个数据恢复成原数据格式。

可选地，计算机程序被处理器132执行时还可实现以下步骤：

将所述FPGA固件的空闲内存块指针压入空闲内存块指针FIFO存储器；

当所述组网单元接到数据的高速数据接口无可用缓存时，接收该高速数据接口发出的内存块调用申请；

将所述接到的数据写入调用的所述内存块；

如果所述内存块的数据被读空后，所述内存块会被释放，所述空闲块的指针会被压入空闲内存块指针FIFO存储器。

收发器133，用于在处理器132的控制下接收和发送数据。

在图13中，总线架构(用总线131来代表)，总线131可以包括任意数量互联的总线和桥，总线131将包括由处理器132代表的一个或多个处理器与存储器135代表的存储器的各种电路连接在一起。

总线131表示若干类型的总线结构中的任何一种总线结构中的一个或多个，包括存储器总线以及存储器控制器、外围总线、加速图形端口(Accelerate Graphical Port，AGP)、处理器或使用各种总线体系结构中的任意总线结构的局域总线。作为示例而非限制，这样的体系结构包括：工业标准体系结构(Industry Standard Architecture，ISA)总线、微通道体系结构(Micro Channel Architecture，MCA)总线、扩展ISA(Enhanced ISA，EISA)总线、视频电子标准协会(Video Electronics Standards Association，VESA)、外围部件互连(Peripheral Component Interconnect，PCI)总线。

处理器132可以是一种集成电路芯片，具有信号处理能力。在实现过程中，上述方法实施例的各步骤可以通过处理器中硬件的集成逻辑电路或软件形式的指令完成。上述的处理器包括：通用处理器、中央处理器(Central Processing Unit，CPU)、网络处理器(Network Processor，NP)、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(FieldProgrammable Gate Array，FPGA)、复杂可编程逻辑器件(Complex Programmable LogicDevice，CPLD)、可编程逻辑阵列(Programmable Logic Array，PLA)、微控制单元(Microcontroller Unit，MCU)或其他可编程逻辑器件、分立门、晶体管逻辑器件、分立硬件组件。可以实现或执行本发明实施例中公开的各方法、步骤及逻辑框图。例如，处理器可以是单核处理器或多核处理器，处理器可以集成于单颗芯片或位于多颗不同的芯片。

处理器132可以是微处理器或任何常规的处理器。结合本发明实施例所公开的方法步骤可以直接由硬件译码处理器执行完成，或者由译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存取存储器(Random Access Memory，RAM)、闪存(FlashMemory)、只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、寄存器等本领域公知的可读存储介质中。所述可读存储介质位于存储器中，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

总线131还可以将，例如外围设备、稳压器或功率管理电路等各种其他电路连接在一起，总线接口134在总线131和收发器133之间提供接口，这些都是本领域所公知的。因此，本发明实施例不再对其进行进一步描述。

收发器133可以是一个元件，也可以是多个元件，例如多个接收器和发送器，提供用于在传输介质上与各种其他装置通信的单元。例如：收发器133从其他设备接收外部数据，收发器133用于将处理器132处理后的数据发送给其他设备。取决于计算机系统的性质，还可以提供用户接口136，例如：触摸屏、物理键盘、显示器、鼠标、扬声器、麦克风、轨迹球、操纵杆、触控笔。

应理解，在本发明实施例中，存储器135可进一步包括相对于处理器132远程设置的存储器，这些远程设置的存储器可以通过网络连接至服务器。上述网络的一个或多个部分可以是自组织网络(ad hoc network)、内联网(intranet)、外联网(extranet)、虚拟专用网(VPN)、局域网(LAN)、无线局域网(WLAN)、广域网(WAN)、无线广域网(WWAN)、城域网(MAN)、互联网(Internet)、公共交换电话网(PSTN)、普通老式电话业务网(POTS)、蜂窝电话网、无线网络、无线保真(Wi-Fi)网络以及两个或更多个上述网络的组合。例如，蜂窝电话网和无线网络可以是全球移动通信(GSM)系统、码分多址(CDMA)系统、全球微波互联接入(WiMAX)系统、通用分组无线业务(GPRS)系统、宽带码分多址(WCDMA)系统、长期演进(LTE)系统、LTE频分双工(FDD)系统、LTE时分双工(TDD)系统、先进长期演进(LTE-A)系统、通用移动通信(UMTS)系统、增强移动宽带(Enhance Mobile Broadband，eMBB)系统、海量机器类通信(massive Machine Type of Communication，mMTC)系统、超可靠低时延通信(UltraReliable Low Latency Communications，uRLLC)系统等。

应理解，本发明实施例中的存储器135可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器包括：只读存储器(Read-OnlyMemory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存(Flash Memory)。

易失性存储器包括：随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如：静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data RateSDRAM，DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(DirectRambus RAM，DRRAM)。本发明实施例描述的电子设备的存储器135包括但不限于上述和任意其他适合类型的存储器。

在本发明实施例中，存储器135存储了操作系统1351和应用程序1352的如下元素：可执行模块、数据结构，或者其子集，或者其扩展集。

具体而言，操作系统1351包含各种系统程序，例如：框架层、核心库层、驱动层等，用于实现各种基础业务以及处理基于硬件的任务。应用程序1352包含各种应用程序，例如：媒体播放器(Media Player)、浏览器(Browser)，用于实现各种应用业务。实现本发明实施例方法的程序可以包含在应用程序1352中。应用程序1352包括：小程序、对象、组件、逻辑、数据结构以及其他执行特定任务或实现特定抽象数据类型的计算机系统可执行指令。

此外，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述磁共振谱仪的组网方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。

具体而言，计算机程序被处理器执行时可实现以下步骤：

可选地，计算机程序被处理器执行时还可实现以下步骤：

将所述接到的数据写入调用的所述内存块；

计算机可读存储介质包括：永久性和非永久性、可移动和非可移动媒体，是可以保留和存储供指令执行设备所使用指令的有形设备。计算机可读存储介质包括：电子存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备以及上述任意合适的组合。计算机可读存储介质包括：相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、非易失性随机存取存储器(NVRAM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带存储、磁带磁盘存储或其他磁性存储设备、记忆棒、机械编码装置(例如在其上记录有指令的凹槽中的穿孔卡或凸起结构)或任何其他非传输介质、可用于存储可以被计算设备访问的信息。按照本发明实施例中的界定，计算机可读存储介质不包括暂时信号本身，例如无线电波或其他自由传播的电磁波、通过波导或其他传输介质传播的电磁波(例如穿过光纤电缆的光脉冲)或通过导线传输的电信号。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以意识到，结合本发明实施例中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或二者的结合来实现，为了清楚说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序指令。所述计算机程序指令包括：汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、集成电路配置数据或以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言，例如：Smalltalk、C++以及过程式编程语言，例如：C语言或类似的编程语言。

在计算机上加载和执行所述计算机程序指令时，全部或部分的产生按照本发明实施例所述的流程或功能，所述计算机可以是通过计算机、专用计算机、计算机网络或其他可编辑装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如：所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如：同轴电缆、双绞线、光纤、数字用户线路(digitalsubscriber line，DSL))或无线(例如：红外、无线、微波)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或包括一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如：软盘、磁盘、磁带)、光介质(例如：光盘)或半导体介质(例如：固态硬盘(Solid State Drive，SSD))等。这些功能究竟以硬件还是软件来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明实施例的范围。

所属技术领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述本发明方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所披露的装置、电子设备和方法，可以通过其他的方式实现。例如，以上描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的、机械的或其他的形式连接。

所述作为分离部件说明的单元可以是或也可以不是物理上分开的，作为单元显示的部件可以是或也可以不是物理单元，既可以位于一个位置，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或全部单元来解决本发明实施例方案要解决的问题。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术作出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(包括：个人计算机、服务器、数据中心或其他网络设备)执行本发明各个实施例所述方法的全部或部分步骤。而上述存储介质包括如前述所列举的各种可以存储程序代码的介质。

以上所述，仅为本发明实施例的具体实施方式，但本发明实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明实施例披露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明实施例的保护范围之内。因此，本发明实施例的保护范围应以权利要求的保护范围为准。

Claims

1.一种磁共振谱仪的组网方法，其特征在于，包括扫描主机、组网单元、扫描控制计算机、图像重建计算机：

2.根据权利要求1所述的方法，其特征在于，所述数据交换子单元包括接收总线模块，所述接收总线模块通过拓宽位宽的方式合并成新的数据包的步骤包括：

3.根据权利要求1或2所述的方法，其特征在于，所述数据交换子单元包括发送总线模块，所述发送总线模块恢复成原数据格式的步骤包括：

4.根据权利要求1所述的方法，其特征在于，还包括：

将所述接到的数据写入调用的所述内存块；

5.一种磁共振谱仪，其特征在于，包括扫描主机、组网单元、扫描控制计算机、图像重建计算机，所述组网单元包括FPGA固件，所述FPGA固件包括数据交换子单元：

6.根据权利要求5所述的磁共振谱仪，其特征在于，所述数据交换子单元包括接收总线模块，所述接收总线模块包括：

7.根据权利要求5或6所述的磁共振谱仪，其特征在于，所述数据交换子单元包括发送总线模块，所述发送总线模块包括：

8.根据权利要求5所述的磁共振谱仪，其特征在于，还包括：

9.一种磁共振谱仪，包括总线、收发器、存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述收发器、所述存储器和所述处理器通过所述总线相连，其特征在于，所述计算机程序被所述处理器执行时实现如权利要求1至4中任一项所述的磁共振谱仪的组网方法中的步骤。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至4中任一项所述的磁共振谱仪的组网方法中的步骤。