CN114122093A - 像素排布结构、显示面板和显示装置 - Google Patents

像素排布结构、显示面板和显示装置 Download PDF

Info

Publication number
CN114122093A
CN114122093A CN202111391608.8A CN202111391608A CN114122093A CN 114122093 A CN114122093 A CN 114122093A CN 202111391608 A CN202111391608 A CN 202111391608A CN 114122093 A CN114122093 A CN 114122093A
Authority
CN
China
Prior art keywords
pixel
sub
pixels
adjacent
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111391608.8A
Other languages
English (en)
Inventor
李金库
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vicino Technology Co ltd
Original Assignee
Vicino Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vicino Technology Co ltd filed Critical Vicino Technology Co ltd
Priority to CN202111391608.8A priority Critical patent/CN114122093A/zh
Publication of CN114122093A publication Critical patent/CN114122093A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Abstract

本发明涉及一种像素排布结构,相邻两行的像素组错位排布,相邻的两列像素组错位排布,且每一像素组中,任意两个相邻所述子像素区的分隔线穿过该像素组对应的虚拟六边形的中心,且沿周向依次相邻设置的任意两个子像素的发光面积不同。这样,可以通过借色原理由低分辨率的物理分辨率达到高分辨率的显示效果,且由于子像素数量减小,子像素之间的间距会明显增大,不仅可以降低掩膜板的工艺和制作难度。还提供一种显示面板及显示装置。

Description

像素排布结构、显示面板和显示装置
技术领域
本发明涉及显示技术领域,特别是涉及一种像素排布结构、显示面板和显示装置。
背景技术
随着显示技术的不断发展,人们对于显示面板的分辨率的要求也越来越高。通常,可以通过减小子像素的尺寸和减小子像素间的间距来提高显示装置的分辨率。然而,子像素的尺寸和子像素之间的间距的减小对制作工艺精度要求也越来越高,从而会导致显示面板的制作工艺的难度和制作成本增加。
发明内容
基于此,有必要提供一种像素排布结构,能够实现高分辨率的同时,降低显示面板的工艺难度和制造成本。
根据本申请的一个方面,提供一种像素排布结构,包括多个重复排布的像素组,所述像素组沿第一方向排布成行,沿与第一方向垂直的第二方向排布成列;相邻两行的所述像素组在第一方向上错位排布,相邻两列的所述像素组在第二方向上错位排布;
每一所述像素组包括位于虚拟六边形内的一个第一子像素、一个第二子像素和两个第三子像素;所述虚拟六边形具有沿周向依次相邻设置的四个子像素区,同一像素组中,所述第一子像素、第二子像素和两个第三子像素分别位于四个所述子像素区内;
任意两个相邻所述子像素区的分隔线穿过该虚拟六边形的中心,且沿周向依次相邻设置的任意两个子像素的发光面积不同。
在一实施例中,同一像素组中,所述第一子像素、第二子像素分别具有朝向该像素组对应的虚拟六边形中心的第一内角与第二内角,所述第一内角与第二内角均设置呈钝角;
两个所述第三子像素具有朝向该像素组对应的虚拟六边形中心的第三内角,所述第三内角设置呈锐角。
在一实施例中,所述虚拟六边形具有沿第一方向延伸的两条第一边,以及连接至所述第一边的第二边;
沿周向相邻的两个所述子像素区的分隔线与一条所述第二边相交;所述第一子像素、第二子像素分别具有一条对应所述第一边设置的像素边,所述第三子像素具有两条分别对应相邻的两条所述第二边设置的像素边。
在一实施例中,所述第一子像素、第二子像素的形状均设置为五边形;
所述第三子像素的形状设置为四边形。
在一实施例中,同一像素组中,所述第一子像素和第二子像素位于第一中心线的两侧,两个所述第三子像素位于第二中心线的两侧;
所述第一中心线沿第一方向延伸且穿过对应的虚拟六边形的中心,所述第二中心线沿第二方向延伸且穿过对应的虚拟六边形的中心;
其中,所述第一中心线为同一像素组中两个所述第三子像素的中心连线,所述第二中心线为同一像素组中所述第一子像素和所述第二子像素的中心连线。
在一实施例中,同一像素组中,所述第一子像素和所述第二子像素相对该像素组对应的所述第一中心线对称设置。
在一实施例中,所述第一子像素相对第二中心线呈对称设置;
所述第二子像素相对第二中心线也呈对称设置。
在一实施例中,同一像素组中,两个所述第三子像素相对该像素组对应的第二中心线对称设置。
根据本申请的另一方面,提供一种显示面板,包括如上述实施例所述的像素排布结构。
根据本申请的又一方面,提供一种显示装置,包括如上述实施例所述的显示面板。
上述像素排布结构、显示面板及显示装置,相邻两行的像素组错位排布,相邻的两列像素组错位排布,且每一像素组中,任意两个相邻所述子像素区的分隔线穿过该虚拟六边形的中心,且沿周向依次相邻设置的任意两个子像素的发光面积不同。如此,相邻行像素组中的第一子像素和第二子像素可以被两个第三子像素所共用发光,一方面可以通过借色原理由低分辨率的物理分辨率达到高分辨率的显示效果;另一方面由于第一子像素和第二子像素可以被两个虚拟像素共用,因而平衡了单一方向上的子像素密度,从而可以避免一个方向上的子像素数量过多的情况,可在整体上降低制作显示面板过程中掩膜板的工艺难度,降低了生产成本。再一方面,由于子像素数量减小,子像素之间的间距会明显增大,不仅可以降低掩膜板的工艺和制作难度,还可以减小不同颜色子像素之间发生蒸镀混色的风险。
附图说明
图1为本申请一实施例中的像素排布结构的排布示意图;
图2为图1所示的像素排布结构的像素组的排布示意图;
图3为图1所示的像素排布结构的像素单元的排布示意图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
应当理解,尽管本文可以使用术语“第一”、“第二”等来描述各种元件,并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。这些术语仅用于将一个元件和另一个元件区分开。例如,在不脱离本申请的范围的情况下,第一元件可以被称为第二元件,并且类似地,第二元件可以被称为第一元件。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
有机发光二极管(Organic Light-Emitting Diode,有机发光二极管,以下简称OLED)显示装置由于具有薄、轻、宽视角、主动发光、发光颜色连续可调、成本低、响应速度快、能耗小、驱动电压低、工作温度范围宽、生产工艺简单、发光效率高及可柔性显示等优点,已被列为极具发展前景的显示技术。
相关技术中,OLED显示面板为电流驱动,需要有像素驱动电路连接OLED器件,为OLED器件提供驱动电流而发光。OLED器件至少包括阳极、阴极和位于阳极和阴极之间的有机发光材料。以顶发光的OLED显示面板为例,有机发光材料由于稳定性差,无法使用传统的刻蚀工艺进行图案化,取而代之的是使用配有掩膜板的蒸镀工艺。将有机发光材料置于真空环境中,通过加热使得有机材料蒸发或者升华。蒸发有机材料的腔体和待蒸镀的显示基板之间设置有掩模板,掩模板上设置有对应于需要蒸镀区域的开口,不需要蒸镀的区域则没有开口。蒸发或者升华的有机材料分子通过开口附着到待蒸镀的显示基板上,从而直接形成图案化的有机材料层。
对应蒸镀各个子像素发光材料层的掩模板为精细金属掩模板(FMM,Fine MetalMask)简称精细掩模板,由于精细金属掩模板的制作难度非常大,特别是显示产品的分辨率越来越高,精细金属掩模板的开孔数量很大,制作难度越来越大,价格也十分昂贵。另外,精细金属掩模板的不良会导致有机电致发光显示器件出现混色等缺陷,而且用的精细金属掩模板越多,越容易出现产品不良,从而降低产品的良率。具体而言,精细金属掩膜板应尽量少地发生翘曲、断裂等问题,避免造成蒸镀膜层晕开、偏移等影响蒸镀品质的缺陷。而子像素排布方式是决定精细金属掩膜板是否容易发生翘曲和断裂的主要因素之一。即,子像素的排布方式较大程度上决定精细金属掩膜板的机械性能,精细金属掩膜板的机械性能较大程度上决定了蒸镀的品质。
为解决上述问题,本申请实施例提供了一种像素排布结构、显示面板及显示装置,采用子像素共用的手段,在提高分辨率、显示均匀性的基础上,降低精密金属掩膜板制备难度,从而降低了显示面板的工艺难度和制造成本。
为便于更佳地理解,在详细展开之前,对一些内容进行说明:
子像素:子像素是指由显示图像的小格子组成,这些小格子都有一个明确的位置和被分配的色彩数值,而该明确的位置即由像素排布决定,被分配的色彩数值由像素电路决定。这些小格子的颜色和位置就决定该显示图像所呈现出来的样子。
分辨率:显示分辨率是显示图像的精密度,具体是指,显示屏所能显示的子像素有多少。例如,常见的分辨率HD:720*1280,FHD:1080*1920,QHD:1440*2560,UHD(2K\4K):2160*3840。以FHD为例,其是指在某一方向上分别有1080个R子像素、1080个G子像素、1080个B子像素,在另一个方向上分别有1920个R子像素、1920个G子像素、1920个B子像素。
PPI(Pixels Per Inch):也称作像素密度,表示一英寸所拥有的像素的数量。例如,FHD的分辨率,5英尺的尺寸,则具有441PPI。因此,可以认为,在显示屏的尺寸是一定的前提下,分辨率越高,则PPI越高。
子像素渲染技术:子像素渲染(Sup-Pixel Rendering,SPR)技术可以利用人眼对不同色彩子像素的分辨率的差异,改变常规的红、绿、蓝三色子像素简单定义一个像素的模式,通过不同的像素组间共享某些位置分辨率不敏感颜色的子像素,用相对较少的子像素,模拟实现相同的像素分辨率表现能力。
需要指出,本领域技术人员应当知道,基于本申请的像素排布结构,各个子像素应尽可能地均匀分布。
本申请至少一实施例中的显示面板,包括显示区域和非显示区域,显示区域通过排布显示区域的多个子像素来显示图像。具体地,显示区域可以为矩形,非显示区域环绕显示区域设置,当然,显示区域和非显示区域的形状和布置包括但不限于上述的示例,例如,当显示面板用于佩戴在用户上的可穿戴设备时,显示区域可以具有像手表一样的圆形形状;当显示基板用于车辆上进行显示时,显示区域及非显示区域可采用例如圆形、多边形或其他形状。显示区域设有发射不同颜色光的多个子像素,子像素表征为用于发射光的最小单元(例如,显示面板的最小可寻址单元)。
图1示出了本申请一实施例中的像素排布结构的排布示意图;图2示出了图1所示的像素组的像素排布示意图。
本申请公开的至少一实施例中的像素排布结构,包括多个重复排列的像素组10,所述像素组10沿第一方向排布成行,沿与第一方向垂直的第二方向排布成列,相邻两行的像素组10在第一方向上错位排布,相邻两列的像素组10在第二方向上错位排布。具体地,多个像素组10阵列排列形成多行和多列,偶数行或列的像素组10和奇数行或列的像素组10错位排布。例如,如图1所示的实施例中,多个像素组10呈阵列排布,在第一方向上彼此间隔地排布成行,在第二方向上相邻地排布成列,位于同一行的任意两个相邻的像素组10,由与该两个像素组10相邻的沿第二方向排布的两个像素组10间隔开来。如此,可以使子像素可以紧凑排布,充分利用空间,提高了开口率。
可以理解,多个像素组10呈阵列排布表示多个像素组10的中心沿至少两个方向交错设置而形成阵列。例如,多个像素组10可以沿相互垂直的第一方向和第二方向交错设置而呈阵列排布。其中,显示面板中像素组10排布的行和列是相对的,呈行排布的像素组10在其他实施方式中可以是呈列排布的像素组10。
一并参阅图2,每一像素组10包括位于虚拟六边形内的一个第一子像素12、一个第二子像素14和两个第三子像素16。第一子像素12、第二子像素14、第三子像素16可以分别为红色的子像素、蓝色的子像素和绿色的子像素中的一种。当然,在其他一些实施例中,第一子像素12、第二子像素14、第三子像素16还可以为发射红色、绿色和蓝色之外其他颜色光的子像素,例如,白色或黄色,在此不作限定。
应当理解的是,不同颜色光具有不同的波长,波长越高意味着光的能量越高,能量高的光容易引起有机发光材料的衰变,使得发射能量高的光子的子像素更容易衰减。公知地,蓝光波长相较于红光波长和绿光波长短,因此,蓝光的能量更高,发射蓝光的有机发光材料更容易发生衰变,导致像素单元中发出的光容易偏红,造成白光色偏现象。且,每个子像素发射的光通过微腔效应在阳极和阴极之间重复反射和再反射,进行放大和相长干涉,光的亮度增加,色偏情况进一步被放大。一种实施方式,蓝色的子像素的发光面积大于红色的子像素和绿色的子像素的发光面积,这样,可以一定程度降低因发射不同颜色光的有机发光材料衰减速率不同而造成的显示不良。另一种实施方式,为使子像素排布更为均匀,蓝色的子像素的发光面积亦可以与红色的子像素的发光面积相等,由于人眼对绿光比较敏感,蓝色的子像素的发光面积和红色子像素的发光面积大于绿色的子像素的发光面积。例如,具体到如图1和图2所示的实施例中,第一子像素12为蓝色的子像素,第二子像素14为红色的子像素,第三子像素16为绿色的子像素。则第一子像素12的发光面积等于第二子像素14的发光面积,大于第三子像素16的发光面积。
本申请的实施例中,虚拟六边形具有沿周向依次相邻设置的四个子像素区,同一像素组10中,第一子像素12、第二子像素14和两个第三子像素16分别位于四个子像素区内。具体地,在一个像素组10内,第一子像素12、第二子像素14、两个第三子像素16的各自中心连线构成的四边形。作为一种较佳地实施方式,该四边形可以为平行四边形或菱形,例如,如图1和图2所示的实施例中,两个第三子像素16的中心连线为第一中心线(图未示),第一子像素12和第二子像素14的中心连线为第二中心线(图未示),第一子像素12和第二子像素14位于第一中心线的两侧,两个第三子像素16位于第二中心线的两侧,且第三子像素均与第一子像素12和所述第二子像素14相邻。
需要说明,本申请实施例提供的显示面板,可以为有机发光显示面板,子像素至少包括阳极和阴极,以及位于阳极和阴极之间的发光层,驱动电路向阳极和阴极之间施加电压,激发载流子迁移,作用于发光层,从而发射出光线。显示面板还可以包括像素定义层,像素定义层界定出了多个像素开口,子像素的发光层设于像素开口中,以避免相邻的子像素之间发生串色或干扰。因此,一些实施例中,子像素的像素边,即是像素定义层(PDL层)的像素开口的边界,像素开口的面积即为子像素的发光面积。
另外,受限于目前的蒸镀技术,为保证发光材料完全蒸镀于像素开口内,通常,Mask(掩膜板)的开口面积大于像素开口的面积,以留有蒸镀余量。示例地,各子像素的每一像素边与Mask(掩膜板)的蒸镀开口在显示基板上的投影的轮廓边界之间的间距即为前述的蒸镀余量。较佳地,Mask(掩膜板)的蒸镀开口在显示基板上的投影的轮廓边界,与对应的子像素的像素边之间应保持彼此平行且垂直距离相等。这样可以使得最终的子像素排列更为均匀和规则,从而可以有效提高子像素的发光层的制作精度和良率,并降低Mask张网时产生褶皱风险。
可以理解,为达到更高的PPI,子像素的排布应更为紧凑,因此,一些实施例中,在满足极限工艺的条件下,相邻的两个子像素邻近的像素边之间的间距等于蒸镀该相邻的两个子像素的蒸镀余量之和。也就是说,在满足极限工艺的条件下,相邻的两个子像素对应的Mask(掩膜板)的蒸镀开口在显示基板上的投影的轮廓边界具有重叠部分,该重叠部分即为相邻的两个子像素区之间的分隔线。
当然,在另一些实施例中,子像素的排布可以相较于满足极限工艺条件的排布较疏松,即相邻的两个子像素的像素边之间的间距大于蒸镀该相邻的两个子像素的蒸镀余量之和。此时,相邻的两个子像素对应的Mask(掩膜板)的蒸镀开口在显示基板上的投影的轮廓边界彼此间隔,相邻的两个子像素区之间的分隔线可以为相邻的两个子像素邻近的像素边之间连线的中分线。作为一种可选地实施方式,如图1和图2所示,相邻的两个子像素邻近的像素边彼此平行,此时,相邻的两个子像素区之间的分隔线即为相邻的两个子像素邻近的像素边的垂线的垂直平分线。
故,在一些实施例中,虚拟六边形与同一像素组10中各个子像素对应的Mask(掩膜板)的蒸镀开口在显示基板上的投影的轮廓边界位于子像素的外侧的部分的连线形成的六边形完全重合。
图3示出了图1所示的像素排布结构的像素单元的排布示意图。
本申请实施例中,任意两个相邻子像素区的分隔线穿过该虚拟六边形的中心,且沿周向依次相邻设置的任意两个子像素的发光面积不同。具体地,如图1-图3所述,同一像素组中,第一子像素12所在子像素区和相邻的第三子像素16所在子像素区的分隔线穿过虚拟六边形的中心,第二子像素14所在子像素区和相邻的第三子像素16所在子像素区的分隔线穿过虚拟六边形的中心。第一子像素12、第二子像素14的形状均设置为五边形,第三子像素16的形状设置为四边形。第一子像素12和相邻的第三子像素16的发光面积不同,第二子像素14和相邻的第三子像素16的发光面积不同。如此,通过上述设计可以使位于第N行和第N+2行的两个像素组10中的第一子像素12和第二子像素14相邻,该相邻的第一子像素12和第二子像素14,在第一方向上可以被位于第N+1行相邻的像素组10中的第三子像素16共用发光,其中N≥1。示例地,如图1和图3所示,在第二方向上,相邻的两个像素组10中相邻的第一子像素12和第二子像素14,与在第一方向上相邻的两个第三子像素16组成位于虚拟四边形(见图3)内的像素单元,该像素单元中四个子像素形成两个虚拟像素,分别为虚拟像素20和虚拟像素30,该相邻的第一子像素12和第二子像素14分别被虚拟像素20和虚拟像素30共用,也即该相邻第一子像素12和第二子像素14被两个第三子像素16所共用发光。
需要说明,像素组10是指,在像素排布结构中重复排列的最小重复单元,而像素单元是指显示面板中可以用于实现相同发光效果和功能的最小重复单元。换言之,在本申请中描述的像素组10与像素单元的区别在于,像素组10仅考虑图形排布,并不一定是实现相同发光效果和功能的重复单元。举例说明,如图1和图3所示,以对应虚拟六边形的像素组10重复排列,在第一方向上,像素组10之间第三子像素16共用第一子像素12和第二子像素14而形成像素单元。其中,子像素被共用是指,第一子像素12、第二子像素14和第三子像素16无法形成一个完整的像素,每一像素实质包括一个第三子像素16、1/2个第一子像素12、1/2个第二子像素14,而一个像素单元包括两个像素。
可以理解,由于工艺水平的限制,现有技术中常规的R、G、B子像素交替重复排列的像素结构,分辨率和PPI已经接近极限。而本申请实施例中的像素排布结构,相邻第一子像素12和第二子像素14可以被两个第三子像素16所共用,4个子像素形成两个虚拟像素,而传统的像素排布结构形成两个像素需要6个子像素。一方面,通过借色原理由低分辨率的物理分辨率达到高分辨率的显示效果;另一方面,由于第一子像素12和第二子像素14可以被两个虚拟像素共用,因而平衡了在单一方向上的子像素密度,从而可以避免一个方向上的子像素数量过多的情况,可在整体上降低制作显示面板过程中掩膜板的工艺难度,降低了生产成本。再一方面,由于子像素数量减小,子像素之间的间距会明显增大,不仅可以降低掩膜板的工艺和制作难度,还可以减小不同颜色子像素之间发生蒸镀混色的风险。
特别强调的是,例如,当通过红光、绿光和蓝光进行混色形成白光时,可以按照大致30%的红光、60%的绿光和10%的蓝光的比例进行混合。其中,绿色子像素为人眼较为敏感的子像素,如果绿色子像素靠的太近,容易将两个绿色子像素识别为一个造成显示颗粒感。本申请的实施例中,正是因为任意两个相邻子像素区的分隔线穿过该虚拟六边形的中心,且沿周向依次相邻设置的任意两个子像素的发光面积和形状不同。可以在前述的像素排布结构达到高分辨率的显示效果、降低了掩膜板的工艺难度的同时,将人眼敏感的第三子像素16(绿色子像素)的距离适当拉大,而将第一子像素12和第二子像素14设置为彼此靠拢,不仅可以避免显示时人眼敏感子像素无法分辨而识别为一个造成的显示颗粒感,还有利于降低混色风险和色偏、改善彩边。一些实施例中,在同一像素组10中,第一子像素12和第二子像素14相对该像素组对应的第一中心线对称设置。如此,进一步使子像素排布更为紧凑、均匀,提高了显示效果。当然,在其他一些实施例中,第一子像素12和第二子像素14亦可相对两个第三子像素16的中心连线非对称设置,但第一子像素12和第二子像素14应位于该中心连线的两侧。
一些实施例中,同一像素组中,两个第三子像素16相对该像素组对应的第二中心线对称设置,像素组10中的每个第三子像素16的中心到第一子像素12的中心的距离,与该第三子像素16的中心到第二子像素14的中心的距离相等。如此,一方面,可以使第三子像素16、与第一子像素12、第二子像素14之间的排列更为紧凑,尽可能的减小相邻子像素之间的间距,以提高PPI。另一方面,如此设置还可以保证子像素排布更为均匀,从而提高显示均一性。
作为一种较佳地实施方式,每个子像素自身为轴对称图形。例如,如图1-图3所示,同一像素组中,第一子像素12和第二子像素14分别关于该像素组对应的第二中心线对称设置,两个第三子像素16分别关于该像素组对应的第一中心线对称设置。如此,可以保证子像素排布更为均匀,从而提高显示均一性。
一些实施例中,同一像素组10中,两个第三子像素16的中心连线(第一中心线)的长度,和第一子像素12的中心和第二子像素14的中心连线(第二中心线)的长度相等。如此像素组10排列以及子像素的排列更为紧凑。在另一些实施例中,第一子像素12的中心和第二子像素14的中心连线长度,和两个第三子像素16的中心连线长度亦可不等,如此可以根据子像素的不同形状,保证第一子像素12和第二子像素14之间的间距,以及两个第三子像素16之间的间距满足预设条件,以尽可能使各子像素紧密排列,且改善敏感颜色子像素(例如,绿色子像素)的分布均匀性,提高视觉上的分辨率,提升显示质量。此外,这样设置还在像素组10重复排列形成显示矩阵时,弱化了同一行或列的子像素的凸出程度,从而能够改善显示边缘的彩边问题。
可以理解,在一些实施例中,子像素的形状较为规则,则子像素的中心可以是子像素图形的几何中心,此时,子像素的发光颜色的中心与子像素图形的几何中心重合。在另一些实施例中,受子像素的形状设计的影响,子像素的发光颜色的中心与子像素图形的几何中心并不重合,此时,子像素的中心亦可以是子像素的发光颜色的中心,在此不作限定。
一些实施例中,第三子像素16的形状为四边形,包括四条像素边,第三子像素16的四条像素边分别与相邻的子像素中靠近该第三子像素16的像素边平行。例如,该第三子像素16的四条像素边分别与相邻的第一子像素12或第二子像素14中靠近该第三子像素16的像素边平行。如此,一方面,使得像素排布结构中每个子像素的开口率得以最大化,另一方面,在显示面板尺寸相同的情况下,子像素之间的间距会明显增大,从而可以减小不同颜色子像素之间发生蒸镀混色的风险。
本申请的一些实施例中,所述虚拟六边形具有沿第一方向延伸的两条第一边11,以及连接至所述第一边11的第二边13。沿周向相邻的两个子像素区的分隔线与一条所述第二边13相交。所述第一子像素12、第二子像素14分别具有一条对应所述第一边11设置的像素边,所述第三子像素16具有两条分别对应相邻的两条所述第二边13设置的像素边。具体地,如图1-图3所示,虚拟六边形具有沿第二方向彼此相背的两条第一边11,每一条所述第一边11两端分别连接有一条第二边13,沿周向相邻的两条第二边13彼此相向的一端连接以形成所述虚拟六边形。其中,位于同一像素组10中的第一子像素12和第二子像素14在第二方向上具有彼此相背的两条像素边,该彼此相背的两条像素边,分别与虚拟六边形在第二方向上的两条所述第一边11一一对应地相邻设置。所述第三子像素16具有两条分别对应相邻的两条所述第二边13设置的像素边。
作为一种实施方式,该虚拟六边形的四条第二边13形成的内角均为钝角。优选地,该虚拟六边形为正六边形,这样,进一步提高了子像素排布的紧凑性和均匀性。
一些实施例中,同一像素组中,第一子像素12、第二子像素14分别具有朝向该像素组对应的虚拟六边形中心的第一内角α与第二内角β,第一内角α与第二内角β均设置呈钝角。具体地,如图1和图2所示,位于同一像素组10中的所述第一子像素12和所述第二子像素14在第二方向上彼此相向的两个顶角即为第一内角α和第二内角β。第一子像素12中与第一内角α相对的一条像素边与该像素组对应虚拟六边形在第二方向上的一条第一边11相邻且彼此平行,第二子像素14中与第二内角β相对的一条像素边与该像素组对应虚拟六边形在第二方向上的另一条第一边11相邻且彼此平行。
两个第三子像素16具有朝向该像素组对应的虚拟六边形中心的第三内角γ,所述第三内角γ设置呈锐角。如此,能够使第一子像素12和第二子像素14的形状至少与两个第三子像素16的部分的形状互补,从而能够有效利用显示面板的空间,减少了相邻子像素之间的空置区域的面积,增大了显示面板的开口率。
进一步地,每一第三子像素16还具有与该第三内角γ相对设置的对角δ,所述对角δ设置呈钝角。进一步地,形成第三内角γ的两边的长度,大于形成该对角δ的两边的长度。可以理解,通常子像素的几何中心即为其视觉重心,而将同一像素组10中两个第三子像素彼此相向的两个内角设置为锐角,与该锐角相对的内角设置为钝角,使第三子像素16在第二方向上的宽度以第三子像素16的另外两个顶点连线为分界线沿第一方向连续变化,使同一像素单元中的两个第三子像素16的视觉重心分别向远离另一第三子像素16的一侧偏移,进而增大了两个第三子像素16的视觉重心之间的距离,人眼能够准确区分两个相邻设置且颜色相同的子像素,保证了显示面板的视觉分辨率与其物理分辨率相同,显示面板的显示画面中线条细腻清晰,显示面板具有较好的显示效果。
较佳地,每一第三子像素16的第三内角γ的顶点和对角δ的顶点的连线与同一像素组10中两个第三子像素16的中心连线的延长线共线,如此,进一步地保证了两个第三子像素16的视觉中心位于同一方向上,提高了显示均匀性。
应当理解的是,子像素的有机发光层采用蒸镀工艺形成,蒸镀工艺中使用的掩膜板的开口尺寸对应有机发光功能层的尺寸,两个第三子像素16相向的内角的角度过小时,掩膜板开口中对应顶角的尺寸较小,掩膜板的制备难度较大,且采用蒸镀工艺形成具有较小内角的图形化膜层结构时,较小的工艺误差均会导致上述内角较大的变化,因此两个第三子像素16相向的第三内角γ的角度过小会增大显示面板的制备难度。作为一种实施方式,同一像素组中,两个第三子像素16的两个第三内角γ的角度在30°-90°内取值时,制备第三子像素16中有机发光层的掩膜板的制备难度较小,且显示面板的制备工艺难度较低。优选地,同一像素组中,两个第三子像素16的两个第三内角γ的角度为45°~70°。
还应当理解的是,前述实施例中第三子像素16的形状呈非矩形的四边形,相较于矩形四边形,还可以减少显示画面的边缘锯齿,提升显示画面品质。
应当理解的是,显示区域边缘区域锯齿感也是影响显示质量的一个因素。本申请的发明人研究发现,不同行上的子像素沿边缘区域的延伸方向形成阶梯状,从而使显示面板在显示图像时,在该边缘区域处图像锯齿感加重,影响显示面板的显示效果。因此,第一子像素12呈非矩形的四边形,以及第二子像素14呈五边形,可以使位于显示区域的边缘,尤其是异形边缘的多个子像素的边缘的连线与例如异形边缘的切线趋于重合或平行,从而使多个子像素边缘的连线更为圆滑而接近异形边缘的形状,进而能够降低在异形边缘处图像的锯齿感,有利于提高显示面板的显示效果。
一些实施例中,多个像素组10的第一子像素12和第二子像素14在第一方向上交替设置,且位于同一行的任意相邻的第一子像素12和第二子像素14的中心连线与第一方向相交。多个像素组10的第一子像素12和第二子像素14在第二方向上交替设置,且位于同一列的任意相邻的第一子像素12和第二子像素14的中心连线与第二方向平行。也即是说,在第一方向交替布置的第一子像素12和第二子像素14的中心连线并非直线而成折线状,在第二方向上交替布置的第一子像素12的第二子像素14的中心连线呈直线。具体到一些实施例中,如图1所示,位于第N行和第N+2行的两个像素组10中相邻的所述第一子像素12和所述第二子像素14,与位于第N+1行相邻的所述像素组10中的所述第一子像素12和所述第二子像素14的中线连线形成梯形。
这样,使相邻像素组10中的同色的子像素的距离拉大,一方面,便于掩膜板的制作,另一方面,避免因相邻的同色子像素距离较近而导致的相邻的两个同色的子像素难以分辨,被人眼视觉上合二为一的情况。
基于同样的发明构思,本申请还提供一种显示装置,该显示装置包括上述实施例中的显示面板。
具体地,该显示装置可以应用于手机终端、仿生电子、电子皮肤、可穿戴设备、车载设备、物联网设备及人工智能设备等领域。例如,上述显示装置可以为手机、平板、掌上电脑、ipod、智能手表等数码设备。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下,除非使用了明确的限定用语,例如“仅”、“由……组成”等,否则还可以添加另一部件。除非相反地提及,否则单数形式的术语可以包括复数形式,并不能理解为其数量为一个。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种像素排布结构,其特征在于,包括多个重复排布的像素组,所述像素组沿第一方向排布成行,沿与第一方向垂直的第二方向排布成列;相邻两行的所述像素组在第一方向上错位排布,相邻两列的所述像素组在第二方向上错位排布;
每一所述像素组包括位于虚拟六边形内的一个第一子像素、一个第二子像素和两个第三子像素;所述虚拟六边形具有沿周向依次相邻设置的四个子像素区,同一像素组中,所述第一子像素、第二子像素和两个第三子像素分别位于四个所述子像素区内;
任意两个相邻所述子像素区的分隔线穿过该虚拟六边形的中心,且沿周向依次相邻设置的任意两个子像素的发光面积不同。
2.根据权利要求1所述的像素排布结构,其特征在于,同一像素组中,所述第一子像素、第二子像素分别具有朝向该像素组对应的虚拟六边形中心的第一内角与第二内角,所述第一内角与第二内角均设置呈钝角;
两个所述第三子像素具有朝向该像素组对应的虚拟六边形中心的第三内角,所述第三内角设置呈锐角。
3.根据权利要求1所述的像素排布结构,其特征在于,所述虚拟六边形具有沿第一方向延伸的两条第一边、连接至所述第一边的第二边;
沿周向相邻的两个所述子像素区的分隔线与一条所述第二边相交;所述第一子像素、第二子像素分别具有一条对应所述第一边设置的像素边,所述第三子像素具有两条分别对应相邻的两条所述第二边设置的像素边。
4.根据权利要求1-3任一项所述的像素排布结构,其特征在于,所述第一子像素、第二子像素的形状均设置为五边形;
所述第三子像素的形状设置为四边形。
5.根据权利要求1所述的像素排布结构,其特征在于,同一像素组中,所述第一子像素和第二子像素位于第一中心线的两侧,两个所述第三子像素位于第二中心线的两侧;
所述第一中心线沿第一方向延伸且穿过对应的虚拟六边形的中心,所述第二中心线沿第二方向延伸且穿过对应的虚拟六边形的中心;
其中,所述第一中心线为同一像素组中两个所述第三子像素的中心连线,所述第二中心线为同一像素组中所述第一子像素和所述第二子像素的中心连线。
6.根据权利要求5所述的像素排布结构,其特征在于,同一像素组中,所述第一子像素和所述第二子像素相对该像素组对应的所述第一中心线对称设置。
7.根据权利要求5所述的像素排布结构,其特征在于,所述第一子像素相对所述第二中心线呈对称设置;
所述第二子像素相对所述第二中心线也呈对称设置。
8.根据权利要求5所述的像素排布结构,其特征在于,同一像素组中,两个所述第三子像素相对该像素组对应的所述第二中心线对称设置。
9.一种显示面板,其特征在于,包括如权利要求1-8任一项所述的像素排布结构。
10.一种显示装置,其特征在于,包括如权利要求9所述的显示面板。
CN202111391608.8A 2021-11-19 2021-11-19 像素排布结构、显示面板和显示装置 Pending CN114122093A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111391608.8A CN114122093A (zh) 2021-11-19 2021-11-19 像素排布结构、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111391608.8A CN114122093A (zh) 2021-11-19 2021-11-19 像素排布结构、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN114122093A true CN114122093A (zh) 2022-03-01

Family

ID=80439724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111391608.8A Pending CN114122093A (zh) 2021-11-19 2021-11-19 像素排布结构、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN114122093A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115064094A (zh) * 2022-07-27 2022-09-16 深圳市宏贯光电科技有限公司 一种led球型显示屏及其制作方法
WO2024021416A1 (zh) * 2022-07-29 2024-02-01 惠科股份有限公司 像素排布结构、显示面板及掩膜板组件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115064094A (zh) * 2022-07-27 2022-09-16 深圳市宏贯光电科技有限公司 一种led球型显示屏及其制作方法
WO2024021416A1 (zh) * 2022-07-29 2024-02-01 惠科股份有限公司 像素排布结构、显示面板及掩膜板组件

Similar Documents

Publication Publication Date Title
CN107731870B (zh) 有机发光二极管像素结构及包含其的显示面板、显示装置
JP6759396B2 (ja) ピクセル構造およびその表示方法、表示装置
CN112436031B (zh) 像素排布结构、显示面板及显示装置
CN112436029B (zh) 像素排布结构、显示面板及显示装置
CN109994503B (zh) 一种像素排布结构及相关装置
EP3451382B1 (en) Pixel array and manufacturing method therefor, and organic light emitting diode array substrate
CN112038375B (zh) 显示面板和显示装置
JP6752156B2 (ja) 画素構造、その表示方法、及び関連表示装置
CN109148543B (zh) 一种像素结构及显示面板
US7934968B2 (en) Method of fabricating pixel structure
US11482575B2 (en) Display panel and display device
US20190355795A1 (en) Pixel structure and display panel having the same
CN112436030B (zh) 像素排布结构、显示面板及显示装置
CN112436032B (zh) 显示面板及显示装置
CN110364558B (zh) 像素排布结构及显示面板
WO2019019604A1 (zh) 显示基板、显示装置及其显示方法、掩模板
CN108321178B (zh) 像素结构、掩膜板及显示装置
CN114122093A (zh) 像素排布结构、显示面板和显示装置
CN111987130A (zh) 一种显示面板、掩膜组件和显示装置
CN114512521A (zh) 像素排布结构、显示面板及显示装置
CN110085624B (zh) 像素排列结构、显示面板及掩膜版组件
CN212412057U (zh) 一种显示面板、掩膜组件和显示装置
WO2023109186A1 (zh) 像素排布结构、显示面板和显示装置
TWI780694B (zh) 像素排布結構、顯示面板及顯示裝置
CN108447892B (zh) 像素结构、掩模板及oled显示基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination