CN114117977B - 一种适用于自动验证处理器系统场景的方法 - Google Patents
一种适用于自动验证处理器系统场景的方法 Download PDFInfo
- Publication number
- CN114117977B CN114117977B CN202210096817.8A CN202210096817A CN114117977B CN 114117977 B CN114117977 B CN 114117977B CN 202210096817 A CN202210096817 A CN 202210096817A CN 114117977 B CN114117977 B CN 114117977B
- Authority
- CN
- China
- Prior art keywords
- level
- verification
- module
- tested
- reference model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/02—System on chip [SoC] design
Abstract
本发明公开了一种适用于自动验证处理器系统场景的方法,该方法包括:接入待验证的系统级别,根据待验证的系统级别启动对应的验证线程;在验证线程下选择适配于待验证的系统级别的待测模块;通过待测模块自动加载满足系统场景的参考模型进行验证并生成验证结果;其中,待验证的系统级别至少包括模块级或系统级。由此能够在不同层次待测待测级别中,利用原有已编写好的验证代码,自动生成相应的验证平台,改善了模块级或系统级在验证场景下的垂直复用问题。
Description
技术领域
本发明涉及芯片开发技术领域,尤其涉及一种适用于自动验证处理器系统场景的方法。
背景技术
近年来,为了提升RISC-V芯片设计的质量和可靠性,整个行业在芯片验证方面创造了诸多新技术,例如UVM(Universal Verification Methodology,通用验证方法学)、随机约束、功能覆盖率等,这些技术主要是针对模块级验证而开发的,它们加强了模块级验证的效率和质量,进而帮助到芯片设计的成功和进步。
虽然这些技术在模块级的验证中得到了成熟的应用,但是由于它们的代码实现与实际芯片工作的行为不一致,因此难以适应系统级的环境,使得用户在为子系统级、芯片系统级(SoC级)的验证编写场景代码时,很难或者不能直接从模块级验证的场景代码中移植过来。即模块级或系统级的验证场景代码面临着垂直复用的问题。
发明内容
本发明所要解决的技术问题在于,提供一种适用于自动验证处理器系统场景的方法,能够利用原有的已编写好的验证代码,自动生成相应的验证平台,增加了验证代码在垂直复用和跨平台复用上的连贯性。
为了解决上述技术问题,本发明第一方面公开了一种适用于自动验证处理器系统场景的方法,所述方法包括:接入待验证的系统级别,根据所述待验证的系统级别启动对应的验证线程;在所述验证线程下选择适配于所述待验证的系统级别的待测模块;通过所述待测模块自动加载满足系统场景的参考模型进行验证并生成验证结果;其中,所述待验证的系统级别至少包括模块级或系统级。
在一些实施方式中,所述待验证的系统级别为模块级,所述通过所述待测模块自动加载满足系统场景的参考模型进行验证并生成验证结果,包括:加载与所述待测模块相关的通用验证参考模型;根据所述通用验证参考模型组成模块级的验证平台;通过所述模块级的验证平台向待测模块的接口加载模块级激励进行验证并生成验证结果。
在一些实施方式中,所述模块级激励基于通用验证格式生成。
在一些实施方式中,所述待验证的系统级别为系统级,所述通过所述待测模块自动加载满足系统场景的参考模型进行验证并生成验证结果,包括:加载与所述待测模块相关的参考模型镜像;根据所述参考模型镜像组成系统级的验证平台;通过所述系统级的验证平台向待测模块的内部存储加载系统级激励进行验证并生成验证结果。
在一些实施方式中,所述加载与所述待测模块相关的参考模型镜像,包括:根据所述系统级的模块层次排布选择多个参考模型;利用所述系统级的面向对象模式组成一个与所述系统级对应的参考模型镜像。
在一些实施方式中,所述系统级激励基于程序数据格式生成。
在一些实施方式中,所述系统级激励基于汇编格式或多槽格式生成。
在一些实施方式中,所述验证的系统级别还包括子系统级,所述在所述验证线程下选择适配于所述待验证的系统级别的待测模块,之后还包括:判断所述子系统级别的待测模块是否包含系统级的验证内容;若所述子系统级别的待测模块不包含系统级的验证内容,则执行模块级的验证线程进行验证。
在一些实施方式中,判断所述子系统级别的待测模块是否包含系统级的验证内容,之后还包括:若所述子系统级别的待测模块包含系统级的验证内容,则执行系统级或模块级的验证线程进行验证。
本发明的第二个方面还公开一种自动验证系统场景的装置,所述装置包括:
存储有可执行程序代码的存储器;与所述存储器耦合的执行器;所述执行器调用所述存储器中存储的所述可执行程序代码,执行如上述的适用于自动验证处理器系统场景的方法。
与现有技术相比,本发明的有益效果在于:
实施本发明能够选择不同层次(如模块级别的层次、子系统级别的层次、系统级别的层次)的待测模块,利用原有已编写好的验证代码,自动生成相应的验证平台。而且,针对不同待测模块、不同层次的验证,对原有已编写好的验证代码,允许一定程度的代码修改、扩展。此外,还可以实现相同的验证代码,能够在不同层次的验证平台中得到使用,即能够增加在垂直复用和跨平台复用上的连贯性。
附图说明
图1为本发明实施例公开的一种适用于自动验证处理器系统场景的方法的流程示意图;
图2为本发明实施例公开的一种包括模块级和系统级应用的适用于自动验证处理器系统场景的方法的流程示意图;
图3为本发明实施例公开的一种包括模块级、系统级和子系统级应用的适用于自动验证处理器系统场景的方法的流程示意图;
图4为本发明实施例公开的模块级、系统级和子系统级的参考模型实现方法的流程示意图;
图5为本发明实施例公开的一种自动验证系统场景的装置结构示意图。
具体实施方式
为了更好地理解和实施,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例的术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块。
本发明实施例公开了一种适用于自动验证处理器系统场景的方法,能够选择不同层次(如模块级别的层次、子系统级别的层次、系统级别的层次)的待测模块,利用原有已编写好的验证代码,自动生成相应的验证平台。而且,针对不同待测模块、不同层次的验证,对原有已编写好的验证代码,允许一定程度的代码修改、扩展。此外,还可以实现相同的验证代码,能够在不同层次的验证平台中得到使用,即能够增加在垂直复用和跨平台复用上的连贯性。
实施例一
请参阅图1,图1为本发明实施例公开的一种适用于自动验证处理器系统场景的方法的流程示意图。其中,该适用于自动验证处理器系统场景的方法可以应用在多种层级的系统,对于该方法的应用本发明实施例不做限制。如图1所示,该适用于自动验证处理器系统场景的方法方法可以包括以下操作:
首先,对发明人的整体技术构思进行阐述,由于在现有技术中,通用验证UVM通常只应用于模块级验证中,它构造多个随机的激励原子,按照各个激励的内容先后配置模块输入电平的高低,同时监测和分析模块输出端口电平的情况,生成验证结果与覆盖率。UVM能够通过随机激励,生成随机的输入电平组合、统计功能覆盖率。因此,针对单一的模块或若干少量模块组成的子系统,UVM的随机验证在覆盖尽可能多的场景、查找模块设计薄弱点、量化验证过程等方面显得更加快速、灵巧。然而,发明人在实际应用中发现在子系统级别和芯片SoC系统级别,系统的接口可能不再像单一模块级别的接口那样多样、直连,而是高度复用、集成,此时UVM与模块接口交互的长处会受到越来越多的限制,所以,发明人认为需要逐渐放弃UVM,转而回到传统的Verilog测试平台上,即使用C代码去设置测试场景,然后生成对应的程序数据加载到系统的相应存储中,让系统自动运行。这样,在这种情况下,重点不再是覆盖尽可能多的随机场景,而是模拟系统的实际工作情况、验证系统内各个模块的连接性、测试系统的整体性能和效能。因此,发明人根据模块级验证和系统级验证的不同,为了验证代码在各个验证层次中得到最大化利用,提出了如下的同时包含有模块级验证和系统级验证的验证流程。
101、接入待验证的系统级别,根据待验证的系统级别启动对应的验证线程。
在本实施例中,待验证的系统级别包括模块级和系统级,接入的待验证的系统级别的判定方式根据接收的选择指令确定,示例性地,若用户选择指令输入的待验证的系统级别为IP级,即可以判定为待验证的系统为模块级,若用户选择指令输入的待验证的系统级别为SoC级,即可以判定为待验证的系统为系统级,对于其他选择指令的内容不进行限制,只要可以划分为模块级或系统级都属于本实施例的保护范围。当确定了待验证的系统级别后,就根据不同的系统级别接入到不同的验证线程中。
102、在验证线程下选择适配于待验证的系统级别的待测模块。
103、通过待测模块自动加载满足系统场景的参考模型进行验证并生成验证结果。
为了详细说明该步骤102和步骤103的实现方式,结合图2的包含模块级和系统级的应用方法进行说明,若待验证的系统级别为IP级即模块级,则启动模块级的验证线程,选择一个IP模块作为该模块级的待测模块,也可以称为DUT待测设计,通过该待测模块自动加载与该待测模块相关的通用验证参考模型示例性地可以为UVM参考模型组件,根据该通用验证参考模型组件再组成模块级的验证平台,通过该模块级的验证平台向待测模块DUT的接口加载模块级激励进行验证并生成验证结果,还可以包括验证的覆盖率。
进一步地,若待验证的系统级别为系统级,则启动系统级的验证线程,选择该芯片的整体作为该系统级的待测模块DUT,加载与待测模块相关的参考模型镜像,根据参考模型镜像组成系统级的验证平台,通过系统级的验证平台向待测模块的内部存储加载系统级激励进行验证并生成验证结果,还可以包括验证的覆盖率。由此,可以实现利用原有已编写好的验证代码,自动生成相应的验证平台。
实施例二
请参阅图3,图3为本发明实施例公开的一种包括模块级、系统级和子系统级的适用于自动验证处理器系统场景的方法的流程示意图。其中,该适用于自动验证处理器系统场景的方法可以应用在多种层级的系统,对于该方法的应用本发明实施例不做限制。如图3所示,
除了上述的包含有模块级和系统级的验证系统级别(在此不进行赘述),还包括子系统级的验证系统级别,在选择完对应的子系统级的验证验证线程下,选择适配于子系统级别的待测模块,该子系统级别的待测模块可以实现为选择若干个模块组成的一个子系统作为DUT,如果该DUT不涉及系统级如SoC芯片内核中比较充分的内容,则只能选择模块级验证平台,即跳转到模块级的验证线程,如果该DUT包含了系统级SoC芯片内核中充分的芯片内容,例如芯片指令、芯片流水线等,则满足了系统级验证线程的要求,此时可以根据验证需求选择系统级或模块级的验证线程。之后还包括:判断所述子系统级别的待测模块是否包含系统级的验证内容。由此,根据本实施例可以实现包含有三种层次的待测设计,利用原有已编好的验证代码,自动生成验证平台。
实施例三
请参阅图4,图4为本发明实施例公开的一种模块级、系统级和子系统级的参考模型实现方法的流程示意图。如图4所示,
在上述步骤的基础上,发明人还对所涉及的模块级、系统级和子系统级的参考模型进行了改进,在现有技术中,参考模型通常是符合芯片模块设计规格的模型,用于在验证环境中与待测设计(DUT)作镜像对比,通常使用高级编程语言(例如C代码、SystemVerilog代码)来编写参考模型,因此相比于用Verilog代码编写的DUT,参考模型是不可综合的。而UVM验证平台要能够给出预期结果。每次通过随机激励驱动DUT时,平台也要给出预期结果——这项任务的主体就是集成在UVM验证平台内的参考模型组件。针对每一个随机激励,DUT的输出作为实际结果,参考模型组件的输出作为预期结果,这两项结果会交由记分板组件作对比,只有两者一致时,记分板才会判断此次验证通过。于此,在模块级验证中,利用UVM编写的验证平台能够很容易地集成参考模型,给出预期结果。因此,一般只在做模块级验证时才开发参考模型,这样的参考模型通常只对应单一模块、只支持与UVM其它组件通信。但是,发明人发现在本实施例中的验证从单一模块拓展到若干个模块组成的一个子系统、甚至整个芯片系统时,这些参考模型通常没有被考虑到能否在一个类似的系统结构里集成。也就是说,并没有充分考虑到把不同的参考模型按照对应的子系统或者整个芯片系统的层次组合起来,形成一个与之对应的参考模型系统。因此,为了单一模块验证而诞生的参考模型很难在子系统级和SoC级的验证平台中得到垂直复用,它们的辅助作用很难贯穿整个芯片的验证周期。
因此,作为一种优选实施方式,需要重新规划有关参考模型的编写,使得每个参考模型在整个芯片的验证周期前后都能发挥作用。具体地,可以使用统一的代码描述,为各个模块编写参考模型,支持优化成UVM格式、支持面向对象扩展等。具体地,如果选择了“IP级”及模块级,则选择当前模块DUT对应的参考模型,按照UVM格式生成UVM参考模型组件,集成到相应的模块级验证平台。如果选择了“子系统级”,则按照当前子系统DUT的子模块和层次,选择多个参考模型,利用面向对象的模式,组成一个与之对应的参考模型系统。如果选择了系统级验证,则输出参考模型镜像,集成到相应的系统级验证平台;如果不选择系统级验证,则按照UVM格式生成UVM参考模型组件,集成到相应的模块级验证平台。
如果既不选“IP级”也不选“子系统级”,则认为是选择整个芯片SoC作为DUT即系统级,则按照该SoC芯片的子模块和层次,选择多个参考模型,利用面向对象的模式,组成一个与之对应的参考模型镜像,集成到相应的系统级验证平台。
由此,在模块级验证中,所设计的参考模型是所选模块DUT的UVM验证环境的一个组件。当多个激励原子先后被加载到验证平台时,参考模型组件能够实时针对单个激励原子给出预期结果。在系统级验证中,所设计的参考模型是与子系统DUT或整个芯片SoC的镜像,因此包括指令集处理、流水线等SoC核心单元。当加载单个完整的系统级激励时,参考模型镜像能自我生成一份测试过程记录,用于与DUT的测试过程记录和波形作参考与对比。
进一步地,由于模块级验证使用UVM验证平台,所对应的激励是多个原子、先后发送的,符合UVM验证平台的特点,系统级验证模拟系统的实际工作情况,所对应的激励确切来说是一份程序数据,是单个原子、一次发送的,符合芯片的实际应用场景。为了激励代码在各个验证层次中得到最大化利用,模块级验证和系统级验证的激励生成也有所改进,如果选择了“IP级”即模块级,则按照UVM格式生成模块级验证的激励。如果选择了系统级激励则基于程序数据格式生成,其中,为了测试或者适应实际的芯片指令并发功能,系统级激励基于汇编格式或多槽(slot)格式生成。此外对于子系统级别,则可以按照模块级的激励格式或系统级的激励格式。
由此,能够根据模块级(IP级)、子系统级、系统级(SoC级)的不同层次,利用原有已编写好的参考模型,自动生成适用于模块级验证和/或系统级验证的参考模型组件或镜像。并且,还可以根据模块级(IP级)、子系统级、系统级(SoC级)的不同层次,利用原有已编写好的验证激励,自动生成适用于模块级验证和/或系统级验证的验证激励。
实施例四
请参阅图5,图5是本发明实施例公开的一种自动验证系统场景的装置的结构示意图。如图5所示,该装置可以包括:
存储有可执行程序代码的存储器601;
与存储器601耦合的执行器602;
执行器602调用存储器601中存储的可执行程序代码,用于执行实施例一所描述的适用于自动验证处理器系统场景的方法。
实施例五
本发明实施例公开了一种计算机可读存储介质,其存储用于电子数据交换的计算机程序,其中,该计算机程序使得计算机执行实施例一所描述的适用于自动验证处理器系统场景的方法。
实施例六
本发明实施例公开了一种计算机程序产品,该计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质,且该计算机程序可操作来使计算机执行实施例一、实施例二或实施例三中所描述的适用于自动验证处理器系统场景的方法。
以上所描述的实施例仅是示意性的,其中所述作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施例的具体描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,存储介质包括只读存储器(Read-Only Memory,ROM)、随机存储器(Random Access Memory,RAM)、可编程只读存储器(Programmable Read-only Memory,PROM)、可擦除可编程只读存储器(ErasableProgrammable Read Only Memory,EPROM)、一次可编程只读存储器(One-timeProgrammable Read-Only Memory,OTPROM)、电子抹除式可复写只读存储器(Electrically-Erasable Programmable Read-Only Memory,EEPROM)、只读光盘(CompactDisc Read-Only Memory,CD-ROM)或其他光盘存储器、磁盘存储器、磁带存储器、或者能够用于携带或存储数据的计算机可读的任何其他介质。
最后应说明的是:本发明实施例公开的一种适用于自动验证处理器系统场景的方法及装置所揭露的仅为本发明较佳实施例而已,仅用于说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解;其依然可以对前述各项实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或替换,并不使相应的技术方案的本质脱离本发明各项实施例技术方案的精神和范围。
Claims (10)
1.一种适用于自动验证处理器系统场景的方法,其特征在于,所述方法包括:
接入待验证的系统级别,根据所述待验证的系统级别启动对应的验证线程;
在所述验证线程下选择适配于所述待验证的系统级别的待测模块;
通过所述待测模块自动加载满足系统场景的参考模型进行验证并生成验证结果;
其中,所述待验证的系统级别至少包括模块级、子系统及系统级中两个;
所述参考模型使用统一的语言代码编写,并支持优化成通用验证格式;
在待测模块的系统级别为模块级时,则选择当前待测模块对应的参考模型,按照通用验证格式生成通用验证格式的参考模型组件,集成到相应的模块级验证平台;
在待测模块的系统级别为子系统级时,则按照当前子系统待测模块的子模块和层次,选择多个参考模型,利用面向对象的模式,组成一个与之对应的参考模型系统;
在待测模块的系统级别为系统级时,则输出整个系统的参考模型镜像,集成到相应的系统级验证平台。
2.根据权利要求1所述的适用于自动验证处理器系统场景的方法,其特征在于,所述待验证的系统级别为模块级,通过所述模块级的验证平台向待测模块的接口加载模块级激励进行验证并生成验证结果。
3.根据权利要求2所述的适用于自动验证处理器系统场景的方法,其特征在于,所述模块级的激励基于通用验证格式生成。
4.根据权利要求1所述的适用于自动验证处理器系统场景的方法,其特征在于,所述待验证的系统级别为系统级,通过所述系统级的验证平台向待测模块的内部存储加载系统级激励进行验证并生成验证结果。
5.根据权利要求4所述的适用于自动验证处理器系统场景的方法,其特征在于,所述加载与所述待测模块相关的参考模型镜像,包括:
根据所述系统级的模块层次排布选择多个参考模型;
利用所述系统级的面向对象模式组成一个与所述系统级对应的参考模型镜像。
6.根据权利要求4所述的适用于自动验证处理器系统场景的方法,其特征在于,所述系统级的激励基于程序数据格式生成。
7.根据权利要求6所述的适用于自动验证处理器系统场景的方法,其特征在于,所述系统级的激励基于汇编格式或多槽格式生成。
8.根据权利要求1-7任一所述的适用于自动验证处理器系统场景的方法,其特征在于,
所述在所述验证线程下选择适配于所述待验证的系统级别的待测模块,之后还包括:
判断子系统级的待测模块是否包含系统级的验证内容;
若所述子系统级别的待测模块不包含系统级的验证内容,则执行模块级的验证线程进行验证。
9.根据权利要求8所述的适用于自动验证处理器系统场景的方法,其特征在于,判断所述子系统级别的待测模块是否包含系统级的验证内容,之后还包括:
若所述子系统级别的待测模块包含系统级的验证内容,则执行系统级的验证线程进行验证。
10.自动验证系统场景的装置,其特征在于,所述装置包括:
存储有可执行程序代码的存储器;
与所述存储器耦合的执行器;
所述执行器调用所述存储器中存储的所述可执行程序代码,执行如权利要求1-9任一项所述的适用于自动验证处理器系统场景的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210096817.8A CN114117977B (zh) | 2022-01-27 | 2022-01-27 | 一种适用于自动验证处理器系统场景的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210096817.8A CN114117977B (zh) | 2022-01-27 | 2022-01-27 | 一种适用于自动验证处理器系统场景的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114117977A CN114117977A (zh) | 2022-03-01 |
CN114117977B true CN114117977B (zh) | 2023-02-24 |
Family
ID=80361956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210096817.8A Active CN114117977B (zh) | 2022-01-27 | 2022-01-27 | 一种适用于自动验证处理器系统场景的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114117977B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115496034B (zh) * | 2022-11-14 | 2023-02-07 | 沐曦集成电路(上海)有限公司 | 多模式gpu联合仿真系统 |
CN116719729B (zh) * | 2023-06-12 | 2024-04-09 | 南京金阵微电子技术有限公司 | 通用验证平台、通用验证方法、介质及电子设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104461810A (zh) * | 2014-11-14 | 2015-03-25 | 深圳市芯海科技有限公司 | 一种提高嵌入式处理器功能验证效率的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106940428B (zh) * | 2016-01-04 | 2020-11-03 | 中兴通讯股份有限公司 | 芯片验证方法、装置及系统 |
US10528691B1 (en) * | 2018-05-14 | 2020-01-07 | Cadence Design Systems, Inc. | Method and system for automated selection of a subset of plurality of validation tests |
CN113807037B (zh) * | 2021-10-13 | 2023-06-13 | 芯河半导体科技(无锡)有限公司 | 一种支持soc设计全流程开发的软件和硬件协同仿真系统 |
-
2022
- 2022-01-27 CN CN202210096817.8A patent/CN114117977B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104461810A (zh) * | 2014-11-14 | 2015-03-25 | 深圳市芯海科技有限公司 | 一种提高嵌入式处理器功能验证效率的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114117977A (zh) | 2022-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114117977B (zh) | 一种适用于自动验证处理器系统场景的方法 | |
US9465718B2 (en) | Filter generation for load testing managed environments | |
US7895575B2 (en) | Apparatus and method for generating test driver | |
CN112131829A (zh) | 一种芯片寄存器的验证方法、系统及相关装置 | |
EP1089172A2 (en) | Compiler and method for compiling specification language into implementation language | |
JP6520074B2 (ja) | テストダブルの生成 | |
US7930603B2 (en) | Feature-oriented test program development and execution | |
CN111522734B (zh) | 软件功能测试方法、装置、电子设备及存储介质 | |
CN103092751B (zh) | 一种云环境下基于用户行为模型的web应用性能测试系统 | |
CN104424093A (zh) | 一种兼容性测试方法及系统 | |
CN111428431A (zh) | 一种支持eda软件的自动化测试并记录的方法及系统 | |
US9058427B2 (en) | Iterative generation of symbolic test drivers for object-oriented languages | |
US20090112554A1 (en) | Test Bench, Method, and Computer Program Product for Performing a Test Case on an Integrated Circuit | |
CN110362469A (zh) | 基于模块化测试用例控制方法、装置、终端与存储介质 | |
CN111580409B (zh) | 面向实时嵌入式系统的故障仿真测试方法 | |
KR101334806B1 (ko) | 테스트 케이스 자동 생성 시스템에서 테스트 케이스를 구성하는 입력값의 집합을 자동으로 산출하는 방법 | |
CN112650689A (zh) | 测试方法、装置、电子设备及存储介质 | |
KR100777103B1 (ko) | 테스트 드라이버 생성 장치 및 방법 | |
CN117597669A (zh) | 一种测试方法、系统及装置 | |
CN116932412B (zh) | 可生成不同格式测试激励文件的共享平台和方法 | |
CN109800155B (zh) | 一种基于Probe的QTE联锁应用软件测试方法及装置 | |
US7580962B1 (en) | Automatic code generation for co-simulation interfaces | |
CN113094281B (zh) | 一种混合式App的测试方法及装置 | |
CN116541024B (zh) | 用于软件通信体系结构的静态部署方法 | |
CN117195826A (zh) | 一种芯片验证方法、装置、验证设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |